CN110808743A - 一种高速并行信号处理方法与装置 - Google Patents

一种高速并行信号处理方法与装置 Download PDF

Info

Publication number
CN110808743A
CN110808743A CN201911045093.9A CN201911045093A CN110808743A CN 110808743 A CN110808743 A CN 110808743A CN 201911045093 A CN201911045093 A CN 201911045093A CN 110808743 A CN110808743 A CN 110808743A
Authority
CN
China
Prior art keywords
data
module
transmitting
digital
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911045093.9A
Other languages
English (en)
Other versions
CN110808743B (zh
Inventor
徐强
邵猛
刘颖
唐友喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201911045093.9A priority Critical patent/CN110808743B/zh
Publication of CN110808743A publication Critical patent/CN110808743A/zh
Application granted granted Critical
Publication of CN110808743B publication Critical patent/CN110808743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种高速并行信号处理方法与装置，包括所述数据发送步骤S1：S101.信源产生N路基带数字信号；S102.发送端数字域基带信号处理模块对N路基带数字信号进行处理，得到N组数据；S103.对各组数据进行缓存和数据转换处理；S104.利用N通道DAC将转换处理后的各组数据进行数模转换，并以不同的相位通过信号发送模块进行发送；数据接收步骤S2包括：S201.由N通道ADC将接收到的数据进行模数转换，并传输给接收端数据缓存转换模块；S202.接收端数据缓存转换模块对接收到数据进行缓存和转换处理；S203.接收端数字域基带信号处理模块对转换处理后的数据进行处理，得到N路基带信号传输给信宿。本发明的各通道独立进行数据的处理，不受其他通道的影响，降低了处理的复杂度。

Description

一种高速并行信号处理方法与装置
技术领域
本发明涉及并行信号处理，特别是涉及一种高速并行信号处理方法与装置。
背景技术
随着低频段频谱资源的逐步耗尽，无线通信的工作频段正向太赫兹频段发展，通信速率越来越高。因此要求数字基带系统产生更大带宽、更高阶调制的信号，承载更高的数据量。受到系统核心(如FPGA)的工作频率的限制，高速信号的处理多采用多通道并行处理的方式。
但是，就目前而言，传统的并行信号处理方法复杂度较高，每个通道信号的处理受到其他通道的影响，这就给并行信号的传输、处理带来了诸多不便。
发明内容
本发明的目的在于克服现有技术的不足，提供一种高速并行信号处理方法与装置，各通道独立进行数据的处理，不受其他通道的影响，降低了处理的复杂度。
本发明的目的是通过以下技术方案来实现的：一种高速并行信号处理方法，包括数据发送步骤S1和数据接收步骤S2：
所述数据发送步骤S1包括：
S101.信源产生N路基带数字信号x1(n),x2(n),...,xN(n)，传输给发送端数字域基带信号处理模块，每路信号均包含n个数据,其中n＞＞N且n为N的整数倍；
S102.利用发送端数字域基带信号处理模块对N路基带数字信号x1(n),x2(n),...,xN(n)进行处理，得到N路数据y1(1),y1(2),...,y1(n)、y2(1),y2(2),...,y2(n)、…、yN(1),yN(2),...,yN(n)传输给发送端数据缓存转换模块；
S103.利用发送端数据缓存转换模块对接收到的各路数据进行缓存和数据转换处理，并将处理结果传输给N通道DAC；
S104.利用N通道DAC将接收到的各组数据进行数模转换后，将转换得到的数据以不同的相位，通过信号发送模块进行发送；
所述数据接收步骤S2包括：
S201.通过信号接收模块对发送端发送的数据进行接收，由N通道ADC将接收到的数据进行模数转换，并传输给接收端数据缓存转换模块；
S202.接收端数据缓存转换模块对接收到数据进行缓存和转换处理，并将处理结果传输给接收端数字域基带信号处理模块；
S203.接收端数字域基带信号处理模块对接收到的数据进行处理，得到N路基带信号传输给信宿。
优选地，所述发送端数字域基带信号处理模块包括N个发送数据处理通道，每一个发送数据处理通道对应于一路基带数字信号；第i路基带数字信号xi(n)，经对应发送数据处理通道后得到的信号为：yi(1),yi(2),...,yi(n)；其中，i＝1,2,3,...,N。
优选地，每一个发送数据处理通道处理对应基带数字信号的过程包括加扰、RS编码、星座映射、滤波和FFT。
其中，所述步骤S103包括：
A、发送端数据缓存转换模块对接收到的N路数据进行缓存；
B、发送端数据缓存转换模块对N路数据进行数据转换处理，得到n组数据传输给N通道DAC：
B1.对于第i路数据yi(1),yi(2),...,yi(n)，将其转换为n/N组数据，分别为：
yi(1),yi(2),...,yi(N)
yi(N+1),yi(N+2),...,yi(2N)
......；
yi(n-N+1),yi(n-N+2),...,yi(n)
每组数据中包含N个数据，每个数据对应于N通道DAC的一个转换通道；依次将各组传输给N通道DAC进行转换；
B2.在i＝1,2,3,...,N时，重复执行步骤B1，总共得到n组数据，将各组数据依次传输给N通道DAC进行转换。
其中，所述步骤S202包括：
接收端数据缓存转换模块对接收到的数据进行缓存，并对来自N通道ADC的各组数据进行转换处理，还原为N路适用于每路单独处理的数据：
C1、对于发送端中第i路数据转换得到的n/N组数据，设其经过N通道DAC、信号发送模块、信号接收模块、N通道ADC后，接收到的数据变为：
Figure BDA0002253918340000021
Figure BDA0002253918340000022
......；
Figure BDA0002253918340000023
将这n/N组数据还原为第i路数据
Figure BDA0002253918340000024
C2、在i＝1,2,3,...,N，重复执行步骤C1，将接收到的所有数据还原为N路数据。
优选地，所述接收端数字域基带信号处理模块包括N个接收数据处理通道，每一个接收数据处理通道对应于一路来自接收端数据缓存转换模块的数据。
优选地，每一个接收数据处理通道对接收到的数据进行处理的过程包括IFFT、星座解映射、RS解码和解扰。
一种高速并行信号处理装置，包括发送端设备和接收端设备；所述发送端设备包括信源、发送端数字域基带信号处理模块、发送端数据缓存转换模块、N通道DAC和信号发送模块；所述接收端设备包括信号接收模块、N通道ADC、接收端数据缓存转换模块、接收端数字域基带信号处理模块和信宿；
所述信源，用于产生N路基带数字信号，传输给发送端数字域基带信号处理模块；
所述发送端数字域基带信号处理模块，用于对N路基带数字信号，得到N组数据处理后的数据传输给发送端数据缓存转换模块；
所述发送端数据缓存转换模块，对接收到的各路数据进行缓存和数据转换处理，并将处理结果传输给N通道DAC；
所述N通道DAC，用于将接收到的各组数据进行数模转换；
所述信号发送模块，用于将数模转换得到的数据以不同的相位进行发送；
所述信号接收模块，用于接收来自信号发送模块的数据；
所述N通道ADC，用于将信号接收模块接收到的数据进行模数转换，并传输给接收端数据缓存转换模块；
所述接收端数据缓存转换模块，用于对接收到数据进行缓存和转换处理，并将处理结果传输给接收端数字域基带信号处理模块；
所述接收端数字域基带信号处理模块，用于对接收到的数据进行处理，得到N路基带信号传输给信宿；
所述信宿，用于完成处理后的信号接收。
本发明的有益效果是：本发明中每个通道独立进行数据的处理，不受其他通道的影响，降低了处理的复杂度。各通道处理后的数据仅通过简单的缓存和转换操作，即可变为适用于DAC/ADC的多相数据，鲁棒性强；本发明的基带信号带宽主要受限于DAC/ADC的通道数和基带处理核心的资源数量，若足够，信号带宽可进一步增大且不会增加信号处理模块的复杂度。
附图说明
图1为本发明的方法流程图；
图2为发送端设备的原理框图；
图3为接收端设备的原理框图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图1所示，一种高速并行信号处理方法，包括数据发送步骤S1和数据接收步骤S2：
所述数据发送步骤S1包括：
S101.信源产生N路基带数字信号x1(n),x2(n),...,xN(n)，传输给发送端数字域基带信号处理模块，每路信号均包含n个数据,其中n＞＞N且n为N的整数倍；
S102.利用发送端数字域基带信号处理模块对N路基带数字信号x1(n),x2(n),...,xN(n)进行处理，得到N路数据y1(1),y1(2),...,y1(n)、y2(1),y2(2),...,y2(n)、…、yN(1),yN(2),...,yN(n)传输给发送端数据缓存转换模块；
S103.利用发送端数据缓存转换模块对接收到的各路数据进行缓存和数据转换处理，并将处理结果传输给N通道DAC；
S104.利用N通道DAC将接收到的各组数据进行数模转换后，将转换得到的数据以不同的相位，通过信号发送模块进行发送；
所述数据接收步骤S2包括：
S201.通过信号接收模块对发送端发送的数据进行接收，由N通道ADC将接收到的数据进行模数转换，并传输给接收端数据缓存转换模块；
S202.接收端数据缓存转换模块对接收到数据进行缓存和转换处理，并将处理结果传输给接收端数字域基带信号处理模块；
S203.接收端数字域基带信号处理模块对接收到的数据进行处理，得到N路基带信号传输给信宿。
在本申请的实施例中，所述发送端数字域基带信号处理模块包括N个发送数据处理通道，每一个发送数据处理通道对应于一路基带数字信号；第i路基带数字信号xi(n)，经对应发送数据处理通道后得到的信号为：yi(1),yi(2),...,yi(n)；其中，i＝1,2,3,...,N；每一个发送数据处理通道处理对应基带数字信号的过程包括加扰、RS编码、星座映射、滤波和FFT。
其中，所述步骤S103包括：
A、发送端数据缓存转换模块对接收到的N路数据进行缓存；
B、发送端数据缓存转换模块对N路数据进行数据转换处理，得到n组数据传输给N通道DAC：
B1.对于第i路数据yi(1),yi(2),...,yi(n)，将其转换为n/N组数据，分别为：
yi(1),yi(2),...,yi(N)
yi(N+1),yi(N+2),...,yi(2N)
......；
yi(n-N+1),yi(n-N+2),...,yi(n)
每组数据中包含N个数据，每个数据对应于N通道DAC的一个转换通道；依次将各组传输给N通道DAC进行转换；
B2.在i＝1,2,3,...,N时，重复执行步骤B1，总共得到n组数据，将各组数据依次传输给N通道DAC进行转换。
其中，所述步骤S202包括：
接收端数据缓存转换模块对接收到的数据进行缓存，并对来自N通道ADC的各组数据进行转换处理，还原为N路适用于每路单独处理的数据：
C1、对于发送端中第i路数据转换得到的n/N组数据，设其经过N通道DAC、信号发送模块、信号接收模块、N通道ADC后，接收到的数据变为：
Figure BDA0002253918340000051
Figure BDA0002253918340000052
......；
Figure BDA0002253918340000053
将这n/N组数据还原为第i路数据
Figure BDA0002253918340000054
C2、在i＝1,2,3,...,N，重复执行步骤C1，将接收到的所有数据还原为N路数据。
在本申请的实施例中，所述接收端数字域基带信号处理模块包括N个接收数据处理通道，每一个接收数据处理通道对应于一路来自接收端数据缓存转换模块的数据；每一个接收数据处理通道对接收到的数据进行处理的过程包括IFFT、星座解映射、RS解码和解扰。
如图2所示，一种高速并行信号处理装置，包括发送端设备和接收端设备；所述发送端设备包括信源、发送端数字域基带信号处理模块、发送端数据缓存转换模块、N通道DAC和信号发送模块；所述接收端设备包括信号接收模块、N通道ADC、接收端数据缓存转换模块、接收端数字域基带信号处理模块和信宿；
所述信源，用于产生N路基带数字信号，传输给发送端数字域基带信号处理模块；
所述发送端数字域基带信号处理模块，用于对N路基带数字信号，得到N组数据处理后的数据传输给发送端数据缓存转换模块；
所述发送端数据缓存转换模块，对接收到的各路数据进行缓存和数据转换处理，并将处理结果传输给N通道DAC；
所述N通道DAC，用于将接收到的各组数据进行数模转换；
所述信号发送模块，用于将数模转换得到的数据以不同的相位进行发送；
所述信号接收模块，用于接收来自信号发送模块的数据；
所述N通道ADC，用于将信号接收模块接收到的数据进行模数转换，并传输给接收端数据缓存转换模块；
所述接收端数据缓存转换模块，用于对接收到数据进行缓存和转换处理，并将处理结果传输给接收端数字域基带信号处理模块；
所述接收端数字域基带信号处理模块，用于对接收到的数据进行处理，得到N路基带信号传输给信宿；
所述信宿，用于完成处理后的信号接收。
综上，本发明中每个通道独立进行数据的处理，不受其他通道的影响，降低了处理的复杂度。各通道处理后的数据仅通过简单的缓存和转换操作，即可变为适用于DAC/ADC的多相数据，鲁棒性强；本发明的基带信号带宽主要受限于DAC/ADC的通道数和基带处理核心的资源数量，若足够，信号带宽可进一步增大且不会增加信号处理模块的复杂度。
以上所述是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应该看作是对其他实施例的排除，而可用于其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (8)

1.一种高速并行信号处理方法，其特征在于：包括数据发送步骤S1和数据接收步骤S2：
所述数据发送步骤S1包括：
S101.信源产生N路基带数字信号x1(n),x2(n),...,xN(n)，传输给发送端数字域基带信号处理模块，每路信号均包含n个数据,其中n＞＞N且n为N的整数倍；
S102.利用发送端数字域基带信号处理模块对N路基带数字信号x1(n),x2(n),...,xN(n)进行处理，得到N路数据y1(1),y1(2),...,y1(n)、y2(1),y2(2),...,y2(n)、…、yN(1),yN(2),...,yN(n)传输给发送端数据缓存转换模块；
S103.利用发送端数据缓存转换模块对接收到的各路数据进行缓存和数据转换处理，并将处理结果传输给N通道DAC；
S104.利用N通道DAC将接收到的各组数据进行数模转换后，将转换得到的数据以不同的相位，通过信号发送模块进行发送；
所述数据接收步骤S2包括：
S201.通过信号接收模块对发送端发送的数据进行接收，由N通道ADC将接收到的数据进行模数转换，并传输给接收端数据缓存转换模块；
S202.接收端数据缓存转换模块对接收到数据进行缓存和转换处理，并将处理结果传输给接收端数字域基带信号处理模块；
S203.接收端数字域基带信号处理模块对接收到的数据进行处理，得到N路基带信号传输给信宿。
2.根据权利要求1所述的一种高速并行信号处理方法，其特征在于：所述发送端数字域基带信号处理模块包括N个发送数据处理通道，每一个发送数据处理通道对应于一路基带数字信号；第i路基带数字信号xi(n)，经对应发送数据处理通道后得到的信号为：yi(1),yi(2),...,yi(n)；其中，i＝1,2,3,...,N。
3.根据权利要求2所述的一种高速并行信号处理方法，其特征在于：每一个发送数据处理通道处理对应基带数字信号的过程包括加扰、RS编码、星座映射、滤波和FFT。
4.根据权利要求1所述的一种高速并行信号处理方法，其特征在于：所述步骤S103包括：
A、发送端数据缓存转换模块对接收到的N路数据进行缓存；
B、发送端数据缓存转换模块对N路数据进行数据转换处理，得到n组数据传输给N通道DAC：
B1.对于第i路数据yi(1),yi(2),...,yi(n)，将其转换为n/N组数据，分别为：
yi(1),yi(2),...,yi(N)
yi(N+1),yi(N+2),...,yi(2N)
......；
yi(n-N+1),yi(n-N+2),...,yi(n)
每组数据中包含N个数据，每个数据对应于N通道DAC的一个转换通道；依次将各组传输给N通道DAC进行转换；
B2.在i＝1,2,3,...,N时，重复执行步骤B1，总共得到n组数据，将各组数据依次传输给N通道DAC进行转换。
5.根据权利要求1所述的一种高速并行信号处理方法，其特征在于：所述步骤S202包括：
接收端数据缓存转换模块对接收到的数据进行缓存，并对来自N通道ADC的各组数据进行转换处理，还原为N路适用于每路单独处理的数据：
C1、对于发送端中第i路数据转换得到的n/N组数据，设其经过N通道DAC、信号发送模块、信号接收模块、N通道ADC后，接收到的数据变为：
Figure FDA0002253918330000021
......；
Figure FDA0002253918330000023
将这n/N组数据还原为第i路数据
Figure FDA0002253918330000024
C2、在i＝1,2,3,...,N，重复执行步骤C1，将接收到的所有数据还原为N路数据。
6.根据权利要求1所述的一种高速并行信号处理方法，其特征在于：所述接收端数字域基带信号处理模块包括N个接收数据处理通道，每一个接收数据处理通道对应于一路来自接收端数据缓存转换模块的数据。
7.根据权利要求6所述的一种高速并行信号处理方法，其特征在于：每一个接收数据处理通道对接收到的数据进行处理的过程包括IFFT、星座解映射、RS解码和解扰。
8.一种高速并行信号处理装置，其特征在于：包括发送端设备和接收端设备；所述发送端设备包括信源、发送端数字域基带信号处理模块、发送端数据缓存转换模块、N通道DAC和信号发送模块；所述接收端设备包括信号接收模块、N通道ADC、接收端数据缓存转换模块、接收端数字域基带信号处理模块和信宿；
所述信源，用于产生N路基带数字信号，传输给发送端数字域基带信号处理模块；
所述发送端数字域基带信号处理模块，用于对N路基带数字信号，得到N组数据处理后的数据传输给发送端数据缓存转换模块；
所述发送端数据缓存转换模块，对接收到的各路数据进行缓存和数据转换处理，并将处理结果传输给N通道DAC；
所述N通道DAC，用于将接收到的各组数据进行数模转换；
所述信号发送模块，用于将数模转换得到的数据以不同的相位进行发送；
所述信号接收模块，用于接收来自信号发送模块的数据；
所述N通道ADC，用于将信号接收模块接收到的数据进行模数转换，并传输给接收端数据缓存转换模块；
所述接收端数据缓存转换模块，用于对接收到数据进行缓存和转换处理，并将处理结果传输给接收端数字域基带信号处理模块；
所述接收端数字域基带信号处理模块，用于对接收到的数据进行处理，得到N路基带信号传输给信宿；
所述信宿，用于完成处理后的信号接收。
CN201911045093.9A 2019-10-30 2019-10-30 一种高速并行信号处理方法与装置 Active CN110808743B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911045093.9A CN110808743B (zh) 2019-10-30 2019-10-30 一种高速并行信号处理方法与装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911045093.9A CN110808743B (zh) 2019-10-30 2019-10-30 一种高速并行信号处理方法与装置

Publications (2)

Publication Number Publication Date
CN110808743A true CN110808743A (zh) 2020-02-18
CN110808743B CN110808743B (zh) 2020-11-06

Family

ID=69489746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911045093.9A Active CN110808743B (zh) 2019-10-30 2019-10-30 一种高速并行信号处理方法与装置

Country Status (1)

Country Link
CN (1) CN110808743B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113411176A (zh) * 2021-06-25 2021-09-17 展讯通信（上海）有限公司 Pdsch解资源映射方法及装置、计算机可读存储介质、基带芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030009715A1 (en) * 2001-07-05 2003-01-09 Intellitech Corporation Method and apparatus for optimized parallel testing and access of electronic circuits
CN101075183A (zh) * 2007-06-29 2007-11-21 北京中星微电子有限公司 一种多路音频数据处理系统
CN103733516A (zh) * 2011-06-10 2014-04-16 技术研究及发展基金公司 接收机、发射机以及用于数字多子频带处理的方法
CN104122851A (zh) * 2013-04-26 2014-10-29 中国科学院声学研究所 一种多通道大动态范围的数据采集系统
CN106209148A (zh) * 2016-07-01 2016-12-07 中国电子科技集团公司第十研究所 多功能射频模块通用接口系统
CN107370514A (zh) * 2017-07-27 2017-11-21 中国电子科技集团公司第五十四研究所 基于北斗一代的大容量信息收发装置及收发方法
CN206922753U (zh) * 2017-06-15 2018-01-23 深圳市玖合鑫科技发展有限公司 多通道自适应波束成形接收系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030009715A1 (en) * 2001-07-05 2003-01-09 Intellitech Corporation Method and apparatus for optimized parallel testing and access of electronic circuits
US20060107160A1 (en) * 2001-07-05 2006-05-18 Intellitech Corporation Method and apparatus for optimized parallel testing and access of electronic circuits
CN101075183A (zh) * 2007-06-29 2007-11-21 北京中星微电子有限公司 一种多路音频数据处理系统
CN103733516A (zh) * 2011-06-10 2014-04-16 技术研究及发展基金公司 接收机、发射机以及用于数字多子频带处理的方法
CN107786484A (zh) * 2011-06-10 2018-03-09 技术研究及发展基金公司 接收机、发射机以及用于数字多子频带处理的方法
CN104122851A (zh) * 2013-04-26 2014-10-29 中国科学院声学研究所 一种多通道大动态范围的数据采集系统
CN106209148A (zh) * 2016-07-01 2016-12-07 中国电子科技集团公司第十研究所 多功能射频模块通用接口系统
CN206922753U (zh) * 2017-06-15 2018-01-23 深圳市玖合鑫科技发展有限公司 多通道自适应波束成形接收系统
CN107370514A (zh) * 2017-07-27 2017-11-21 中国电子科技集团公司第五十四研究所 基于北斗一代的大容量信息收发装置及收发方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113411176A (zh) * 2021-06-25 2021-09-17 展讯通信（上海）有限公司 Pdsch解资源映射方法及装置、计算机可读存储介质、基带芯片
CN113411176B (zh) * 2021-06-25 2022-07-19 展讯通信（上海）有限公司 Pdsch解资源映射方法及装置、计算机可读存储介质、基带芯片

Also Published As

Publication number Publication date
CN110808743B (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
US10250333B2 (en) Optical communication system and optical transmitter
KR101343407B1 (ko) 부가 데이터 전송이 가능한 디지털 송신 시스템 및 그 방법
US8005152B2 (en) Compression of baseband signals in base transceiver systems
CN101836382B (zh) 用于在使用多个接收机的人体通信系统中接收数据的接收机和方法
JP6465469B2 (ja) 高性能モバイルフロントホール向けの組込み型制御信号によるカスケード波形変調
JP2018516501A (ja) 異なる多値変調フォーマットを使用するアナログ信号および制御ワードのデジタル表現
US9793996B2 (en) Sub-nyquist sampling for bandwidth- and hardware-efficient mobile fronthaul with MIMO processing
CN105450577A (zh) 一种基于直流偏置的滤波器组多载波可见光通信系统及方法
CN107017927B (zh) 一种大规模mimo系统中基站dac精度配置方法
WO2016018027A1 (en) Method and apparatus for facilitating high data rate transmission in wireless communication
Lu et al. Sub-band pre-distortion for PAPR reduction in spectral efficient 5G mobile fronthaul
CN1933348A (zh) 电力线载波通信中的零中频接收机及接收方法
US20190273536A1 (en) Excursion compensation in multipath communication systems with a cyclic prefix
Li et al. Novel digital radio over fibre for 4G-LTE
Pepe et al. 60-GHz transceivers for wireless HD uncompressed video communication in nano-era CMOS technology
CN110808743B (zh) 一种高速并行信号处理方法与装置
Hadi et al. MIMO Enabled MultiBand 5G NR FiberWireless using Sigma Delta over FiberTechnology
JP2009171373A (ja) 無線通信ネットワークおよび無線基地局装置および無線通信ネットワークにおける通信方法
CA3050283A1 (en) System and methods for mapping and demapping digitized signals for optical transmission
CN104486045A (zh) 一种针对显著波动信道条件下的无线数据通信方法
CN109495415B (zh) 基于数字余弦变换和分段量化的数字移动前传方法及链路
WO2010095267A1 (ja) 衛星通信システムおよびデータ伝送方法
CN108512788A (zh) 一种用于数字移动前传链路的基于噪声整形的pcm模块
Zhu et al. FPGA-based adaptive space–time compression towards 5G MIMO fronthaul
Li et al. Low bit rate digital radio over fibre system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant