CN110783400B - 一种基于双mos栅控的p型碳化硅晶闸管及其制备方法 - Google Patents

一种基于双mos栅控的p型碳化硅晶闸管及其制备方法 Download PDF

Info

Publication number
CN110783400B
CN110783400B CN201911067748.2A CN201911067748A CN110783400B CN 110783400 B CN110783400 B CN 110783400B CN 201911067748 A CN201911067748 A CN 201911067748A CN 110783400 B CN110783400 B CN 110783400B
Authority
CN
China
Prior art keywords
region
gate
silicon carbide
contact metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911067748.2A
Other languages
English (en)
Other versions
CN110783400A (zh
Inventor
汤晓燕
周腾鹏
元磊
宋庆文
张艺蒙
张玉明
张义门
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201911067748.2A priority Critical patent/CN110783400B/zh
Publication of CN110783400A publication Critical patent/CN110783400A/zh
Application granted granted Critical
Publication of CN110783400B publication Critical patent/CN110783400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744Gate-turn-off devices
    • H01L29/745Gate-turn-off devices with turn-off by field effect
    • H01L29/7455Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于双MOS栅控的P型碳化硅晶闸管,包括:钝化层(1)、阳极接触金属(2)、关断栅极接触金属(3)、开启栅极接触金属(4)、栅氧化层(5)、N+短路区(6)、P+阳极区(7)、N‑漂移区(8)、P‑漂移区(9)、缓冲层(10)、衬底(11)以及阴极接触金属(12)。本发明通过引入双MOS栅结构,将器件的驱动控制从传统的电流型转变为电压型,有利于前端控制电路的设计、实现以及功耗的降低;且开启栅和关断栅独立工作,分别控制器件的开启和关断,有利于器件在开关或脉冲工作状态下的快速导通和关断,可以显著提高器件的工作频率。

Description

一种基于双MOS栅控的P型碳化硅晶闸管及其制备方法
技术领域
本发明属于微电子技术领域,具体涉及一种基于双MOS栅控的P型碳化硅晶闸管及其制备方法。
背景技术
随着的半导体技术的快速发展,第三代半导体材料以其优异的特性引起了人们的兴趣,其中,碳化硅由于具有载流子饱和迁移率高、耐高温、热导率高等优点,使得碳化硅器件在高温、高压、高速等条件下更有优势,从而得到广泛应用。
碳化硅晶闸管作为高压大功率器件具有非常高的电压阻断能力、出色的电流处理能力以及高通态di/dt能力,因而被广泛应用于大功率逆变器、高压脉冲开关、不间断电源等电力电子设备中。传统的碳化硅晶闸管结构如图1所示,其中,区域1为阳极接触金属,区域2为P+阳极区,区域3为栅极接触金属,区域4为阴极接触金属,其主要是通过在栅极上施加脉冲电流信号控制器件的开启和关断,再此过程中,两边的栅极金属所起的作用相同。
然而,由于需要电流驱动控制,传统碳化硅晶闸管的前端控制电路较为复杂且功耗较高;此外,传统碳化硅晶闸管的PN结型栅极结构使得器件开启时间和关断时间的优化十分困难,不利于器件在高速工作状态下的导通以及关断。
发明内容
为了解决现有技术中存在的上述问题,本发明提供一种基于双MOS栅控的P型碳化硅晶闸管及其制备方法。本发明要解决的技术问题通过以下技术方案实现:
一种基于双MOS栅控的P型碳化硅晶闸管,包括:钝化层、阳极接触金属、关断栅极接触金属、开启栅极接触金属、栅氧化层、N+短路区、P+阳极区、N-漂移区、P-漂移区、缓冲层、衬底以及阴极接触金属,其中,
所述缓冲层、所述P-漂移区、所述N-漂移区、所P+阳极区依次设置于所述衬底上表面,所述阴极接触金属设置于所述衬底的下表面;
所述N+短路区设置在所述N+阳极区内部右上方且与所述P+阳极区的上表面平齐;
所述栅氧化层包括彼此间隔的两部分,其一部分设置在所述P+阳极区的右侧并延伸至所述N+短路区上部和N-漂移区上部,另一部分设置在所述N-漂移区(8)的左侧并延伸至所述P+阳极区上部和所述P-漂移区上部;
所述开启栅极接触金属和所述关断栅极接触金属分别设置在所述栅氧化层的表面并部分覆盖所述栅氧化层;
所述阳极接触金属设置在所述P+阳极区和所述N+短路区的上表面,并位于所述栅氧化层的两部分之间;
所述钝化层设置在所述关断栅极接触金属、所述开启栅极接触金属、以及所述阳极接触金属的部分上表面。
在本发明的一个实施例中,还包括通过在器件开启栅区域进行碳注入和表面薄层Si3N4工艺形成的高寿命区。
在本发明的一个实施例中,所述开启栅极接触金属与所述关断栅极接触金属的面积比为3:1~5:1。
本发明的另一个实施例还提供了一种基于双MOS栅控的P型碳化硅晶闸管的制备方法,包括以下步骤:
(a)在N+碳化硅衬底上依次外延生长缓冲层、P-漂移区、N-漂移区以及P+阳极区;
(b)刻蚀所述碳化硅衬底以形成关断栅台面和开启栅台面;
(c)在所述关断栅台面一侧进行离子注入以形成N+短路区;
(d)采用碳离子注入工艺制备高寿命区;
(e)采用薄层Si3N4淀积和高温热氧化工艺制备栅氧化层;
(f)淀积金属以分别形成阴极接触金属层、阳极接触金属层以及双栅接触金属层;
(g)淀积钝化层以完成器件的制作。
在本发明的一个实施例中,步骤(a)包括:
(a1)对所述N+型碳化硅衬底进行RCA标准清洗;
(a2)采用低压热壁化学气相淀积法分别在所述N+型碳化硅衬底上外延生长所述缓冲层、P-漂移区、N-漂移区以及P+阳极区;其中,外延温度为1600℃,压力为100mbar,反应气体为硅烷和丙烷,载运气体为纯氢气。
在本发明的一个实施例中,步骤(b)包括:
(b1)对所述碳化硅衬底磁控溅射一层Ti膜作为刻蚀掩膜;
(b2)采用ICP刻蚀工艺,对器件的P+阳极区两侧进行刻蚀,以形成关断栅台面和开启栅台面,其中,关断栅一侧刻蚀深度为3.2μm~4.1μm,开启栅一侧刻蚀深度为7.0μm~8.5μm;
(b3)去刻蚀掩膜,清洗成光片。
在本发明的一个实施例中,步骤(c)包括:
(c1)采用低压化学气相淀积方式在整个碳化硅表面淀积一层厚度为1.0μm的SiO2,作为N+短路区氮离子注入的阻挡层,并通过光刻和刻蚀形成N+注入区;
(c2)在600℃的温度下进行氮离子注入;
(c3)采用RCA清洗标准对所述碳化硅表面依次进行清洗、烘干。
在本发明的一个实施例中,步骤(d)包括:
(d1)用光刻胶阻挡其它区域,采用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为3.0μm的SiO2,作为高寿命区碳离子注入的阻挡层,并通过光刻和刻蚀形成碳离子注入区;
(d2)用光刻胶阻挡其它区域,在600℃的温度下进行碳离子注入;
(d3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1800℃氩气氛围中作1h的离子激活退火以形成高寿命区。
在本发明的一个实施例中,步骤(f)包括:
(f1)在整个碳化硅片背面淀积Ni/Ti/Al合金,以形成阴极接触金属层;
(f2)在所述碳化硅片正面涂光刻胶,并通过显影形成P+欧姆接触区域;对所述碳化硅片淀积Ni/Ti/Al合金,并通过超声波剥离使正面形成阳极接触金属层;
(f3)在所述碳化硅片正面涂光刻胶,并通过显影形成双栅区域,淀积Al合金以形成双栅接触金属层。
在本发明的一个实施例中,步骤(f1)和步骤(f2)之后均包括:
在1000℃温度下,氮气气氛中对所述碳化硅片退火3分钟以形成欧姆接触。
本发明的有益效果:
1、本发明提供的基于双MOS栅控的P型碳化硅晶闸管采用MOS栅控结构,将器件的驱动控制从传统的电流型转变为电压型,此结构有利于前端控制电路的设计、实现以及功耗的降低;
2、本发明提供的基于双MOS栅控得P型碳化硅晶闸管引入双MOS栅结构,且开启栅和关断栅独立工作,分别控制器件的开启和关断,有利于器件在开关或脉冲工作状态下的快速导通和关断,可以显著提高器件的工作频率;
3、本发明提供的基于双MOS栅控得P型碳化硅晶闸管通过在器件导通区域进行碳注入和表面薄层Si3N4工艺,制造一个高寿命区,从而有效降低了SiC体内和界面的复合作用,提升了导通时的电流密度,降低了导通电阻。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的传统的碳化硅晶闸管结构示意图;
图2是本发明实施例提供的一种基于双MOS栅控的P型碳化硅晶闸管结构示意图;
图3是本发明实施例提供的基于双MOS栅控的P型碳化硅晶闸管的制备方法流程示意图;
图4a~4n是本发明实施例提供的基于双MOS栅控的P型碳化硅晶闸管的制备工艺流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图2,图2是本发明实施例提供的一种基于双MOS栅控的P型碳化硅晶闸管结构示意图,包括:
钝化层1、阳极接触金属2、关断栅极接触金属3、开启栅极接触金属4、栅氧化层5、N+短路区6、P+阳极区7、N-漂移区8、P-漂移区9、缓冲层10、衬底11以及阴极接触金属12,其中,
所述缓冲层10、所述P-漂移区9、所述N-漂移区8、所P+阳极区7依次设置于所述衬底11上表面,所述阴极接触金属12设置于所述衬底11的下表面;
所述N+短路区6设置在所述P+阳极区7内部右上方且与所述P+阳极区7的上表面平齐;
所述栅氧化层5包括彼此间隔的两部分,其一部分设置在所述P+阳极区7的右侧并延伸至所述N+短路区6上部和N-漂移区8上部,另一部分设置在所述N-漂移区8的左侧并延伸至所述P+阳极区7上部和所述P-漂移区9上部;
所述开启栅极接触金属4和所述关断栅极接触金属3分别设置在所述栅氧化层5的表面并部分覆盖所述栅氧化层5;
所述阳极接触金属2设置在所述P+阳极区7和所述N+短路区6的上表面,并位于所述栅氧化层5的两部分之间;
所述钝化层1设置在所述关断栅极接触金属3、所述开启栅极接触金属4、以及所述阳极接触金属2的部分上表面。
在本实施例中,阴极接触金属12为Ni/Ti/Al合金,其厚度为100nm/30nm/90nm至100nm/20nm/60nm;阴极接触金属12上为N+衬底11,其厚度为5μm~10μm;N+衬底11上面是厚度为2μm~20μm、铝离子掺杂浓度为5×1017至8×1018cm-3的缓冲层10;缓冲层10上面是厚度为50μm~300μm、铝离子掺杂浓度为1×1014至1×1015cm-3的P-漂移区9;P-型漂移区9上面是厚度为1.5μm~3.0μm、氮离子掺杂浓度为1×1017至3×1017cm-3的N-型漂移区8;N-型漂移区8上面是厚度为2.5μm、铝离子掺杂浓度为1×1019cm-3的P+阳极区7;P+阳极区7的关断栅一侧是深度为0.3μm~0.5μm、氮离子掺杂浓度为1×1014至5×1014cm-2的N+短路区6。
在本实施例中,所述P型碳化硅晶闸管还包括高寿命区13,其通过在器件开启栅区域进行碳注入和表面薄层Si3N4工艺形成的高寿命区13,如图2所示,开启栅一侧是的高寿命区13。
本实施例针对外延材料寿命不高导致器件导通速度不理想的缺点,在器件导通区域通过碳注入和表面薄层Si3N4工艺,制造一个高寿命区,从而有效降低SiC体内和界面的复合作用,提升导通时的电流密度,降低导通电阻。由于材料本征缺陷的影响,无寿命提升工艺的关断区域的少子寿命值相对降低,有利于器件的关断速度。从而实现高导通电流和快速开关的特性。
在本实施例中,P+阳极区7两侧是300nm的Al金属的关断栅极接触金属3和开启栅极接触金属4;关断栅极接触金属3和开启栅极接触金属4上面是厚度为30nm的栅氧化层5;P+阳极区7上面是100nm/30nm/90nm至100nm/20nm/60nmNi/Ti/Al合金的阳极接触金属2;器件表面覆盖有SiO2淀积制备的厚钝化层1。
本实施例将传统的PN结型栅极结构改成MOS栅控结构,将器件的驱动控制从传统的电流型转变为电压型,有利于前端控制电路的设计、实现以及功耗的降低。
在本实施例中,所述开启栅极接触金属4与所述关断栅极接触金属3的面积比为3:1~5:1。
进一步的,本实施例中的双MOS栅结构,开启栅和关断栅独立工作,当开启栅4上加负压时,开启MOS开启,N-漂移区表面形成开通沟道,将P+阳极区和P-漂移区连接,器件开启。当关断栅上加正压时,关断MOS开启,在P+阳极区表面形成开通沟道,将N+短路区和N-漂移区连接,使得N-漂移区的载流子得以通过导电沟道从阳极导出,从而使得器件关断。
本实施例通过开启栅和关断栅独立工作,分别控制器件的开启和关断,有利于器件在开关或脉冲工作状态下的快速导通和关断,可以显著提高器件的工作频率。
本发明的另一个实施例还提供了一种基于双MOS栅控的P型碳化硅晶闸管的制备方法,请参见图3,图3是本发明实施例提供的基于双MOS栅控的P型碳化硅晶闸管的制备方法流程示意图,包括以下步骤:
(a)在N+碳化硅衬底上依次外延生长缓冲层、P-漂移区、N-漂移区以及P+阳极区;
(b)刻蚀所述碳化硅衬底以形成关断栅台面和开启栅台面;
(c)在所述关断栅台面一侧进行离子注入以形成N+短路区;
(d)采用碳离子注入工艺制备高寿命区;
(e)采用薄层Si3N4淀积和高温热氧化工艺制备栅氧化层;
(f)淀积金属以分别形成阴极接触金属层、阳极接触金属层以及双栅接触金属层;
(g)淀积钝化层以完成器件的制作。
在本实施例中,步骤(a)包括:
(a1)对所述N+型碳化硅衬底进行RCA标准清洗;
(a2)采用低压热壁化学气相淀积法分别在所述N+型碳化硅衬底上外延生长所述缓冲层、P-漂移区、N-漂移区以及P+阳极区;其中,外延温度为1600℃,压力为100mbar,反应气体为硅烷和丙烷,载运气体为纯氢气。
具体的,步骤(a2)包括:
(a21)在N+碳化硅衬底上用低压热壁化学气相淀积法外延生长厚度为2μm~20μm、铝离子掺杂浓度为5×1017cm-3至8×1018cm-3的缓冲层,其外延工艺条件是:温度为1600℃,压力100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝;
(a22)在缓冲层上用低压热壁化学气相淀积法外延生长厚度为50μm~300μm、铝离子掺杂浓度为1×1014至5×1015cm-3的P-漂移区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为三甲基铝;
(a23)在P-漂移区上用低压热壁化学气相淀积法外延生长厚度为1.5μm~3.0μm、氮离子掺杂浓度为1×1017至3×1017的N-漂移区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为纯氮;
(a24)在N-漂移区上用低压热壁化学气相淀积法外延生长厚度为2.5μm、铝离子掺杂浓度为1×1019cm-3的P+阳极区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为三甲基铝。
在本实施例中,步骤(b)包括:
(b1)对所述碳化硅衬底磁控溅射一层Ti膜作为刻蚀掩膜;
(b2)采用ICP刻蚀工艺,对器件的P+阳极区两侧进行刻蚀,以形成关断栅台面和开启栅台面,其中,关断栅一侧刻蚀深度为3.2μm~4.1μm,开启栅一侧刻蚀深度为7.0μm~8.5μm;
(b3)去刻蚀掩膜,清洗成光片。
在本实施例中,步骤(c)包括:
(c1)采用低压化学气相淀积方式在整个碳化硅表面淀积一层厚度为1.0μm的SiO2,作为N+短路区氮离子注入的阻挡层,并通过光刻和刻蚀形成N+注入区;
(c2)在600℃的温度下进行氮离子注入;
其中,注入深度为0.3μm~0.5μm注入的剂量为1×1014cm-2~5×1014cm-2,注入的能量为300keV~450keV;
(c3)采用RCA清洗标准对所述碳化硅表面依次进行清洗、烘干。
在本实施例中,步骤(d)包括:
(d1)用光刻胶阻挡其它区域,采用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为3.0μm的SiO2,作为高寿命区碳离子注入的阻挡层,并通过光刻和刻蚀形成碳离子注入区;
(d2)用光刻胶阻挡其它区域,在600℃的温度下进行碳离子注入;
其中,注入的剂量为1×1013cm-2~1×1014cm-2,注入的能量为350keV~500keV;
(d3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1800℃氩气氛围中作1h的离子激活退火以形成高寿命区。
在本实施例中,步骤(e)包括:
利用PECVD或LPCVD设备,淀积厚度为30nm的Si3N4,并采用高温热氧化工艺以制备栅氧化层,其中,热氧化工艺温度为1300℃~1400℃,时间为10h~72h。
在本实施例中,步骤(f)包括:
(f1)在整个碳化硅片背面淀积Ni/Ti/Al合金,以形成阴极接触金属层;
(f2)在所述碳化硅片正面涂光刻胶,并通过显影形成P+欧姆接触区域;对所述碳化硅片淀积Ni/Ti/Al合金,并通过超声波剥离使正面形成阳极接触金属层;
(f3)在所述碳化硅片正面涂光刻胶,并通过显影形成双栅区域,淀积Al合金以形成双栅接触金属层。
在本实施例中,步骤(f1)和步骤(f2)之后均包括:
在1000℃温度下,氮气气氛中对所述碳化硅片退火3分钟以形成欧姆接触。
在本实施例中,步骤(g)包括:
采用LPCVD工艺淀积SiO2钝化层以完成器件的制作,其中,SiO2钝化层的厚度为2μm。
实施例二
下面以制作缓冲层厚度为2μm、P-漂移区厚度为60μm、N-漂移区厚度为2μm、阳极接触金属层和阴极接触金属层均为100nm/30nm/90nm厚的Ni/Ti/Al合金的双MOS栅控P型碳化硅晶闸管为例对本发明的制备方法进行详细说明。
请参见图4a~4n,图4a~4n是本发明实施例提供的基于双MOS栅控的P型碳化硅晶闸管的制备工艺流程示意图。
步骤一:选取N+碳化硅片作为衬底11,并在衬底11上外延生长缓冲层10,如图4a所示;
先对N+型碳化硅衬底片进行RCA标准清洗;再在其正面上用低压热壁化学气相淀积法外延生长厚度为2μm、铝离子掺杂浓度为5×1017cm-3的缓冲层,其外延工艺条件是:温度为1600℃,压力100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
步骤二:在缓冲层10上外延生长P-漂移区9,如图4b所示;
在缓冲层上用低压热壁化学气相淀积法外延生长厚度为60μm、铝离子掺杂浓度为5×1015cm-3的P-漂移区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为三甲基铝。
步骤三:在P-漂移区9上外延生长N-漂移区8,如图4c所示;
在P-漂移区上用低压热壁化学气相淀积法外延生长厚度为2.0μm、氮离子掺杂浓度为1×1017cm-3的N-漂移区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为纯氮。
步骤四:在N-漂移区8上外延生长P+阳极区7,如图4d所示;
在N-漂移区上用低压热壁化学气相淀积法外延生长厚度为2.5μm、铝离子掺杂浓度为1×1019cm-3的P+阳极区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为三甲基铝。
步骤五:刻蚀器件以形成关断栅台面和开启栅台面,如图4e所示;
采用ICP刻蚀工艺,首先磁控溅射一层Ti膜作为刻蚀掩膜,然后涂胶,对器件的P+阳极区两侧进行刻蚀,其中关断栅一侧刻蚀深度为3.2μm,开启栅一侧刻蚀深度为7.0μm,最后去胶,去刻蚀掩膜,清洗成光片。
步骤六:形成N+短路区6,如图4f所示;
用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为1.0μm的SiO2,作为N+短路区氮离子注入的阻挡层,并通过光刻和刻蚀形成N+注入区;
在600℃的温度下进行氮离子注入,注入的剂量为1×1014cm-2,注入深度为0.3μm;
采用RCA清洗标准对碳化硅表面依次进行清洗、烘干。
步骤七:制备高寿命区13,如图4g~4i所示;
用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为3.0μm的SiO2,作为高寿命区碳离子注入的阻挡层,并通过光刻和刻蚀形成碳离子注入区,如图4g所示;
在600℃的温度下进行碳离子注入,注入的剂量为1×1013cm-2,注入的能量为350keV,如图4h所示;
采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1800℃氩气氛围中作1h的离子激活退火以形成高寿命区13,如图4i所示。
步骤八:制备栅氧化层5,如图4j所示;
采用薄层Si3N4淀积和高温热氧化工艺制备栅氧化层,用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为30nm的Si3N4,热氧化工艺温度为1300℃,时间为10h。
步骤九:淀积形成阴极接触金属层12,如图4k所示;
对整个碳化硅片淀积100nm/30nm/90nm的Ni/Ti/Al合金,之后通过超声波剥离使正面形成阴极接触金属层,在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤十:淀积形成阳极接触金属层2,如图4l所示;
在整个碳化硅片正面涂光刻胶,然后通过显影形成P+欧姆接触区域;
对整个碳化硅片淀积100nm/30nm/90nm的Ni/Ti/Al合金,之后通过超声波剥离使正面形成阳极接触金属层;
在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤十一:淀积形成双栅接触金属3、4,如图4m所示;
在整个碳化硅片正面涂光刻胶,然后通过显影形成双栅区域,淀积300nm的Al合金,形成双栅的栅金属层。
步骤十二:淀积形成厚钝化层1,如图4n所示;
采用SiO2淀积制备栅氧化层,淀积使用LPCVD,淀积厚度为2μm。
至此完成器件制作。
实施例三
下面以制作缓冲层厚度为3μm、P-漂移区厚度为70μm、N-漂移区厚度为2.5μm、阳极接触金属层和阴极接触金属层均为100nm/20nm/60nm厚的Ni/Ti/Al合金的双MOS栅控P型碳化硅晶闸管为例对本发明的制备方法进行详细说明。
步骤1:选取N+碳化硅片作为衬底11,并在衬底11上外延生长缓冲层10;
先对N+型碳化硅衬底片进行RCA标准清洗;再在其正面上用低压热壁化学气相淀积法外延生长厚度为3.0μm、铝离子掺杂浓度为1×1018cm-3的缓冲层,其外延工艺条件是:温度为1600℃,压力100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
步骤2:在缓冲层10上外延生长P-漂移区9;
在缓冲层上用低压热壁化学气相淀积法外延生长厚度为70μm、铝离子掺杂浓度为1×1015cm-3的P-漂移区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为三甲基铝。
步骤3:在P-漂移区9上外延生长N-漂移区8;
在P-漂移区上用低压热壁化学气相淀积法外延生长厚度为2.5μm、氮离子掺杂浓度为1×1017cm-3的N-漂移区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为纯氮。
步骤4:在N-漂移区8上外延生长P+阳极区7;
在N-漂移区上用低压热壁化学气相淀积法外延生长厚度为2.5μm、铝离子掺杂浓度为1×1019cm-3的P+阳极区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为三甲基铝。
步骤5:刻蚀器件以形成关断栅台面和开启栅台面;
采用ICP刻蚀工艺,首先磁控溅射一层Ti膜作为刻蚀掩膜,然后涂胶,对器件的P+阳极区两侧进行刻蚀,其中关断栅一侧刻蚀深度为3.5μm,开启栅一侧刻蚀深度为7.5μm,最后去胶,去刻蚀掩膜,清洗成光片。
步骤6:形成N+短路区6;
用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为1.0μm的SiO2,作为N+短路区氮离子注入的阻挡层,并通过光刻和刻蚀形成N+注入区;
在600℃的温度下进行氮离子注入,注入的剂量为2×1014cm-2,注入深度为0.3μm;
采用RCA清洗标准对碳化硅表面依次进行清洗、烘干。
步骤7:制备高寿命区;
用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为3.0μm的SiO2,作为高寿命区碳离子注入的阻挡层,并通过光刻和刻蚀形成碳离子注入区;
在600℃的温度下进行碳离子注入,注入的剂量为3×1013cm-2,注入的能量为400keV;
采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1800℃氩气氛围中作1h的离子激活退火以形成高寿命区。
步骤8:制备栅氧化层5;
采用薄层Si3N4淀积和高温热氧化工艺制备栅氧化层,用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为30nm的Si3N4,热氧化工艺温度为1300℃,时间为15h。
步骤9:淀积形成阴极接触金属层12;
对整个碳化硅片淀积100nm/20nm/60nm的Ni/Ti/Al合金,之后通过超声波剥离使正面形成阴极接触金属层;在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤10:淀积形成阳极接触金属层2;
在整个碳化硅片正面涂光刻胶,然后通过显影形成P+欧姆接触区域;
对整个碳化硅片淀积100nm/20nm/60nm的Ni/Ti/Al合金,之后通过超声波剥离使正面形成阳极接触金属层;
在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤11:淀积形成双栅接触金属3、4;
在整个碳化硅片正面涂光刻胶,然后通过显影形成双栅区域,淀积300nm的Al合金,形成双栅的栅金属层。
步骤12:淀积形成厚钝化层1;
采用SiO2淀积制备栅氧化层,淀积使用LPCVD,淀积厚度为2μm。
至此完成器件制作。
实施例四
下面以制作缓冲层厚度为5μm、P-漂移区厚度为80μm、N-漂移区厚度为3μm、阳极接触金属层和阴极接触金属层均为100nm/20nm/60nm厚的Ni/Ti/Al合金的双MOS栅控P型碳化硅晶闸管为例对本发明的制备方法进行详细说明。
步骤A:选取N+碳化硅片作为衬底11,并在衬底11上外延生长缓冲层10;
先对N+型碳化硅衬底片进行RCA标准清洗;再在其正面上用低压热壁化学气相淀积法外延生长厚度为5.0μm、铝离子掺杂浓度为2×1018cm-3的缓冲层,其外延工艺条件是:温度为1600℃,压力100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
步骤B:在缓冲层10上外延生长P-漂移区9;
在缓冲层上用低压热壁化学气相淀积法外延生长厚度为80μm、铝离子掺杂浓度为5×1014cm-3的P-漂移区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为三甲基铝。
步骤C:在P-漂移区9上外延生长N-漂移区8;
在P-漂移区上用低压热壁化学气相淀积法外延生长厚度为3.0μm、氮离子掺杂浓度为1×1017cm-3的N-漂移区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为纯氮。
步骤D:在N-漂移区8上外延生长P+阳极区7;
在N-漂移区上用低压热壁化学气相淀积法外延生长厚度为2.5μm、铝离子掺杂浓度为1×1019cm-3的P+阳极区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为三甲基铝。
步骤E:刻蚀器件以形成关断栅台面和开启栅台面;
采用ICP刻蚀工艺,首先磁控溅射一层Ti膜作为刻蚀掩膜,然后涂胶,对器件的P+阳极区两侧进行刻蚀,其中关断栅一侧刻蚀深度为3.9μm,开启栅一侧刻蚀深度为8.2μm,最后去胶,去刻蚀掩膜,清洗成光片。
步骤F:形成N+短路区6;
用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为1.0μm的SiO2,作为N+短路区氮离子注入的阻挡层,并通过光刻和刻蚀形成N+注入区;
在600℃的温度下进行氮离子注入,注入的剂量为4×1014cm-2,注入深度为0.3μm;
采用RCA清洗标准对碳化硅表面依次进行清洗、烘干。
步骤G:制备高寿命区;
用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为3.0μm的SiO2,作为高寿命区碳离子注入的阻挡层,并通过光刻和刻蚀形成碳离子注入区;
在600℃的温度下进行碳离子注入,注入的剂量为8×1013cm-2,注入的能量为450keV;
采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1800℃氩气氛围中作1h的离子激活退火。
步骤H:制备栅氧化层5;
采用薄层Si3N4淀积和高温热氧化工艺制备栅氧化层,用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为30nm的Si3N4,热氧化工艺温度为1300℃,时间为15h。
步骤I:淀积形成阴极接触金属层12;
对整个碳化硅片淀积100nm/20nm/60nm的Ni/Ti/Al合金,之后通过超声波剥离使正面形成阴极接触金属层;在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤J:淀积形成阳极接触金属层2;
在整个碳化硅片正面涂光刻胶,然后通过显影形成P+欧姆接触区域;
对整个碳化硅片淀积100nm/20nm/60nm的Ni/Ti/Al合金,之后通过超声波剥离使正面形成阳极接触金属层;
在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤K:淀积形成双栅接触金属3、4;
在整个碳化硅片正面涂光刻胶,然后通过显影形成双栅区域,淀积300nm的Al合金,形成双栅的栅金属层。
步骤L:淀积形成厚钝化层1;
采用SiO2淀积制备栅氧化层,淀积使用LPCVD,淀积厚度为2μm。
至此完成器件制作。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (9)

1.一种基于双MOS栅控的P型碳化硅晶闸管,其特征在于,包括:钝化层(1)、阳极接触金属(2)、关断栅极接触金属(3)、开启栅极接触金属(4)、栅氧化层(5)、N+短路区(6)、P+阳极区(7)、N-漂移区(8)、P-漂移区(9)、缓冲层(10)、衬底(11)以及阴极接触金属(12),其中,
所述缓冲层(10)、所述P-漂移区(9)、所述N-漂移区(8)、所述P+阳极区(7)依次设置于所述衬底(11)上表面,所述阴极接触金属(12)设置于所述衬底(11)的下表面;
所述N+短路区(6)设置在所述P+阳极区(7)内部右上方且与所述P+阳极区(7)的上表面平齐;
所述栅氧化层(5)包括彼此间隔的两部分,其一部分设置在所述P+阳极区(7)的右侧并延伸至所述N+短路区(6)上部和N-漂移区(8)上部,另一部分设置在所述N-漂移区(8)的左侧并延伸至所述P+阳极区(7)上部和所述P-漂移区(9)上部;
所述开启栅极接触金属(4)和所述关断栅极接触金属(3)分别设置在所述栅氧化层(5)间隔的两部分的表面并部分覆盖所述栅氧化层(5);
所述阳极接触金属(2)设置在所述P+阳极区(7)和所述N+短路区(6)的上表面,并位于所述栅氧化层(5)的两部分之间;
所述钝化层(1)设置在所述关断栅极接触金属(3)、所述开启栅极接触金属(4)、以及所述阳极接触金属(2)的部分上表面。
2.根据权利要求1所述的P型碳化硅晶闸管,其特征在于,还包括通过在器件开启栅区域进行碳注入和表面薄层Si3N4工艺形成的高寿命区(13)。
3.根据权利要求1或2所述的P型碳化硅晶闸管,其特征在于,所述开启栅极接触金属(4)与所述关断栅极接触金属(3)的面积比为3:1~5:1。
4.一种基于双MOS栅控的P型碳化硅晶闸管的制备方法,其特征在于,包括以下步骤:
(a)在N+碳化硅衬底上依次外延生长缓冲层、P-漂移区、N-漂移区以及P+阳极区;
(b)在所述碳化硅衬底上形成关断栅台面和开启栅台面,包括:
(b1)对所述碳化硅衬底磁控溅射一层Ti膜作为刻蚀掩膜;
(b2)采用ICP刻蚀工艺,对器件右侧的P+阳极区和N-漂移区进行刻蚀,以在器件右侧形成关断栅台面;同时对器件左侧的P+阳极区、N-漂移区以及P-漂移区进行刻蚀在器件左侧形成开启栅台面;其中,关断栅一侧刻蚀刻蚀深度为3.2μm~4.1μm;开启栅一侧刻蚀深度为7.0μm~8.5μm;
(b3)去刻蚀掩膜,清洗成光片,以形成关断栅台面和开启栅台面;
(c)在所述关断栅台面一侧进行离子注入以形成N+短路区;其中,所述N+短路区位于所述P+阳极区;
(d)采用碳离子注入工艺制备高寿命区;其中,所述高寿命区位于器件导通区中;
(e)采用薄层Si3N4淀积和高温热氧化工艺分别在所述关断栅台面和所述开启栅台面上制备栅氧化层;其中,
所述关断栅台面上的栅氧化层起始于所述N+短路区并向下延伸至所述N-漂移区,并覆盖所述N+短路区的部分上表面、所述N+短路区的侧面、所述P+阳极区的侧面以及所述N-漂移区的部分上表面;
所述开启栅台面上的栅氧化层起始于所述P+阳极区并向下延伸至所述P-漂移区,并覆盖所述P+阳极区的部分上表面、所述P+阳极区的侧面、所述N-漂移区的侧面以及所述P-漂移区的部分上表面;
(f)淀积金属以分别形成阴极接触金属层、阳极接触金属层以及双栅接触金属层;
(g)淀积钝化层以完成器件的制作。
5.根据权利要求4所述的制备方法,其特征在于,步骤(a)包括:
(a1)对所述N+型碳化硅衬底进行RCA标准清洗;
(a2)采用低压热壁化学气相淀积法分别在所述N+型碳化硅衬底上外延生长所述缓冲层、P-漂移区、N-漂移区以及P+阳极区;其中,外延温度为1600℃,压力为100mbar,反应气体为硅烷和丙烷,载运气体为纯氢气。
6.根据权利要求4所述的制备方法,其特征在于,步骤(c)包括:
(c1)采用低压化学气相淀积方式在整个碳化硅表面淀积一层厚度为1.0μm的SiO2,作为N+短路区氮离子注入的阻挡层,并通过光刻和刻蚀形成N+注入区;
(c2)在600℃的温度下进行氮离子注入;
(c3)采用RCA清洗标准对所述碳化硅表面依次进行清洗、烘干。
7.根据权利要求4所述的制备方法,其特征在于,步骤(d)包括:
(d1)用光刻胶阻挡其它区域,采用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为3.0μm的SiO2,作为高寿命区碳离子注入的阻挡层,并通过光刻和刻蚀形成碳离子注入区;
(d2)用光刻胶阻挡其它区域,在600℃的温度下进行碳离子注入;
(d3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1800℃氩气氛围中作1h的离子激活退火以形成高寿命区。
8.根据权利要求4所述的制备方法,其特征在于,步骤(f)包括:
(f1)在整个碳化硅片背面淀积Ni/Ti/Al合金,以形成阴极接触金属层;
(f2)在所述碳化硅片正面涂光刻胶,并通过显影形成P+欧姆接触区域;对所述碳化硅片淀积Ni/Ti/Al合金,并通过超声波剥离使正面形成阳极接触金属层;
(f3)在所述碳化硅片正面涂光刻胶,并通过显影形成双栅区域,淀积Al合金以形成双栅接触金属层。
9.根据权利要求8所述的制备方法,其特征在于,步骤(f1)和步骤(f2)之后均包括:
在1000℃温度下,氮气气氛中对所述碳化硅片退火3分钟以形成欧姆接触。
CN201911067748.2A 2019-11-04 2019-11-04 一种基于双mos栅控的p型碳化硅晶闸管及其制备方法 Active CN110783400B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911067748.2A CN110783400B (zh) 2019-11-04 2019-11-04 一种基于双mos栅控的p型碳化硅晶闸管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911067748.2A CN110783400B (zh) 2019-11-04 2019-11-04 一种基于双mos栅控的p型碳化硅晶闸管及其制备方法

Publications (2)

Publication Number Publication Date
CN110783400A CN110783400A (zh) 2020-02-11
CN110783400B true CN110783400B (zh) 2021-03-23

Family

ID=69389008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911067748.2A Active CN110783400B (zh) 2019-11-04 2019-11-04 一种基于双mos栅控的p型碳化硅晶闸管及其制备方法

Country Status (1)

Country Link
CN (1) CN110783400B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114783873B (zh) * 2022-06-22 2022-10-14 泰科天润半导体科技(北京)有限公司 具有两层外延的碳化硅凹槽mos栅控晶闸管的制造方法
CN114783874A (zh) * 2022-06-22 2022-07-22 泰科天润半导体科技(北京)有限公司 具有三层外延的碳化硅凹槽mos栅控晶闸管的制造方法
CN114783875B (zh) * 2022-06-22 2022-12-13 泰科天润半导体科技(北京)有限公司 具有四层外延的碳化硅凹槽mos栅控晶闸管的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636830A (en) * 1984-06-04 1987-01-13 General Motors Corporation Insulated gate-controlled thyristor having shorted anode
US6153495A (en) * 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
CN100464428C (zh) * 2007-03-27 2009-02-25 西安理工大学 一种注入效率可控的门极换流晶闸管
CN108063163A (zh) * 2017-12-27 2018-05-22 中国科学院微电子研究所 一种阳极栅mos晶闸管及其工艺方法
CN109346517B (zh) * 2018-11-15 2021-06-08 电子科技大学 一种碳化硅mos栅控晶闸管

Also Published As

Publication number Publication date
CN110783400A (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
CN110783400B (zh) 一种基于双mos栅控的p型碳化硅晶闸管及其制备方法
CN110896102B (zh) 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN108122971B (zh) 一种rc-igbt器件及其制备方法
CN111276541A (zh) 常关型场效应晶体管及其制备方法
CN103928320A (zh) 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
CN105720110A (zh) 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN116110796A (zh) 集成sbd的碳化硅sgt-mosfet及其制备方法
CN111129137B (zh) 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN106783987A (zh) 一种纵向沟道的SiC肖特基栅双极型晶体管及制备方法
CN103928321A (zh) 碳化硅绝缘栅双极型晶体管的制备方法
CN106876471B (zh) 双槽umosfet器件
CN108258040A (zh) 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法
CN210575962U (zh) 一种SiC MOSFET器件
CN104916698B (zh) 一种具有三凹陷结构的场效应晶体管及其制备方法
CN111180528B (zh) 一种SiC肖特基二极管三阶斜台面结终端结构
CN113506826A (zh) 一种沟槽型碳化硅晶体管及其制备方法
CN207558815U (zh) 一种光控GaN/SiC基功率半导体开关器件
CN205911315U (zh) 混合阳极电极结构的GaN基肖特基二极管
CN103928322A (zh) 穿通型碳化硅绝缘栅双极型晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant