CN110783319A - 电容器结构 - Google Patents

电容器结构 Download PDF

Info

Publication number
CN110783319A
CN110783319A CN201910327285.2A CN201910327285A CN110783319A CN 110783319 A CN110783319 A CN 110783319A CN 201910327285 A CN201910327285 A CN 201910327285A CN 110783319 A CN110783319 A CN 110783319A
Authority
CN
China
Prior art keywords
finger
metal
capacitor
fingers
capacitor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910327285.2A
Other languages
English (en)
Inventor
陈泰邑
杨忠杰
彭永州
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110783319A publication Critical patent/CN110783319A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

此处公开低电容的电容器结构。在一例中,公开的电容器结构包括第一电极与第二电极。第一电极包括第一金属指。第二电极包括第二金属指与第三金属指,且第二金属指与第三金属指彼此平行并平行于第一金属指。第一金属指形成于第二金属指与第三金属指之间。电容器结构亦包含第四金属指形成于第一金属指与第二金属指之间并作为虚置金属指,以及第五金属指形成于第一金属指与第三金属指之间并作为另一虚置金属指。第四金属指与第五金属指平行于第一金属指。

Description

电容器结构
技术领域
本发明实施例涉及电容器结构,更特别涉及其虚置金属指。
背景技术
物联网的发展引发集成电路的许多低功率应用。由于低功率模式中的集成电路操作电流够低,需要低电容的电容器以用于采用切换电容器及循续渐近式模拟数字转换器的高分辨率应用。
集成电路中低电容的电容器(如次法拉的金属-氧化物-金属电容器)通常面邻不匹配的问题,因此难以设计。有三种现有方法可形成低电容的电容器:减少指长度、增加指间的空间、以及串联多个电容器。
然而减少指长度会减少电容器指的面积,造成更差的不匹配效能,以及电容器阵列的中心与边缘的平均偏移。增加指间的空间会在集成电路的工艺控制中导入低金属密度的风险。依据电路设计规则,通常需要一致的金属密度。与集成电路中的周围构件相较下具有较低金属密度的电容器,会影响周围构件的操作效能。最后,串联多个现有电容器会导入邻接问题,即串联需要额外的金属线路而加大集成电路面积。
如此一来,现有的电容器结构无法完全满足具有低电容的电容器的设计需求。
发明内容
本发明一实施例提供的电容器结构,包括:第一电极,包括第一金属指;第二电极,包括第二金属指与第三金属指,第二金属指与第三金属指彼此平行并平行于第一金属指,其中第一金属指形成于第二金属指与第三金属指之间;第四金属指,形成于第一金属指与第二金属指之间并作为虚置金属指,其中第四金属指平行于第一金属指与第二金属指;以及第五金属指,形成于第一金属指与第三金属指之间并作为另一虚置金属指,其中五金属指平行于第一金属指与第三金属指。
本发明一实施例提供的电容器结构,包括:第一电极,包括第一金属指;第二电极,包括多个金属指,其中每一金属指平行于第一金属指;以及至少一虚置金属指,形成于金属指的一者与第一金属指之间,其中虚置金属指平行于第一金属指。
本发明一实施例提供的电容器结构的形成方法,包括:形成底层,且底层包括电容器结构的共同电极的至少一金属指;形成第一虚置指层,且虚置指层包括至少一虚置金属指与第一两侧指,其中第一两侧指耦接至共同电极;形成信号指层,且信号指层包括电容器结构的信号电极的金属指与第二两侧指,且第二两侧指耦接至共同电极;形成第二虚置指层,且第二虚置指层包括至少一虚置金属指与第三两侧指,且第三两侧指耦接至共同电极;以及形成顶层,且顶层包括共同电极的至少一金属指。
本发明一实施例提供的电容器阵列,包括多个串联的单位电容器,其中每一单位电容器包括:第一电极,包括第一金属指;第二电极,包括两个侧金属指,其中每一侧金属指平行于第一金属指,其中第一金属指形成于两个侧金属指之间;以及至少一虚置金属指,形成于两个侧金属指的一者与第一金属指之间,其中虚置金属指平行于第一金属指。
附图说明
图1A是本发明一些实施例中,例示性的电容器结构的剖视图。
图1B是本发明一些实施例中,图1A中例示性的电容器结构所用的电路图。
图2是例示性电容器结构的不匹配效能比较。
图3是本发明一些实施例中,例示性的电容器结构的邻接效能。
图4是本发明一些实施例中,多种例示性的电容器结构的剖视图。
图5是本发明一些实施例中,多种例示性的电容器结构的透视图。
图6A是本发明一些实施例中,例示性的电容器结构的透视图。
图6B是本发明一些实施例中,另一例示性的电容器结构的透视图。
图7是本发明一些实施例中,不同例示性的电容器结构的不匹配效能比较。
图8是本发明一些实施例中,局限电磁场所用的例示性的电容器结构的透视图。
图9是本发明一些实施例中,采用例示性的电容器结构局限电磁场的测试结果。
图10是本发明一些实施例中,局限电磁场所用的多种例示性的电容器结构的透视图。
图11是本发明一些实施例中,例示性的电容器阵列的剖视图。
图12是本发明一些实施例中,另一例示性的电容器阵列的剖视图。
图13是本发明一些实施例中,用于形成电容器结构的例示性方法的流程图。
图14是本发明一些实施例中,用于形成电容器结构的另一例示性方法的流程图。
附图标记说明:
100、410、420、430 电容器结构
110 第一电极
120 第二电极
122、124 金属指
126、514、524、614、624、1101、1201 总线
132、134、330、412、413、422、423、424、425、517、518、527、528、617、618、619、627、628、629、637、1114、1115、1214、1215 虚置金属指
141、142、143、144、1110、1120、1130、1140、1150、1160、1210、1220、1230 单位电容器
150 并联的电容器
190 距离
210 单一电容器单元
212 第一分布
220 并联-串联的电容器单元
222 第二分布
311、312、313、401、411、421、431、511、521、611、621、1111、1211 单一金属指
319 金属线路
321、322、323、324、408、409、418、419、428、429、438、439、512、513、522、523、612、613、622、623、1112、1113、1123、1212、1213 侧金属指
400 参考电容器
510、520、610、620、810、1010、1020 多层电容器结构
812、813、1012、1013、1022、1023 侧壁
515、516、525、526、615、616、625 中间金属指
710 图表
711 单层电容器的不匹配
712 多层电容器的不匹配
811、1011、1021 信号电极
814、1014、1024 总线壁
815、1015、1025 顶层
816、1016 底层
818、1018、1028 侧壁通孔
900 测试结构
910 电容器单元
921、922 电容分布
1100、1200 电容器阵列
1108、1208 指宽
1109、1209 指对指空间
1300、1400 方法
1302、1304、1306、1308、1310、1402、1404、1406 步骤
具体实施方式
下述内容提供的多种例示性实施例可实施本发明的不同结构。下述特定构件与排列的实施例用以简化本发明内容而非局限本发明。举例来说,形成第一构件于第二构件上的叙述包含两者直接接触的实施例,或两者之间隔有其他额外构件而非直接接触的实施例。此外,本发明的多个实例可重复采用相同标号以求简洁,但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外,空间的相对用语如“较下方”、“较上方”、“水平”、“垂直”、“位于…上”、“位于…下”、“上方”、“下方”、“顶部”、及“底部”或其延伸用语如“水平地”、“下方地”、“上方地”等等,是对应说明中或图示中的方向。这些相对用语仅是为了描述方便而非限定实施例至任何特定方向。若无特别说明,第一结构连接、固定、连接、或内连线至第二结构的情况包括第一与第二结构直接接触或隔有额外结构。此外,第一结构、第二结构、与连接构件包括固定或可动的相对关系,除非直接说明。
除非另外定义,否则此处所用的所有用语(包含技术与科学用语)与本技术领域中技术人员所理解的一般意义相同。应进一步理解的是,在常用词典中定义的用语含义应解释为与相关领域和本发明上下文中的含义一致。除非在此明确定义,用语不解释为理想化或过于正式的意义。
将详细说明本发明的此实施例,其例子如附图所示。在附图和说明书中,将尽可能采用相同标记表示相同或相似的部分。
针对集成电路的低功率应用所用的低电容电容器(如飞法拉金属-氧化物-金属电容器)的需求,本发明实施例提供多种电容器结构与电容器阵列的实施例,其与现有电容器相较具有较佳的匹配效能、较佳的工艺一致性、与较佳的邻接效能。
在本发明一些实施例中,单位电容器或电容器单元包含第一电极与第二电极。第一电极具有第一金属指。第二电极具有第二金属指、第三金属指、以及耦接至第二金属指与第三金属指的总线。第一金属指形成于第二金属指与第三金属指之间,并平行于第二金属指与第三金属指。为降低电容,电容器单元还包含虚置金属指插置于第一电极与第二电极之间。举例来说,虚置金属指可插置于低金属指与第二金属指之间,而另一虚置金属指可插置于第一金属指与第三金属指之间。在此实施方式中,包含虚置金属指的金属形成多个串联的电容器,以产生电容器单元等级的低电容电容器。在本公开实施例中,用语“单位电容器”、“电容器单元”、“电容器结构”、与“电容器”可交替使用。
随着插入虚置金属指,会有效增加指间的空间,而不会增加电容器的金属密度。由于本公开的方法不会将低金属密度导入电容器,因此不会产生密度梯度效应。如此一来,公开的电容器结构对附近的电路构件影响较少,可改善集成电路的工艺一致性。此外,公开的电容器结构具有电容器单元等级的串联,其比单一电容器单元具有更佳的匹配效能。在具有更多电容器及/或电容器阵列的集成电路中,匹配效能差异会更明显。
可沿着水平方向及/或垂直方向插置公开的虚置金属指。举例来说,公开的电容器单元中可具有串联的多层结构,其可使匹配效能更佳。
为了限制电磁场以减少电容器的电性损失,公开的电容器结构亦包含金属遮蔽(比如在多层结构的顶层及/或底层),以保护电磁场不会漏出电容器(即避免电容器的边缘效应)。电容器结构可具有通孔于侧壁以降低边缘效应。
本发明实施例亦提供电容器阵列,其包括多个串联的单位电容器。每一单位电容器可具有上述的电容器结构,其具有虚置金属指插置其中。在一例中,每一单位电容器具有相同数目的虚置金属指。在另一例中,至少两个单位电容器具有不同数目的虚置金属指。电容器阵列包含多个单位电容器所共用的共同总线。此外,电容器阵列中每一对相邻的单位电容器可共用共同侧金属指,以节省集成电路所用的面积。在一实施例中,电容器阵列中每一对相邻的金属指之间的距离可相同与最小化,且电容器阵列中每一金属指的宽度可相同与最小化,其可使电容器阵列中的所有单位电容器具有相同的金属密度。如此一来,公开的电容器结构与电容器阵列可提供较佳的金属密度一致性与较佳的工艺控制以用于集成电路。此可符合低功率电路(比如物联网应用中的低功率电路)的关键标准。
图1A是本发明一些实施例中,例示性电容器结构100的剖视图。在一实施例中,电容器结构100可为低功率应用中的集成电路中的电容器单元,其需要低电容(比如低于1飞法拉或甚至低于0.1飞法拉)的电容器结构100。如图1A所示,电容器结构100包含第一电极110与第二电极120。在一例中,第一电极110为信号电极,其连接至电路的信号线或数据线,而第二电极120为共同电极,其可耦接至另一电容器的共同电极。
在此例中,第二电极包括两个金属指122与124,且第一电极110包括金属指形成于两个金属指122与124之间。此处的金属指可为彼此平行的金属板或表面。第二电极120亦包含总线126,其耦接至两个金属指122与124。总线126可具有导电材料以连接两个金属指122与124。在一例中,总线与两个金属指122及124具有相同的金属材料。
若两个相邻的金属指之间的空间(比如两个金属指122与124之一,与第一电极110的金属指之间的空间)增加而不具有任何插入物,则可降低第一电极110的电容,但第一电极110的金属密度会比附近的电路构件低,这会影响附近的电路构件效能。在此实施例中,虚置金属指插置并形成于两个电极之间。举例来说,虚置金属指132插置于第一电极110与第二电极120的金属指122之间,而虚置金属指134插置于第一电极110与第二电极120的金属指124之间。如图1A所示,电极的金属指与虚置金属指形成电容器单位等级的串联的电容器结构。举例来说,第一电极110与虚置金属指134形成第一子电容器,而虚置金属指134与第二电极120的金属指124形成第二子电容器,且第二子电容器串联至第一子电容器。
在一实施例中,电容器结构100中一对相邻的金属指之间的空间或距离190相同,且可最小化至数值D以减少集成电路上的指所占据的面积。如图1A所示,距离190指的是两个相邻的金属指之间沿着Y方向的距离。与不具有虚置金属指且每一对相邻的金属指之间具有相同距离D的参考电容器相较,电容器结构100的电容比参考电容器的电容低50%。举例来说,若参考电容器的电容为0.1飞法拉,则电容器结构100的电容为0.05飞法拉。与此同时,电容器结构100与参考电容器具有相同金属密度。如此一来,公开的电容器结构不会影响现有形成电容器的工艺。此外,电容器结构100中相邻的金属指之间的有限分离指空间,可提供较佳工艺控制以用于形成集成电路。在一些实施例中,电容器结构100中的每一金属指具有相同且最小化的宽度(沿着Y方向),以进一步节省集成电路的面积并提供较佳的工艺控制。在一些实施例中,电容器结构100中的每一金属指具有沿着方向X(垂直于方向Y)的长度,并可减少或最小化上述长度以减少电容器结构100的电容。
在一例中,电极的金属指与虚置金属指具有相同的金属材料。在另一例中,电极的金属指与虚置金属指具有不同的金属材料。在一些实施例中,每一对相邻的金属指之间隔有介电介质,而介电介质的材料组成为玻璃、陶瓷、塑胶膜、纸、云母、与氧化物层中至少一者。在一些实施例中,电容器结构100为指状金属-氧化物-金属电容器。
电容器结构100具有电容器单元等级的串联结构。与具有单一电容器而无并联或串联的一般单一电容器单元相较,串联结构可提供较佳的匹配效能。电容器单元的匹配效能,指的是电容器单元复制多次时的电容变异效能。举例来说,集成电路可包含多个具有相同结构的电容器单元。然而由于工艺控制、电容器位置、与其他因素,多个电容器单元可具有中心平均值附近的多种电容。一般而言,给定电容与中心平均值之间的差异较小是较佳的。电容器结构的不匹配,可由具有电容器结构的多个电容器单元的电容分布标准差表示。此处的标准差较小表示较佳的匹配/不匹配效能。
图1B显示本发明一些实施例中,图1A中的例示性电容器结构100的电路图。如图1B所示,第一电极110与虚置金属指132形成单位电容器141,虚置金属指132与金属指122形成单位电容器142,第一电极与虚置金属指134形成单位电容器143,而虚置金属指134与金属指124形成单位电容器144。对应图1A中的电容器结构100,单位电容器141与单位电容器142串联形成第一串联的电容器,而单位电容器143与单位电容器144串联形成第二串联的电容器。第一串联的电容器与第二串联的电容器可并联,以形成并联的电容器150。举例来说,当每一单位电容器141、142、143、与144的电容为0.1飞法拉,则第一串联的电容器的电容可为0.05飞法拉,而第二串联的电容器的电容可为0.05飞法拉。综上所述,并联的电容器150的电容可为0.1飞法拉。
对不具有任何虚置金属指,且每一对相邻的金属指之间具有相同距离D的第一参考电容器而言,第一参考电容器的形成方法为并联两个单位电容器。因为距离190相同,每一单位电容器的电容与单位电容器141、142、143、与144的电容相同。如前述例子,每一单位电容器的电容为0.1飞法拉。如此一来,第一参考电容器的电容为0.2飞法拉。与第一参考电容器相较,具有插置的虚置金属的并联的电容器150具有相同的金属密度与较小的电容。
对不具有任何虚置金属指且在每一对相邻的金属指之间具有较大距离2*D的第二参考电容器而言,第二参考电容器的形成方法为并联两个单位电容器。每一单位电容器的电容为每一单位电容器141、142、143、与144的电容的一半,因为上述的两倍距离2*D。如上述例子,每一单位电容器的电容值为0.05飞法拉。如此一来,第二参考电容器的电容为0.1飞法拉。与第二参考电容器相较,具有插置的虚置金属的并联的电容器150具有较大金属密度与相同电容。与增加电极之间的空缺距离相较,插置虚置金属可避免降低电路中的金属密度。
图2显示例示性的电容器结构的不匹配的比较。如图2所示,单一电容器单元210具有单一的单位电容器,而不具有任何并联或串联。相反地,图2亦显示并联-串联的电容器单元220,其包括两组单位电容器。每一组单位电容器包括两个并联的单位电容器。两组单位电容器为串联。当并联-串联的电容器单元220中的每一单位电容器与单一电容器单元210具有相同结构时,并联-串联的电容器单元220与单一电容器单元210具有相同的参考电容。当每一单一电容器单元210与并联-串联的电容器单元220复制足够次数时,这两者的个别分布将具有相同的平均电容。然而这两个分布可具有不同标准差。
图2显示两种分布:单一电容器单元210的电容差相对于其平均电容的第一分布212,以及并联-串联的电容器单元220的电容差相对于其平均电容的第二分布222。如图2所示,与第一分布212相较,第二分布222更集中在平均电容附近。这表示第二分布222的标准差小于第一分布212的标准差。如此一来,并联-串联的电容器单元220的匹配效能优于单一电容器单元210的匹配效能。这是因为电容器的不匹配与并联结构所用的电容器及串联结构所用的乘法器的面积的平方根成反比。由于并联-串联的电容器单元220中的每一组电容器单元具有两个并联的单位电容器,每一组电容器单元的不匹配为单位电容器的不匹配的倍,比如单一电容器单元210的
Figure BDA0002036620800000092
倍。此外,由于并联-串联的电容器单元220中的两组电容器串联,而并联-串联的电容器单元220的不匹配为单位电容器的不匹配的1/2倍(如倍),比如单一电容器单元210的不匹配的一半。具体而言,此例的单一电容器单元210的标准差为约0.29,而并联-串联的电容器单元220的标准差为约0.15。
一般而言,如图2所示,复合电容器由串联及/或并联的的多个单一电容器所形成,其与总电容与复合电容器相同的单一单位电容器相较可改善不匹配效能。如图1B所示,并联的电容器150包含两组单位电容器。每一组单位电容器含两个串联的单位电容器,且两组单位电容器并联。如前所述,电容器的不匹配与并联结构所用的电容器及串联结构所用的乘法器的面积的平方根成反比。如此一来,并联的电容器150的不匹配为单位电容器的不匹配的
Figure BDA0002036620800000101
倍,比如比单位电容器的不匹配小约29%。
图3显示本发明一些实施例中,例示性的电容器结构100的邻接效能。如图3所示,多个电容器各自具有电容器结构100,其可通过共用两个相邻电容器中的共同金属指,沿着Y方向一个一个邻接以形成电容器阵列。如上所述,电容器结构100包含具有单一金属指的单一电极,而共同电极具有偶接至总线的两个侧金属指。举例来说,图3中的电容器阵列包含三个电容器,其各自具有电容器结构100并沿着Y方向一个一个相邻。三个电容器中,左侧电容器具有信号电极与共同电极,信号电极具有单一金属指311,且共同电极具有两个侧金属指321与322;中间电容器具有信号电极与共同电极,信号电极具有单一金属指312,而共同电极具有两个侧金属指322与323;而右侧电容器具有信号电极与共同电极,信号电极具有单一金属指313,而共同电极具有两个侧金属指323与324。如图3所示,每一对相邻的电容器共用侧金属指。举例来说,左侧电容器与中间电容器共用侧金属指322,而中间电容器与右侧电容器共用侧金属指323。此外,三个电容器共用一共同总线,其耦接至三个电容器的所有侧金属指,因此三个电容器共用一共同电极。在此电容器结构中,多个电容器易于邻接而不需任何额外线路或任何额外区域以用于邻接。
如图3所示,每一电容器包含一些虚置金属指330插置于信号电极与共同电极之间,其有助于降低电容器阵列的电容,而不会减少电容器阵列沿着方向Y的金属密度。此外,信号电极的单一金属指312与313可依据设计规则,经由金属线路319彼此耦接。
图4是本发明一些实施例中,多种例示性电容器结构的剖视图。如图4所示,参考电容器400包括具有单一金属指401的信号电极,以及具有两个侧金属指408与409的共同电极。单一金属指401形成于两个侧金属指408与409之间的中间处,并平行于两个侧金属指408与409。此例中的参考电容器400具有相同空间于单一金属指401与侧金属指408之间,如同单一金属指401与侧金属指409之间的空间。两个相邻指之间的空间,可称作指对指空间。
与参考电容器400相反,图4显示的多种电容器结构410、420、与430各自具有至少一虚置金属指插置于两个电极之间。电容器结构410包括具有单一金属指411的信号电极、具有两个侧金属指418与419的共同电极、以及各自插置于两个电极之间的虚置金属指412与413。具体而言,虚置金属指412形成于单一金属指411与侧金属指418之间的中间处,而虚置金属指413形成于单一金属指411与侧金属指419之间的中间处。如此一来,电容器结构410具有一个虚置金属指插置于信号电极的每一侧上。随着虚置金属插置,电容器结构410的电容低于参考电容器400的电容。此外如图4所示,电容器结构410与参考电容器具有相同的指对指空间,以与参考电容器400具有相同的金属密度(沿着Y方向)。
电容器结构420包括具有单一金属指421的信号电极、具有两个侧金属指428与429的共同电极、以及各自插置于两个电极之间的虚置金属指422、423、424、与425。具体而言,虚置金属指422与423形成于单一金属指421与侧金属指428之间,而虚置金属指424与425形成于单一金属指421与侧金属指429之间。如此一来,电容器结构420具有两个虚置金属指插置于信号电极的每一侧上,以进一步降低电容(与参考电容器400相较)。此外,电容器结构420与参考电容器400具有相同的指对指空间,以与参考电容器400具有相同的金属密度(沿着Y方向)。
如图4所示,一般的电容器结构430包括具有单一金属指431的信号电极、具有两个侧金属指438与439的共同电极、以及插置于信号电极的每一侧上的N个虚置金属指以降低电容器结构430的电容(与参考电容器400相较)。与电容器结构410及电容器结构420类似,电容器结构430与参考电容器400具有相同的指对指空间,以与参考电容器400具有相同的金属密度(沿着Y方向)。一般而言,由于电容器的电阻与两个电极之间的空间或距离成反比,电容器结构430的电容与(N+1)成反比,而N为沿着夹设于信号电极的每一侧上的虚置金属指数目,且虚置金属指具有给定的指对指空间。
图5显示本发明一些实施例中,多种例示性电容器结构的透视图。由于可沿着水平方向插置虚置金属如图4所示,因此亦可沿着垂直方向插置虚置金属如图5所示。图5显示的多层电容器结构510与520,各自包含沿着垂直方向(如图5中的方向Z)配置的多个指层。如图5所示,多层电容器结构510包含具有单一金属指511于一层中的信号电极,以及具有多个金属指于多层上的共同电极。此例中的多层电容器结构510具有五层,包括顶层、底层、以及顶层与底层之间的三个中间层。在每一层中,多层电容器结构510的共同电极具有两个侧金属指512与513。如此一来,所有的侧金属指512形成多层电容器结构510的第一侧壁,而所有的侧金属指513形成多层电容器结构510的第二侧壁。多层电容器结构510的共同电极亦包含多个总线514,且每一总线514对应多层电容器结构510的个别层,因此所有层的总线514形成多层电容器结构510的总线壁。在每一层中,侧金属指512与侧金属指513耦接至此层上的总线514。多层电容器结构510中的每一金属指沿着X方向延伸,而总线514沿着Y方向延伸,且Y方向垂直于X方向。在一实施例中,所有层的总线514彼此耦接。
在顶层中,多层电容器结构510亦包含中间金属指515,其耦接至对应顶层的总线。在底层中,多层电容器结构510亦包含中间金属指516,其耦接至对应底层的总线。多层电容器结构510中的三个中间层沿着Z方向自上至下,按序为第一中间层、第二中间层、与第三中间层。信号电极的单一金属指511形成为第二中间层的两个侧金属指512与513之间的中间金属指。第一中间层亦包含中间虚置金属指517于两个侧金属指512与513之间。第三中间层亦包含中间虚置金属指518于两个侧金属指512与513之间。第一中间层与第三中间层可称作虚置层,其包含虚置金属指。虚置金属指517与518未连接至信号电极或共同电极。
多层电容器结构510中的所有金属指彼此平行。如此一来,信号电极的单一金属指511、中间虚置金属指517、与中间金属指515形成沿着垂直方向Z串联的两个子电容器,而信号电极的单一金属指511、中间虚置金属指518、与中间金属指516形成沿着垂直方向Z串联的两个子电容器。
在一实施例中,多层电容器结构510中的每一层的每一对相邻的金属指之间的距离(比如沿着Y方向)相同且最小化,以用于节省电路面积。在另一实施例中,在多层电容器结构510中越过多层的每一对相邻金属指之间的距离(比如沿着Z方向)相同且最小化,以用于节省电路面积。使距离最小化指的是依据设计规则,控制距离至小于预定临界值。
图5中的多层电容器结构520包含具有单一金属指521于一层中的信号电极、以及具有金属指于多层上的共同电极。此例中的多层电容器结构520具有七层,包括顶层、底层、以及顶层与底层之间的五个中间层。在每一层中,多层电容器结构520的共同电极具有两个侧金属指522与523。如此一来,所有的侧金属指522形成多层电容器结构520的第一侧壁,而侧金属指523形成多层电容器结构520的第二侧壁。多层电容器结构520的共同电极可包含多个总线524,其各自对应多层电容器结构520的个别层,因此所有层的总线524形成多层电容器结构520的总线壁。在每一层中,侧金属指522与侧金属指523耦接至此层上的总线524。多层电容器结构520中的每一金属指沿着方向X延伸,总线524沿着方向Y延伸,且方向Y垂直于方向X。在一实施例中,所有的总线524彼此耦接。
在顶层中,多层电容器结构520亦包含中间金属指525,其耦接至对应顶层的总线。在底层中,多层电容器结构520亦包含中间金属指526,其耦接至对应底层的总线。多层电容器结构520中的五个中间层沿着Z方向自上至下,按序为第一中间层、第二中间层、第三中间层、第四中间层、与第五中间层。信号电极的单一金属指521形成为第三中间层的两个侧金属指522与523之间的中间金属指。每一第一中间层与第二中间层包含中间虚置金属指527于侧金属指522的侧壁与侧金属523的侧壁之间。每一第四中间层与第五中间层包含中间虚置金属指528于侧金属指522的侧壁与侧金属指523的侧壁之间。除了第三中间层,所有的中间层可称作虚置层,其包含虚置金属指。虚置金属指527与528未连接至信号电极或共同电极。
多层电容器结构520中的所有金属指彼此平行。如此一来,信号电极的单一金属指521、两个中间虚置金属指527、与中间金属指525形成沿着垂直方向Z串联的三个子电容器。信号电极的单一金属指521、两个中间虚置金属指528、与中间金属指526形成沿着垂直方向Z串联的三个子电容器。
在一实施例中,多层电容器结构520中的每一层的每一对相邻的金属指之间的距离(比如沿着Y方向)相同且最小化,以用于节省电路面积。在另一实施例中,多层电容器结构520中越过多层的每一对相邻的金属指之间的距离(比如沿着方向Z)相同且最小化,以用于节省电路面积。使距离最小化指的是依据设计规则,控制距离至小于预定临界值。一般而言,由于电容器的电容与两个电极之间的空间或距离成反比,多层电容器结构510或多层电容器结构520的多层电容与(X+1)成反比,而X为沿着Z方向夹设于信号电极的每一侧上的虚置层数目,且虚置层沿着Z方向具有给定的指对指空间。举例来说,对多层电容器结构510而言,X=1。对多层电容器结构520而言,X=2。在一些实施例中,在每一多层电容器结构510与多层电容器结构520中,介电介质分隔金属指,且介电介质的材料组成为玻璃、陶瓷、塑胶膜、纸、云母、与氧化物层中的至少一者。
图6A是本发明一些实施例中,例示性的多层电容器结构610的透视图。如图6A所示,可沿着水平方向与垂直方向插置虚置金属。图6A显示多层电容器结构610,其包含的多个指层沿着垂直方向(如图6A中的方向Z)配置。如图6A所示,多层电容器结构610包含具有单一金属指611于一层中的信号电极,以及具有金属指于多层上的共同电极。在此例中,多层电容器结构610具有五层,包含顶层、底层、以及顶层与底层之间的三个中间层。在每一层中,多层电容器结构610的共同电极具有两个侧金属指612与613。如此一来,所有的侧金属指612形成多层电容器结构610的第一侧壁,而所有的侧金属指613形成多层电容器结构610的第二侧壁。多层电容器结构610的共同电极亦包含多个总线614,其各自对应多层电容器结构610的个别层,因此所有层的总线614形成多层电容器结构610的总线壁。在每一层中,侧金属指612与侧金属指613耦接至此层上的总线614。多层电容器结构610中的每一金属指沿着方向X延伸,而总线614沿着方向Y延伸,且方向Y垂直于方向X。在一实施例中,所有层的总线614彼此耦接。
在顶层中,除了两个侧金属指612与613之外,多层电容器结构610亦包含三个中间金属指615,其耦接至对应顶层的总线。在底层中,除了两个侧金属指612与613之外,多层电容器结构610亦包括三个中间金属指616,其耦接至对应底层的总线路。多层电容器结构610中的三个中间层沿着Z方向由上至下,按序为第一中间层、第二中间层、与第三中间层。除了两个侧金属指612与613,第二中间层亦包括信号电极的单一金属指611于两个侧金属指612与613之间。此外,第二中间层亦包括:形成于单一金属指611与侧金属指612之间的中间虚置金属指618、以及形成于单一金属指611与侧金属指613之间的中间虚置金属指619。如此一来,信号电极的单一金属指611、中间虚置金属指618、与第二中间层的侧金属指612形成沿着水平方向Y串联的两个子电容器,信号电极的单一金属指611、中间虚置金属指619、与第二中间层的侧金属指613形成沿着水平方向Y串联的两个子电容器。
除了两个侧金属指612与613,第一中间层亦包含三个虚置金属指617形成于两个侧金属指612与613之间。如此一来,信号电极的单一金属指611、第一中间层的三个中间虚置金属指617之一、以及顶层的三个中间金属指615之一,形成沿着垂直方向Z串联的两个子电容器。除了两个侧金属指612与613,第三中间层亦包含三个虚置金属指637形成于两个侧金属指612与613之间。如此一来,信号电极的单一金属指611、第三中间层的三个中间虚置金属指637之一、以及底层的三个中间金属指616之一,形成沿着垂直方向Z串联的两个子电容器。第一中间层与第三中间层可称作虚置层,其包含虚置金属指。虚置金属指617、618、619、与637未连接至信号电极或共同电极。多层电容器结构610中的所有金属指彼此平行。
在一实施例中,多层电容器结构610中的每一层的每一对相邻的金属指之间的距离(比如沿着Y方向)相同且最小化,以用于节省电路面积。在另一实施例中,在多层电容器结构620中越过多层的每一对相邻金属指之间的距离(比如沿着Z方向)相同且最小化,以用于节省电路面积。使距离最小化指的是依据设计规则,控制距离至小于预定临界值。在一些实施例中,介电介质分开多层电容器结构610中的金属指,而介电介质的材料为玻璃、陶瓷、塑胶膜、纸、云母、与氧化物层中至少一者。
图6B是本发明一些实施例中,另一例示性的电容器结构620的透视图。图6B显示的多层电容器结构620包含多个指层,其沿着垂直方向(如图6B中的方向Z)配置。如图6B所示,多层电容器结构620包含具有单一金属指621于一层中的信号电极,以及具有多个金属指于多层上的共同电极。此例中的多层电容器结构620具有三层,包括顶层、底层、以及顶层与底层之间的中间层。在每一层中,多层电容器结构620的共同电极具有两个侧金属指:侧金属指622与侧金属指623。如此一来,所有的侧金属指622形成多层电容器结构620的第一侧壁,而所有的侧金属指623形成多层电容器结构620的第二侧壁。多层电容器结构620的共同电极亦包含多个总线624,其各自对应多层电容器结构620的个别层,因此所有层的总线624形成多层电容器结构620的总线壁。在每一层中,侧金属指622与侧金属指623耦接至此层上的总线624。多层电容器结构620中的每一金属指沿着方向X延伸,而总线624沿着方向Y延伸,且方向Y垂直于方向X。在一实施例中,所有层的总线624彼此耦接。
在顶层,除了两个侧金属指622与623之外,多层电容器结构620亦包含三个中间金属指625,其耦接至对应顶层的总线。除了两个侧金属指622与623之外,底层亦包含信号电极的单一金属指621于两个侧金属指622与623之间。此外,底层亦包括形成于单一金属指621与侧金属指622之间的中间虚置金属指628,以及形成于单一金属指621与侧金属指623之间的中间虚置金属指629。如此一来,信号电极的单一金属指621、中间虚置金属指628、以及底层的侧金属指622,形成沿着水平方向Y串联的两个子电容器。信号电极的单一金属指621、中间虚置金属指629、以及底层的侧金属指623,形成沿着水平方向Y串联的两个子电容器。
除了两个侧金属指622与623,中间层亦包含三个虚置金属指627形成于两个侧金属指622与623之间。如此一来,信号电极的单一金属指621、中间层的三个中间虚置金属指627之一、以及顶层的三个中间金属指625之一,形成沿着垂直方向Z串联的两个子电容器。虚置金属指627、628、与629未连接至信号电极或共同电极。多层电容器结构620中的所有金属指彼此平行。在一实施例中,在多层电容器结构620中的每一层的每一对相邻金属指之间的距离(比如沿着Y方向)相同且最小化,以用于节省电路面积。在一实施例中,在多层电容器结构620中越过多层的每一对相邻金属指之间的距离(比如沿着Z方向)相同且最小化,以用于节省电路面积。使距离最小化指的是依据设计规则,控制距离至小于预定临界值。在一些实施例中,介电介质分开多层电容器结构620中的金属指,而介电介质的材料为玻璃、陶瓷、塑胶膜、纸、云母、与氧化物层中至少一者。
与图6A中的多层电容器结构610相较,图6B中的多层电容器结构620具有开放底层,即信号电极未被信号电极下的任何其他金属覆盖处。由于开放底层,多层电容器结构620的寄生电容小于多层电容器结构610的寄生电容。此外,与多层电容器结构610相较,多层电容器结构620较易绕线或连接至集成电路中的其他构件。另一方面,与多层电容器结构620相较,多层电容器结构610对信号电极的保护较佳,且对电容器中的电磁场局限较佳,因为金属指完全包覆多层电容器结构610中的信号电极周围。在多种实施例中,此处公开的多层电容器结构可具有该放底层、开放顶层、或上述两者。
图7是本发明一些实施例中,不同例示性电容器结构的不匹配效能比较图。对多层电容器结构610而言,电容器中的层数会影响电容器的不匹配效能。如图表710所示,对任何给定电容而言,多层电容器的不匹配712小于(或优于)单层电容器的不匹配711。此处的多层电容器指的是与多层电容器结构610类似的电容器,而单层电容器指的是具有信号电极与共同电极的所有金属指于相同单一层中的电容器。当单层电容器与多层电容器具有相同电容时,多层电容器的不匹配效能优于单层电容器的不匹配效能。
图8是本发明一些实施例中,用于局限电磁场的例示性电容器结构810的透视图。与图6A中的多层电容器结构610类似,多层电容器结构810包含沿着垂直方向(如图8中的方向Z)配置的多个指层。此例中的多层电容器结构810具有五层,包含顶层、底层、以及顶层与底层之间的三个中间层。多层电容器结构810具有信号电极811,侧壁812覆盖信号电极811的一侧,侧壁813覆盖信号电极811的另一侧,顶层覆盖信号电极811的顶侧,底层覆盖信号电极811的底层,而总线壁覆盖信号电极811的背侧。如此一来,共同电极的金属指与总线形成多层电容器结构810的金属遮蔽,可保护信号电极。此外,与图6A中的多层电容器结构610相较,多层电容器结构810包含一或多个侧壁通孔818,其沿着每一侧壁812与813上的Z方向穿过多层。在一些实施例中,多层电容器结构810亦可包含一或多个通孔,沿着总线壁814上的Z方向穿过多层。在一些实施例中,多层电容器结构810亦可包含一或多个通孔,其沿着顶层815及/或底层816上的Y方向穿过金属指。通孔可为金属线路,其有助于局限电磁场于多层电容器结构810中,并降低多层电容器结构810的边缘效应。
图9是本发明一些实施例中,采用例示性的电容器结构局限电磁场的测试结果。依据测试结构900,多个电容器单元910配置于阵列中。在第一例中,每一电容器单元910具有与图8中的多层电容器结构810相同的结构,其良好地局限电磁场。在第二例中,每一电容器单元910具有的结构中,没有保护以局限电磁场。举例来说,第二例中的电容器单元910可具有与多层电容器结构810类似的结构,但不具有任何通孔,或甚至不具有顶层与底层。图9显示分别具有第一例与第二例的电容器单元结构的两种电容器阵列的电容分布。具体而言,电容分布921对应的电容器阵列,具有第一例的电容器单元结构。电容分布922对应的电容器阵列,具有第二例的电容器单元结构。如图9所示,与电容分布922相较,电容分布921显示电容阵列边缘的电磁损失较小。这是因为对应第一例的电容器单元结构如多层电容器结构810,可局限电磁场于每一电容器单元中,以降低单元等级的边缘效应。如此一来与第二例不同,第一例的阵列边缘的电容器单元与阵列中心的电容器单元相较,不会因电磁损失大而大幅降低电容。综上所述,如图9所示,电容分布921显示电容器阵列上的电容器单元,其电容变化小于电容分布922。如此一来,多层电容器结构810中良好的电磁场局限,有助于降低不匹配并使电容器的电容不受(或较不受)电容器的位置影响。
图10显示本发明一些实施例中,用于局限电磁场的多种例示性电容器结构的透视图。与多层电容器结构810类似,多层电容器结构1010包含多个指层,其沿着垂直方向(如图10中的方向Z)配置。多层电容器结构1010具有信号电极1011,侧壁1012覆盖信号电极1011的一侧,侧壁1013覆盖信号电极1011的另一侧,顶层1015覆盖信号电极1011的顶侧,底层1016覆盖信号电极1011的底侧,而总线壁1014覆盖信号电极1011的背侧。如此一来,多层电容器结构1010产生金属遮蔽以保护信号电极1011,而金属遮蔽由共同电极的总线与金属指所形成。此外,多层电容器结构1010包含一或多个侧壁通孔1018,其沿着每一侧壁1012与1013上的Z方向穿过多层。在一些实施例中,多层电容器结构1010亦可包含一或多个通孔,其沿着于总线壁1014上的Z方向穿过多层。通孔可为金属线路,其有助于局限电磁场于多层电容器结构1010中,并降低多层电容器结构1010的边缘效应。在一些实施例中,多层电容器结构1010可包含一或多个金属线路,其沿着顶层1015及/或底层1016上的Y方向穿过金属指。
与多层电容器结构1010相反,图10中的多层电容器结构1020具有开放底层,即信号电极1021未被信号电极1021下的任何其他金属覆盖处。与图6B中的多层电容器结构620类似,侧壁1022覆盖多层电容器结构1020中的信号电极1021的一侧,侧壁1023覆盖多层电容器结构1020中的信号电极1021的另一侧,顶层1025覆盖多层电容器结构1020中的信号电极1021的顶侧,而总线壁1024覆盖多层电容器结构1020中的信号电极1021的背侧。如此一来,多层电容器结构1020产生金属遮蔽以用于信号电极1021,且信号电极1021具有开口于信号电极1021的底侧上。多层电容器结构1020的结构与图6B中的多层电容器结构620类似,除了多层电容器结构1020可包含一或多个侧壁通孔1028,其沿着每一侧壁1022与1023上的Z方向穿过多层。在一些实施例中,多层电容器结构1020亦可包含一或多个通孔,其沿着总线壁1024上的Z方向穿过多层。通孔可为金属线路,其有助于局限电磁场于多层电容器结构1020中,并减少多层电容器结构1020的边缘效应。在一些实施例中,多层电容器结构1020亦可包含一或多个金属线路,其沿着顶层1025上的Y方向穿过金属指。
由于开放底层,多层电容器结构1020的寄生电容小于多层电容器结构1010的寄生电容。此外,与多层电容器结构1010相较,多层电容器结构1020较易绕线或连接至集成电路中的其他构件。另一方面,与多层电容器结构1020相较,多层电容器结构1010对信号电极的保护较佳,且对电容器中的电磁场局限较佳,因为金属指完全包覆多层电容器结构1010中的信号电极周围。在多种实施例中,多层电容器结构(如多层电容器结构1020)可具有开放底层、开放顶层、或上述两者。
图11是本发明一些实施例中,例示性的电容器阵列1100的剖视图。如图11所示,电容器阵列1100包含多个串联的单位电容器1110、1120、1130、1140、1150、与1160。每一单位电容器具有相同结构。举例来说,单位电容器1110包含具有单一金属指1111的信号电极、具有两个侧金属指112与1113的共同电极、以及各自插置于两个电极之间的虚置金属指1114与1115。具体而言,虚置金属指1114形成于单一金属指1111与侧金属指1112之间的中间处,而虚置金属指1115形成于单一金属指1111与侧金属指1113之间的中间处。如此一来,单位电容器1110具有一个虚置金属指插置于信号电极的每一侧上。在此实施例中,每一单位电容器具有相同数目的虚置金属指。在一些实施例中,每一单位电容器具有N个虚置金属指插置于信号电极的每一侧上,如图4所示。
电容器阵列1100包含多个单位电容器所共用的总线1101。总线1101耦接至每一单位电容器的共同电极的两个侧金属指。电容器阵列1100中的每一对相邻的单位电容器的共同电极,共用共同侧金属指。举例来说,单位电容器1110与单位电容器1120共用共同的侧金属指1113,而单位电容器1120与单位电容器1130共用共同的侧金属指1123。
在一实施例中,电容器阵列1100中每一对相邻的金属指之间的距离相同(沿着Y方向)。因此电容器阵列1100中的每一单位电容器具有相同的指对指空间1109。控制指对指空间1109使其小于第一预定临界值,可最小化指对指空间1109以节省电路面积。此外,电容器阵列1100中的每一金属指具有相同指宽1108(沿着Y方向),并可控制指宽1108使其小于第二预定临界值以最小化指宽并节省电路面积,使电容器阵列1100中的每一单位电容器沿着Y方向的金属密度相同。在本发明不同实施例中,电容器阵列1100中的每一单位电容器可具有图1A至10中任一者所示的结构。
图12是本发明一些实施例中,另一例示性的电容器阵列1200的剖视图。如图12所示,电容器阵列1200包含多个串联的单位电容器1210、1220、与1230。每一单位电容器具有与单位电容器1110类似的结构。举例来说,单位电容器1210包含具有单一金属指1211的信号电极、具有两个侧金属指1212与1213的共同电极、以及各自插置于两个电极之间的虚置金属指1214与1215。具体而言,虚置金属指1214形成于单一金属指1211与侧金属指1212之间的中间处,而虚置金属指1215形成于单一金属指1211与侧金属指1213之间的中间处。如此一来,单位电容器1210具有一个虚置金属指插置于信号电极的每一侧上。在此实施例中,电容器阵列1200中至少有两个单位电容器具有不同数目的虚置金属指。举例来说,单位电容器1220具有两个虚置金属指插置于信号电极的每一侧上,而单位电容器1230具有三个虚置金属指插置于信号电极的每一侧上。
电容器阵列1200包含多个单位电容器所共用的共同的总线1201。共同的总线1201耦接至每一单位电容器的共同电极的两个侧金属指。电容器阵列1200中每一对相邻的单位电容器,共用一共同侧金属指。举例来说,单位电容器1210与单位电容器1220共用共同的侧金属指1213,而单位电容器1220与单位电容器1230共用共同的侧金属指1223。
在一实施例中,电容器阵列1200中每一对相邻的金属指之间的距离相同(沿着Y方向)。因此电容器阵列1200中的每一单位电容器具有相同的指对指空间1209。控制指对指空间1209使其小于预定临界值,可最小化指对指空间1209以节省电路面积。此外,电容器阵列1200中的每一金属指具有相同指宽1208(沿着Y方向),并可控制指宽1208使其小于预定临界值以最小化指宽并节省电路面积,使电容器阵列1200中的每一单位电容器沿着Y方向的金属密度相同。在本发明多种不同实施例中,电容器阵列1200中的每一单位电容器,可具有图1A至10中任一者所示的结构。
图13是本发明一些实施例中,形成电容器结构如图10中的多层电容器结构1010的例示性的方法1300的流程图。在步骤1302中,形成含有共同电极的金属指的底层。在步骤1304中,形成第一虚置指层。第一虚置指层包括至少一虚置金属指与两个侧金属指。两个侧金属指耦接至共同电极,且耦接方法可经由总线。在步骤1306中,形成信号指层。信号指层包括信号电极的金属指与两个侧金属指。两个侧金属指耦接至共同电极,且耦接方法可经由总线。在步骤1308中,形成第二虚置指层。第二虚置指层包括至少一虚置金属指与两个侧金属指。两个侧金属指耦接至共同电极,且耦接方法可经由总线。在步骤1310中,形成含有共同电极的金属指的顶层。在本发明的不同实施例中,可改变图13所示的步骤顺序。
图14是本发明一些实施例中,形成电容器结构(如图10中的多层电容器结构1020)所用的另一例示性的方法1400的流程图。在步骤1402中,形成信号指层。信号指层包含信号电极的金属指与两个侧金属指。两个侧金属指耦接至共同电极,且耦接方法可经由总线。在步骤1404中,形成虚置指层。虚置指层包含至少一虚置金属指与两个侧金属指。两个侧金属指耦接至共同电极,且耦接方法可经由总线。在步骤1406中,形成含有共同电极的金属指的顶层。在本发明的不同实施例中,可改变图14所示的步骤顺序。
在本发明一实施例中,公开电容器结构。电容器结构包括第一电极与第二电极。第一电极包括第一金属指。第二电极包括第二金属指与第三金属指,且第二金属指与第三金属指彼此平行并平行于第一金属指。第一金属指形成于第二金属指与第三金属指之间。电容器结构亦包含第四金属指形成于第一金属指与第二金属指之间并作为虚置金属指,以及第五金属指形成于第一金属指与第三金属指之间并作为另一虚置金属指。第四金属指与第五金属指平行于第一金属指。
在一些实施例中,第二电极包括总线耦接至第二金属指与第三金属指。
在一些实施例中,电容器结构还包括串联的多个子电容器,其中每一子电容器由电容器结构中一对相邻的金属指所形成。
在一些实施例中,电容器结构中每一对相邻的金属指之间的距离,小于或等于第一预定临界值;以及每一对相邻的金属指之间的每一距离,沿着正交于一对相邻的金属指的方向量测。
在一些实施例中,电容器结构中的每一金属指具有的宽度,沿着上述方向量测且小于第二预定临界值。
在一些实施例中,电容器结构的电容值小于1飞法拉。
在本发明另一实施例中,公开电容器结构。电容器结构包括:第一电极、第二电极、与至少一虚置金属指。第一电极包括第一金属指。第二电极包括多个金属指。每一金属指平行于第一金属指。至少一虚置金属指形成于金属指的一者与第一金属指之间。虚置金属指平行于第一金属指。
在一些实施例中,第一金属指、金属指、与虚置金属指形成沿着第一方向配置的多个指层,多个指层包括顶指层、底指层、与形成于顶指层与底指层之间的至少一中间指层;以及每一指层包括沿着第二方向配置的相同数目的金属指,且第二方向垂直于第一方向。
在一些实施例中,第二电极包括多个总线,其各自对应指层的一者;以及多个总线形成电容器结构的总线壁。
在一些实施例中,每一指层包括耦接至对应指层的总线的第一侧金属指、耦接至对应指层的总线的第二侧金属指、以及形成于第一侧金属指与第二侧金属指之间的至少一中间金属指;指层的第一侧金属指形成电容器结构的第一侧壁;以及指层的第二侧金属指形成电容器结构的第二侧壁。
在一些实施例中,指层的第一侧金属指经由至少一第一通孔连接,且第一通孔沿着第一侧壁上的第一方向穿过指层;指层的第二侧金属指经由至少一第二通孔连接,且第二通孔沿着第二侧壁上的第一方向穿过指层;以及总线经由至少一第三通孔连接,且第三通孔沿着总线壁上的第一方向穿过指层。
在一些实施例中,对顶指层与底指层的至少一者而言,指层中的每一中间金属指耦接至对应指层的总线。
在一些实施例中,对顶指层与底指层的至少一者而言,指层中的至少一中间金属指包括:第一电极中的第一金属指;形成于第一金属指与第一侧金属指之间的一或多个中间金属指,其未连接至第一电极或第二电极;以及形成于第一金属指与第二侧金属指之间的一或多个中间金属指,其未连接至第一电极或第二电极。
在一些实施例中,对至少一中间指层的一者而言,指层中的至少一中间金属指包括:第一电极中的第一金属指;形成于第一金属指与第一侧金属指之间的一或多个中间金属指,其未连接至第一电极或第二电极;以及形成于第一金属指与第二侧金属指之间的一或多个中间金属指,其未连接至第一电极或第二电极,对每一中间金属指层而非至少一中间指层的一者而言,指层中的每一中间金属指为虚置金属指,其未连接至第一电极或第二电极。
在本发明又一实施例中,电容器结构的形成方法,包括:形成底层,且底层包括电容器结构的共同电极的至少一金属指;形成第一虚置指层,且第一虚置指层包括至少一虚置金属指与第一两侧指,其中第一两侧指耦接至共同电极;形成信号指层,且信号指层包括电容器结构的信号电极的金属指与第二两侧指,且第二两侧指耦接至共同电极;形成第二虚置指层,且第二虚置指层包括至少一虚置金属指与第三两侧指,且第三两侧指耦接至共同电极;以及形成顶层,且顶层包括共同电极的至少一金属指。
在本发明再一实施例中,公开电容器阵列。电容器阵列包括多个串联的单位电容器。每一单位电容器包括:第一电极、第二电极、与至少一虚置金属指。第一电极包括第一金属指。第二电极包括两个侧金属指。每一侧金属指平行于第一金属指。第一金属指形成于两个侧金属指之间。至少一虚置金属指形成于两个侧金属指的一者与第一金属指之间。虚置金属指平行于第一金属指。
在一些实施例中,电容器阵列包括单位电容器共用的共同总线;共同总线耦接至每一单位电容器的第二电极的两个侧金属指;以及单位电容器中每一对相邻的单位电容器的第二电极共用共同侧金属指。
在一些实施例中,每一单位电容器具有相同数目的虚置金属指。
在一些实施例中,至少两个单位电容器具有不同数目的虚置金属指。
在一些实施例中,电容器阵列中每一对相邻的金属指之间的距离,小于或等于第一预定临界值;一对相邻的金属指之间的距离,其量测方向垂直于一对相邻的金属指;以及电容器阵列中的每一金属指具有相同宽度,宽度小于第二预定临界值且宽度的量测方向同上述距离的量测方向,使沿着量测方向的每一对单位电容器具有相同的金属密度。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础,设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解,这些等效置换并未脱离本发明精神与范畴,并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或变动。

Claims (1)

1.一种电容器结构,包括:
一第一电极,包括一第一金属指;
一第二电极,包括一第二金属指与一第三金属指,该第二金属指与该第三金属指彼此平行并平行于该第一金属指,其中该第一金属指形成于该第二金属指与该第三金属指之间;
一第四金属指,形成于该第一金属指与该第二金属指之间并作为一虚置金属指,其中该第四金属指平行于该第一金属指与该第二金属指;以及
一第五金属指,形成于该第一金属指与该第三金属指之间并作为另一虚置金属指,其中该五金属指平行于该第一金属指与该第三金属指。
CN201910327285.2A 2018-07-31 2019-04-23 电容器结构 Pending CN110783319A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862712632P 2018-07-31 2018-07-31
US62/712,632 2018-07-31
US16/216,889 US10629672B2 (en) 2018-07-31 2018-12-11 Capacitor structure with low capacitance
US16/216,889 2018-12-11

Publications (1)

Publication Number Publication Date
CN110783319A true CN110783319A (zh) 2020-02-11

Family

ID=69227859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910327285.2A Pending CN110783319A (zh) 2018-07-31 2019-04-23 电容器结构

Country Status (3)

Country Link
US (3) US10629672B2 (zh)
CN (1) CN110783319A (zh)
TW (1) TW202008540A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629672B2 (en) * 2018-07-31 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor structure with low capacitance
US10867904B1 (en) 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure of capacitive device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2886458B1 (fr) * 2005-05-25 2007-09-07 St Microelectronics Sa Reseau capacitif
US7741935B2 (en) * 2008-02-15 2010-06-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation semiconductor capacitor digital communication device and corresponding package
CN105489576A (zh) * 2010-11-18 2016-04-13 斯兰纳私人集团有限公司 具有电容性隔离的单片集成电路
US9287209B2 (en) * 2011-11-04 2016-03-15 Broadcom Corporation Metal finger capacitor for high-K metal gate processes
US8766403B2 (en) * 2012-02-06 2014-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor arrays for minimizing gradient effects and methods of forming the same
US9293521B2 (en) * 2012-03-02 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Concentric capacitor structure
US10453791B2 (en) * 2018-02-06 2019-10-22 Apple Inc. Metal-on-metal capacitors
US10629672B2 (en) * 2018-07-31 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor structure with low capacitance

Also Published As

Publication number Publication date
US20210257444A1 (en) 2021-08-19
TW202008540A (zh) 2020-02-16
US10998397B2 (en) 2021-05-04
US20200044012A1 (en) 2020-02-06
US11670672B2 (en) 2023-06-06
US10629672B2 (en) 2020-04-21
US20200227516A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
US7974072B2 (en) Multilayer capacitor array
EP0905792B1 (en) Stacked-fringe integrated circuit capacitors
US20100127351A1 (en) Integrated capacitor with interlinked lateral fins
US7994610B1 (en) Integrated capacitor with tartan cross section
US7944732B2 (en) Integrated capacitor with alternating layered segments
CN101174620B (zh) 半导体装置及集成电路
US7161228B1 (en) Three-dimensional integrated capacitance structure
US20060158827A1 (en) Multilayer chip capacitor
CN102737840B (zh) 贯通型层叠电容器
US20060261394A1 (en) Capacitor structure
US20080165469A1 (en) Multilayer chip capacitor
US10249705B2 (en) Capacitor array structure
CN110783319A (zh) 电容器结构
CN103026620B (zh) 电双滤波器结构
US7623337B2 (en) Feedthrough multilayer capacitor having grounding terminal electrodes arranged on an outer surface thereof that are connected to another grounding terminal electrode through a through-hole conductor
US20060091443A1 (en) Composite capacitor
US7529077B2 (en) Composite electronic component
US10153593B2 (en) Capacitive compensation
CN111129304A (zh) Mom电容器、电容阵列结构以及其制造方法
JP3913489B2 (ja) 半導体装置
US20230370085A1 (en) Matching unit capacitor with multiple metal layers
US11837597B2 (en) Semiconductor capacitor array layout with dummy capacitor structure
US20110085277A1 (en) Multilayer chip capacitor
CN111009514A (zh) 用于半导体装置的电容元件单元及其半导体装置
CN118068090A (zh) 电容测试结构及电容测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200211