CN110783256A - 集成电路装置的形成方法 - Google Patents

集成电路装置的形成方法 Download PDF

Info

Publication number
CN110783256A
CN110783256A CN201910281684.XA CN201910281684A CN110783256A CN 110783256 A CN110783256 A CN 110783256A CN 201910281684 A CN201910281684 A CN 201910281684A CN 110783256 A CN110783256 A CN 110783256A
Authority
CN
China
Prior art keywords
source
drain
layer
contact
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910281684.XA
Other languages
English (en)
Inventor
吴旭升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110783256A publication Critical patent/CN110783256A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

此处公开改善集成电路装置效能所用的源极/漏极接点间隔物与其形成方法。该方法包括蚀刻层间介电层以形成源极/漏极接点开口，其露出源极/漏极结构上的接点蚀刻停止层。沉积源极/漏极接点间隔物层，以部分地填入源极/漏极接点开口并覆盖层间介电层与露出的接点蚀刻停止层。蚀刻源极/漏极接点间隔物层与接点蚀刻停止层，延伸源极/漏极接点开口以露出源极/漏极结构。蚀刻步骤形成源极/漏极接点间隔物。方法包含形成源极/漏极接点至延伸的源极/漏极接点开口中露出的源极/漏极结构。源极/漏极接点形成于源极/漏极接点间隔物上，并填入延伸的源极/漏极接点开口。在形成源极/漏极接点之前，可形成硅化物结构于露出的源极/漏极结构上。

Description

集成电路装置的形成方法
技术领域
本公开实施例一般关于集成电路装置，更特别关于集成电路装置的多层内连线结构的接点结构。
背景技术
集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路都比前一代具有更小且更复杂的电路。在集成电路的演进中，功能密度(如单位晶片面积的内连线装置数目)通常随着几何尺寸(如工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小通常有利于增加产能并降低相关成本。
尺寸缩小会使形成与处理集成电路的方法复杂度增加。为实现这些进展，形成与处理集成电路的方法亦需类似发展。举例来说，随着集成电路结构尺寸缩小，多层内连线结构变得更紧密，而多层内连线结构的接点产生电阻增加及阻碍电流的现象，因此在效能、良率、与成本上面临挑战。已发现进阶集成电路技术节点中的接点导入较高接点电阻与较多电流路径，会明显延迟甚至避免信号自集成电路装置有效发送(或有效发送至集成电路装置如晶体管)，这会抵消进阶技术节点中的集成电路装置效能改良。综上所述，现有的接点通常适用于其预期目的，但无法完全符合所有方面。
发明内容
本公开一实施例提供的集成电路装置的形成方法，包括：蚀刻层间介电层，以形成源极/漏极接点开口，其露出源极/漏极结构上的接点蚀刻停止层；沉积源极/漏极接点间隔物层，其部分地填入源极/漏极接点开口，并覆盖层间介电层与露出的接点蚀刻停止层；蚀刻源极/漏极接点间隔物层与接点蚀刻停止层，延伸源极/漏极接点开口以露出源极/漏极结构，其中蚀刻源极/漏极接点间隔物层与接点蚀刻停止层的步骤形成源极/漏极接点间隔物；以及形成源极/漏极接点至延伸的源极/漏极接点开口中露出的源极/漏极结构，其中源极/漏极接点形成于源极/漏极接点间隔物上，并填入延伸的源极/漏极接点开口。
本公开一实施例提供的集成电路装置的形成方法，包括：形成第一接点蚀刻停止层于第一栅极结构与第二栅极结构之间的磊晶的源极/漏极结构上、形成第一层间介电层于第一接点蚀刻停止层上、形成第二接点蚀刻停止层于第一层间介电层上、并形成第二层间介电层于第二接点蚀刻停止层上；进行第一蚀刻工艺以形成源极/漏极接点开口延伸穿过第二层间介电层、第二接点蚀刻停止层、与第一层间介电层，以露出磊晶的源极/漏极结构上的第一接点蚀刻停止层；沿着源极/漏极接点开口的侧壁与底部形成介电衬垫层，其中侧壁由第二层间介电层、第二接点蚀刻停止层、与第一层间介电层所定义，而底部由第一接点蚀刻停止层所定义；进行第二蚀刻工艺以移除介电衬垫层与第一接点蚀刻停止层的一部分，延伸源极/漏极接点开口以露出磊晶的源极/漏极结构并形成介电间隔物；以及将导电材料填入延伸的源极/漏极接点开口。
本公开一实施例提供的集成电路装置，包括：栅极结构，位于基板上；源极/漏极结构，与栅极结构相邻；以及源极/漏极接点，位于源极/漏极结构上。源极/漏极接点延伸穿过层间介电层与接点蚀刻停止层至源极/漏极结构。集成电路装置亦包括源极/漏极接点间隔物，位于源极/漏极接点的侧壁与层间介电层之间。接点蚀刻停止层的一部分位于源极/漏极接点间隔物与源极/漏极结构之间，因此源极/漏极接点间隔物未物理接触源极/漏极结构。
附图说明
图1是本公开多种实施例中，制作集成电路装置的接点结构的方法的流程图。
图2A至2H是本公开多种实施例中，部分或全部的集成电路装置在图1的方法的多种制作阶段中的剖视图。
附图标记说明：
D1、D2、D3 深度
S 空间
T1、T2、T3、T4、T5 厚度
W1、W2 宽度
10 方法
20、30、40、50、60 步骤
100 集成电路装置
110 基板
120A、120B 栅极结构
122A、122B 金属栅极堆叠
126A、126B 栅极间隔物
130 磊晶的源极/漏极结构
130’ 上表面
140 多层内连线结构
142、144、202、204 层间介电层
152、154、210、212 接点蚀刻停止层
160 源极/漏极接点开口
160’ 延伸的源极/漏极接点开口
162、162’、164、164’ 侧壁
166、166’ 底部
170 图案化的遮罩层
172 开口
175 源极/漏极接点间隔物层
175A 源极/漏极接点间隔物
180 布植工艺
182 掺杂区
185 硅化物结构
190 源极/漏极接点
192 接点衬垫层
194 接点基体层
220 通孔
230 导电线路
具体实施方式
下述内容提供的不同实施例或实例可实施本公开的不同结构。下述特定构件与排列的实施例是用以简化本公开内容而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。
此外，本公开的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。此外，本公开实施例的结构形成于另一结构上、连接至另一结构、及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间。此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。
形成集成电路的工艺流程通常分为三类：前段工艺、中段工艺、与后段工艺。前段工艺通常包含与制作集成电路装置(如晶体管)相关的工艺。举例来说，前段工艺可包含形成隔离结构、栅极结构、与源极与漏极结构(通常称作源极/漏极结构)。中段工艺通常包含制作接点至集成电路装置的导电结构(或导电区)，比如制作接点至栅极结构及/或源极/漏极结构。后段工艺通常包含制作多层内连线结构，使前段工艺与中段工艺制作的集成电路结构内连线，进而使集成电路的操作可行。
本公开实施例一般关于中段工艺，其制作平面集成电路装置及/或非平面集成电路装置(例如鳍状场效晶体管装置)所用的源极/漏极接点。现有的源极/漏极接点结构侵入源极/漏极结构中，阻挡集成电路装置的源极/漏极接点与通道区之间的电流，及/或造成源极/漏极接点与通道区之间的电流路径长度大于所需的电流路径长度，其将增加寄生源极/漏极电容。此处所述的源极/漏极接点结构的制作方法，可形成源极/漏极接点间隔物，其未侵入或物理接触源极/漏极结构。此处所述的源极/漏极接点结构包含源极/漏极接点与源极/漏极接点间隔物，因此发现其可降低电流拥挤、改善源极/漏极接点与通道区之间的电流路径(比如减少电流路径长度)、及/或降低寄生源极/漏极电容，进而改善集成电路装置的源极/漏极接点与通道区之间的电流。不同实施例可具有不同优点，且任何实施例不必具有特定优点。
图1是本公开多种实施例中，制作集成电路的源极/漏极接点结构的方法10的流程图。步骤20蚀刻层间介电层以形成源极/漏极接点开口，其露出源极/漏极结构上的接点蚀刻停止层。在一些实施方式中，层间介电层的材料与接点蚀刻停止层的材料不同，因此相对于接点蚀刻停止层可选择性地蚀刻层间介电层。步骤30沉积源极/漏极接点间隔物层，以部分地填入源极/漏极接点开口并覆盖露出的接点蚀刻停止层。在一些实施方式中，源极/漏极接点间隔物层的材料与接点蚀刻停止层的材料实质上相同。在一些实施方式中，层间介电层含氧，接点蚀刻停止层含氮，而源极/漏极接点间隔物层含氮。步骤40蚀刻源极/漏极接点间隔物层与接点蚀刻停止层，可延伸源极/漏极接点开口以露出源极/漏极结构。蚀刻步骤可调整源极/漏极接点间隔物层，以形成源极/漏极接点间隔物，其定义延伸的源极/漏极接点开口的侧壁。在一些实施方式中，蚀刻步骤可移除露出的源极/漏极结构的一部分(比如刻意的过蚀刻)。步骤50形成源极/漏极接点至延伸的源极/漏极接点开口中露出的源极/漏极结构。源极/漏极接点形成于源极/漏极接点间隔物上，并填入延伸的源极/漏极接点开口。源极/漏极接点与源极/漏极接点间隔物形成源极/漏极接点结构，以增进集成电路装置效能。在一些实施方式中，在形成源极/漏极接点之前，形成硅化物结构于露出的源极/漏极结构上。在一些实施方式中，在形成源极/漏极接点之前，进行离子布植工艺以将掺质导入源极/漏极结构中。方法10的步骤60完成制作。在一些实施方式中，源极/漏极接点为多层内连线结购的一部分。方法10可形成多个线路层至源极/漏极接点，其可包含多层内连线结构的金属层的通孔与导电线路。在方法10之前、之中、或之后可进行额外步骤，且方法10的额外实施例可调动、取代、或省略一些上述步骤。下述内容说明方法10的多种实施例所能制作的集成电路装置。
图2A至2H是本公开多种实施例中，部分或全部的集成电路装置100于图1的方法10的多种制作阶段中的剖视图。集成电路装置100可包含为微处理器、存储器、及/或其他集成电路装置中。在一些实施例中，集成电路装置100为集成电路晶片的一部分或单晶片系统或其部分，其包含多种被动与主动微电子装置，比如电阻、电容、电感、二极管、p型场效晶体管、n型场效晶体管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体晶体管、双极接面晶体管、横向扩散金属氧化物半导体晶体管、高电压晶体管、高频晶体管、其他合适构件、或上述的组合。晶体管可为平面晶体管或非平面晶体管，比如鳍状场效晶体管或全绕式栅极晶体管。图2A至2H已简化，有利清楚理解本公开实施例的公开概念。可添加额外结构至集成电路装置100中，且集成电路装置100的其他实施例可置换、调整、或省略一些下述结构。
如图2A所示，集成电路装置100包含基板110如含硅的基体基板。在其他或额外实施例中，基板半导体包含另一半导体元素如锗、半导体化合物(如碳化硅、磷化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、氧化锌、硒化锌、硫化锌、碲化锌、硒化镉、硫化镉、及/或碲化镉)、半导体合金(如硅锗、碳磷化硅、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟)、其他III-V族材料、其他II-VI族材料、或上述的组合。在其他实施例中，基板110为绝缘层上半导体基板，比如绝缘层上硅基板、绝缘层上硅锗基板、或绝缘层上锗基板。绝缘层上半导体基板的制作方法，可采用分离布植氧、晶圆接合、及/或其他合适方法。基板110可包含多种掺杂区(未图示)，其设置依据集成电路装置100的设计需求。在一些实施方式中，基板110包含掺杂p型掺质如硼(例如二氟化硼)、铟、其他p型掺质、或上述的组合的p型掺杂区(如p型井)。在一些实施方式中，基板110包含掺杂n型掺质如磷、砷、其他n型掺质、或上述的组合的n型掺杂区(如n型井)。在一些实施方式中，基板110包含结合p型掺质与n型掺质的掺杂区。举例来说，多种掺杂区可直接形成于基板110之上及/或之中，以提供p型井结构、n型井结构、双井结构、隆起结构、或上述的组合。可进行离子布植工艺、扩散工艺、及/或其他合适的掺杂工艺，以形成多种掺杂区。
多种栅极结构位于基板110上，比如栅极结构120A与栅极结构120B。栅极结构120A与120B各自夹设于源极区与漏极区之间，而通道区定义于源极区与漏极区之间的基板110中。栅极结构120A与120B接合通道区，因此操作时的电流可流动于源极/漏极区之间。在一些实施方式中，栅极结构120A与120B形成于鳍状结构上，因此栅极结构120A与120B各自包覆鳍状结构的一部分。举例来说，栅极结构120A与120B包覆鳍状结构的通道区，因此夹设于鳍状结构的源极区与漏极区之间。栅极结构120A与120B包含金属闸级堆叠，比如金属栅极堆叠122A与金属栅极堆叠122B。金属栅极堆叠122A与122B设置为依据集成电路装置100的设计需求以达所需功能，因此金属栅极堆叠122A与122B包含相同或不同的层状物及/或材料。在所述实施例中，金属栅极堆叠122A与122B包含栅极介电层与栅极。栅极介电层位于基板110上，而栅极位于栅极介电层上。在一些实施方式中，栅极介电层顺应性地位于定义金属栅极堆叠122A与122B的集成电路装置100的侧壁表面与下表面上，因此栅极介电层一般为u型且具有实质上一致的厚度。栅极介电层包含介电材料，比如氧化硅、高介电常数的介电材料、其他合适的介电材料、或上述的组合。高介电常数介电材料一般指的是介电常数高于氧化硅的介电常数(约3.9)的介电材料。例示性的高介电常数材料包含铪、铝、锆、镧、钽、钛、钇、氧、氮、其他合适成分、或上述的组合。在一些实施例中，栅极介电层包含多层结构，比如界面层(例如氧化硅)与高介电常数介电层(例如氧化铪、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆、氧化锆、氧化铝、氧化铪-氧化铝、氧化钛、氧化钽、氧化镧、氧化钇、其他合适的高介电常数材料、或上述的组合)。栅极包含导电材料。在一些实施方式中，栅极包含多层，比如一或多个盖层、功函数层、粘着/阻障层、及/或金属充填(或基体)层。盖层包含的材料，可避免及/或消除栅极介电层与栅极的其他层之间的成分反应及/或扩散。在一些实施方式中，盖层包含金属与氮如氮化钛、氮化钽、氮化钨、氮化钛硅、氮化钽硅、或上述的组合。功函数层包含调整的导电材料以具有所需功函数(比如n型功函数或p型功函数)，例如n型功函数材料及/或p型功函数材料。p型功函数材料包含氮化钛、氮化钽、钌、钼、铝、氮化钨、锆硅化物、钼硅化物、钽硅化物、镍硅化物、氮化钨、其他p型功函数材料、或上述的组合。n型功函数材料包含钛、铝、银、锰、锆、钛铝、碳化钛铝、碳化钽、碳氮化钽、氮化钽硅、钽铝、碳化钽铝、氮化钛铝、其他n型功函数材料、或上述的组合。粘着/阻障层包含的材料可促进相邻层状物之间的粘着性，比如功函数层与金属充填层之间，及/或阻挡及/或减少栅极层之间扩散的材料之间(比如功函数层与金属充填层之间)。举例来说，粘着/阻障层包含金属(例如钨、铝、钽、钛、镍、铜、钴、其他合适金属、或上述的组合)、金属氧化物、金属氮化物(例如氮化钛)、或上述的组合。金属充填层可包含合适的导电材料，比如铝、钨、及/或铜。
金属栅极堆叠122A与122B的制作方法可依据栅极后制工艺、栅极优先工艺、或栅极后制/栅极优先的混合工艺。在栅极后制工艺的实施方式中，栅极结构120A与120B包含之后取代为金属栅极堆叠122A与122B的虚置栅极堆叠。举例来说，虚置栅极堆叠包括界面层(例如氧化硅)与虚置栅极层(例如多晶硅)。在这些实施方式中，移除虚置栅极层以形成开口(沟槽)，其用于形成金属栅极堆叠122A与122B。在一些实施方式中，在形成层间介电层之前形成虚置栅极堆叠，并在形成层间介电层之后将虚置栅极堆叠取代为金属栅极堆叠122A与122B。栅极后制工艺及/或栅极优先工艺可实施沉积工艺、微影工艺、蚀刻工艺、其他合适工艺、或上述的组合。沉积工艺包含化学气相沉积、物理气相沉积、原子层沉积、高密度等离子体化学气相沉积、有机金属化学气相沉积、远端等离子体化学气相沉积、等离子体增强化学气相沉积、低压化学气相沉积、原子层化学气相沉积、常压化学气相沉积、电镀、其他合适方法、或上述的组合。微影工艺包含涂布光阻(例如旋转涂布)、软烘烤、对准光罩、曝光、曝光后烘烤、显影光阻、冲洗、干燥(例如硬烘烤)、其他合适工艺、或上述的组合。在其他实施例中，可由其他方法(如无光罩微影、电子束写入、或离子束写入)辅助、实施、或取代微影曝光工艺。蚀刻工艺包含干蚀刻工艺、湿蚀刻工艺、其他蚀刻工艺、或上述的组合。
栅极结构120A及120B亦分别包含栅极间隔物126A及栅极间隔物126B，其分别与金属栅极堆叠122A及122B相邻(例如沿着金属栅极堆叠122A及122B的侧壁)。栅极间隔物126A与126B的形成方法可为任何合适工艺，并包含介电材料。介电材料可包含硅、氧、碳、氮、其他合适材料、或上述的组合，例如氧化硅、氮化硅、氮氧化硅、或碳化硅。举例来说，所述实施例中的介电层包含硅与氮(如氮化硅层)，其可沉积于基板110上，之后非等向蚀刻介电层以形成栅极间隔物126A与126B。在一些实施方式中，栅极间隔物126A与126B包含多层结构，比如包含氮化硅的第一介电层与包含氧化硅的第二介电层。在一些实施方式中，栅极间隔物126A与126B包含超过一组间隔物，比如密封间隔物、偏移间隔物、牺牲间隔物、虚置间隔物、及/或主要间隔物，其与栅极堆叠相邻。在这些实施方式中，多组间隔物可包含不同蚀刻速率的材料。举例来说，可沉积含硅与氧的第一介电层于基板110上，接着非等向蚀刻第一介电层以形成与栅极堆叠相邻的第一组间隔物。之后可沉积含硅与氮的第二介电层于基板110上，接着非等向蚀刻第二介电层以形成与第一组间隔物相邻的第二组间隔物。在形成栅极间隔物126A与126B之前及/或之后，可进行布植、扩散、及/或退火工艺，以形成源极/漏极区中的轻掺杂源极与漏极结构及/或重掺杂源极与漏极结构。
磊晶的源极结构与磊晶的漏极结构(可称作磊晶的源极/漏极结构)位于基板110的源极/漏极区中。举例来说，磊晶成长半导体材料于基板110上，以形成磊晶的源极/漏极结构130于基板110的源极/漏极区上。在所述实施例中，栅极结构120A与120B夹设于个别的磊晶的源极/漏极结构130之间，且个别的通道区定义于个别的磊晶的源极/漏极结构130之间的基板110之中以及个别的栅极结构120A与120B之下。因此集成电路装置100可设置为包括含有栅极结构120A、其对应的磊晶的源极/漏极结构130、与通道区的晶体管，以及含有栅极结构120B、其对应的磊晶的源极/漏极结构130、与通道区的晶体管。在一些实施方式中，磊晶的源极/漏极结构130包覆自基板110延伸的一或多个鳍状结构的源极/漏极区，因此晶体管设置为鳍状场效晶体管。在这些实施例中，磊晶的源极/漏极结构130包覆自基板110延伸的一或多个鳍状结构的源极/漏极区，因此晶体管设置为鳍状场效晶体管。磊晶工艺可实施化学气相沉积技术(例如气相磊晶、超高真空化学气相沉积、低压化学气相沉积、及/或等离子体增强化学气相沉积)、分子束磊晶、其他合适的选择性磊晶成长工艺、或上述的组合。磊晶工艺可采用气体及/或液体的前驱物，其与基板110的组成作用。磊晶的源极/漏极结构130掺杂n型掺质及/或p型掺质。在一些实施例中，晶体管设置为n型装置，磊晶的源极/漏极结构130可为含硅的磊晶层或含碳与硅的磊晶层并掺杂磷、其他n型掺质、或上述的组合(例如形成硅：磷的磊晶层或硅：碳：磷的磊晶层)。在一些实施方式中，晶体管设置为p型装置，磊晶的源极/漏极结构130可为含硅与锗的磊晶层并掺杂硼、其他p型掺质、或上述的组合(例如形成硅：锗：硼的磊晶层)。在一些实施方式中，磊晶的源极/漏极结构130包含材料及/或掺质，以达到所需的拉伸应力及/或压缩应力于通道区中。在一些实施方式中，添加杂质至磊晶工艺的源材料，以在沉积磊晶的源极/漏极结构130时进行掺杂。在一些实施方式中，在沉积工艺之后布植离子，以掺杂磊晶的源极/漏极结构。在一些实施方式中，进行退火工艺以活化磊晶的源极/漏极结构130及/或集成电路装置100的其他源极/漏极区(例如基板110及/或磊晶的源极/漏极结构130中的重掺杂源极与漏极区及/或轻掺杂源极与漏极区)中的掺质。
隔离结构(未图示)可形成于基板110之上及/或之中，以隔离集成电路装置的多种区域(如多种装置区)。举例来说，隔离结构定义并电性隔离主动区及/或被动区。在一些实施方式中，隔离结构可设置使对应栅极结构120A与120B及磊晶的源极/漏极结构130的晶体管，与集成电路装置100的其他晶体管、装置、及/或区域隔离。隔离结构包含隔离材料如氧化硅、氮化硅、氮氧化硅、其他合适的隔离材料(例如包含硅、氧、氮、碳、及/或其他合适的隔离成分)、或上述的组合。隔离结构可包含不同结构，比如浅沟槽隔离结构、深沟槽隔离结构、及/或局部氧化硅结构。在一些实施方式中，浅沟槽隔离结构的形成方法为蚀刻沟槽于基板中(例如采用干蚀刻工艺及/或湿蚀刻工艺)，并将绝缘材料填入沟槽(例如采用化学气相沉积工艺或旋转涂布玻璃工艺)。可进行化学机械研磨工艺以移除多余的绝缘材料及/或平坦化浅沟槽隔离结构的上表面。在一些实施方式中，浅沟槽隔离结构的形成方法可为形成鳍状物之后沉积绝缘材料于基板上，因此绝缘材料层填入间隙物之间的间隙(沟槽)。接着回蚀刻绝缘材料层。在一些实施方式中，隔离结构包含填入沟槽的多层结构，比如位于衬垫介电层上的基体介电层，其中基体介电层与衬垫介电层包含的材料取决于设计需求。举例来说，基体介电层包含氮化硅，而衬垫介电层包含热氧化物。在一些实施方式中，隔离结构包含介电层位于掺杂的衬垫层(例如硼硅酸盐玻璃或磷硅酸盐玻璃)上。
多层内连线结构140位于基板110上。多层内连线结构140电性耦接集成电路装置100的多种装置(例如晶体管、电阻、电容、及/或电感)及/或构件(例如栅极结构及/或源极/漏极结构)，因此可依集成电路装置100的特定设计需求操作多种装置及/或构件。多层内连线结构140包含介电层与导电层(例如金属层)的组合，其设置以形成多种内连线结构。导电层设置以形成垂直内连线结构如接点及/或通孔，及/或水平内连线结构如导电线路。举例来说，垂直内连线结构可提供结构之间的垂直连接及/或垂直电性线路，而水平内连线结构可提供水平电性线路。垂直内连线结构一般可连接多层内连线结构140的不同层(或不同平面)中的水平内连线结构。在操作时，多层内连线结构140可在装置及/或集成电路装置100之间发送信号，及/或分布信号(如时钟信号、电压信号、及/或接地信号)至装置及/或集成电路装置100。虽然附图中的多层内连线结构140具有给定数目的介电层与导电层，但可预期本公开实施例的多层内连线结构140具有更多介电层及/或导电层，或者更少介电层及/或导电层。
在图2A中，多层内连线结构140包含基板110上的层间介电层142，与层间介电层142上的层间介电层144。层间介电层142与144包含介电材料，例如氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷的氧化物、磷硅酸盐玻璃、硼磷硅酸盐玻璃、低介电常数介电材料、其他合适的介电材料、或上述的组合。低介电常数介电材料包含氟化硅酸盐玻璃、掺杂碳的氧化硅、Black(Applied Materials，Santa Clara，加州)、干凝胶、气胶、非晶氟化碳、聚对二甲苯、苯并环丁烯、SiLK(Dow Chemical，Midland，密西根州)、聚酰亚胺、其他低介电常数介电材料、或上述的组合。在所述实施例中，层间介电层142与144包括含氧材料如氧化硅。在此实施方式中，层间介电层142与144可称作氧化物层。在一些实施方式中，层间介电层142与144可包含具有多种介电材料的多层结构。举例来说，层间介电层142与144形成于基板110上的方法可为沉积工艺如化学气相沉积、物理气相沉积、原子层沉积、高密度等离子体化学气相沉积、有机金属化学气相沉积、远端等离子体化学气相沉积、等离子体增强化学气相沉积、低压化学气相沉积、原子层化学气相沉积、常压化学气相沉积、其他合适方法、或上述的组合。在一些实施方式中，层间介电层142与144的形成方法为可流动的化学气相沉积工艺，其可包含沉积可流动的材料(如液体化合物)于基板110上，并以合适技术如热退火及/或紫外线处理使可流动的材料转换成固体材料。在沉积层间介电层142与144之后，可进行化学机械研磨及/或其他平坦化工艺，使层间介电层142与144具有实质上平坦的表面。
多层内连线结构140亦包含一或多个接点蚀刻停止层于基板110上，比如层间介电层142与装置等级的结构(此处为栅极结构120A与120B及磊晶的源极/漏极结构130)之间的接点蚀刻停止层152，以及层间介电层142与层间介电层144之间的接点蚀刻停止层154。接点蚀刻停止层152及154包含的材料，与层间介电层142及144不同，以达工艺时的蚀刻选择性，因此相对于层间介电层142与144可选择性地蚀刻接点蚀刻停止层152与154，反之亦然。换言之，可不蚀刻层间介电层142与144(或最小化地蚀刻层间介电层142与144)。举例来说，接点蚀刻停止层152及154包含的介电材料，与层间介电层142及144包含的介电材料。介电材料可为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮氧化硅、其他合适的介电材料(例如包含硅、氧、氮、碳、及/或其他合适的隔离成分)、或上述的组合。在所述实施例中，层间介电层142与144包括含氧材料，而接点蚀刻停止层152与154包括含氮材料。举例来说，接点蚀刻停止层152与154包含硅与氮，比如氮化硅或氮氧化硅，因此接点蚀刻停止层152与154可称作氮化物层。在一些实施方式中，接点蚀刻停止层152与154可包含具有多种介电材料的多层结构。接点蚀刻停止层152与154的形成方法为沉积工艺，比如化学气相沉积、物理气相沉积、原子层沉积、高密度等离子体化学气相沉积、有机金属化学气相沉积、远端等离子体化学气相沉积、等离子体增强化学气相沉积、低压化学气相沉积、原子层化学气相沉积、常压化学气相沉积、其他合适方法、或上述的组合。在所述实施例中，以原子层沉积或其他合适的沉积工艺顺应性地沉积接点蚀刻停止层152，因此接点蚀刻停止层152在集成电路装置100(此处为基板110、栅极结构120A与120B、及/或磊晶的源极/漏极结构130)的表面上具有实质上一致的厚度T1。在所述实施例中，以原子层沉积或其他合适的沉积工艺顺应性地沉积接点蚀刻停止层154，因此接点蚀刻停止层154在集成电路装置100(此处为栅极结构120A与120B、层间介电层142、及/或接点蚀刻停止层152)的表面上具有实质上一致的厚度T2。接点蚀刻停止层152与154具有相同或不同的厚度，端视集成电路装置100的设计与工艺需求而定。在一些实施方式中，厚度T1与厚度T2实质上相同。在一些实施方式中，厚度T1介于约1nm至约10nm之间。在一些实施方式中，厚度T2介于约1nm至约10nm之间。在一些实施方式中，在沉积接点蚀刻停止层152与154之后，可进行化学机械研磨工艺及/或其他平坦化工艺，因此接点蚀刻停止层152与154具有实质上平坦的表面。
如图2B所示，形成源极/漏极接点开口160，以露出至少一磊晶的源极/漏极结构130上的接点蚀刻停止层152的至少一部分。举例来说，源极/漏极接点开口160完全延伸穿过层间介电层144、接点蚀刻停止层154、与层间介电层142以露出磊晶的源极/漏极结构130上的接点蚀刻停止层152的一部分，且源极/漏极接点开口160位于栅极结构120A与120B之间。在所述实施例中，源极/漏极接点开口160部分地延伸穿过接点蚀刻停止层152，其可为刻意蚀刻接点蚀刻停止层152或非刻意蚀刻接点蚀刻停止层152(例如来自接点蚀刻停止层152与层间介电层142之间的完全蚀刻选择性相关的固有工艺限制)的结果。因此源极/漏极接点开口160包含侧壁162、侧壁164、与延伸于侧壁162及侧壁164之间的底部166。侧壁162由层间介电层144、接点蚀刻停止层154、层间介电层142、与接点蚀刻停止层152所定义。侧壁164由层间介电层144、接点蚀刻停止层154、层间介电层142、与接点蚀刻停止层152所定义。底部166由接点蚀刻停止层152所定义。在所述实施例中，由于部分地(最小化)蚀刻接点蚀刻停止层152，可由接点蚀刻停止层152的凹陷上表面定义底部166。在一些实施方式中，底部166由接点蚀刻停止层152的上表面(例如未发生蚀刻接点蚀刻停止层152的步骤，且磊晶的源极/漏极结构130上的接点蚀刻停止层152的上表面维持实质上平坦)所定义。在这些实施方式中，接点蚀刻停止层152并未部分地定义侧壁162与164。源极/漏极接点开口160的深度D1定义于层间介电层144的上表面与接点蚀刻停止层152的上表面(此处为凹陷的上表面)之间，而源极/漏极接点开口160的宽度W1定义于侧壁162与侧壁164之间。深度D1设置以确认源极/漏极接点开口160未露出磊晶的源极/漏极结构130，因此空间S定义于磊晶的源极/漏极结构130的上表面130’与底部166之间。在一些实施方式中，深度D1介于约10nm至约200nm之间。在一些实施方式中，空间S小于或等于约10nm。宽度W1设置为允许足够空间，以用于形成源极/漏极接点间隔物与源极/漏极接点。在一些实施方式中，宽度W1介于约10nm至约200nm之间。在所述实施例中，源极/漏极接点开口160具有渐变的宽度，比如自顶部至底部减少的宽度W1。本公开实施例预期源极/漏极接点开口160所用的任何宽度轮廓，取决于源极/漏极接点间隔物及/或源极/漏极接点的工艺及/或设计需求。举例来说，可由源极/漏极接点开口160的顶部至底部改变宽度，或者源极/漏极接点开口160的顶部至底部维持实质上一致的宽度。本公开实施例亦预期形成超过一个源极/漏极接点开口160，比如露出超过一个磊晶的源极/漏极结构130的源极/漏极接点开口。在一些实施方式中，宽度W1可大于图示，端视设计需求与工艺而定。因此源极/漏极接点开口160露出沿着栅极间隔物126A及/或栅极间隔物126B的接点蚀刻停止层152，或者露出栅极间隔物126A及/或栅极间隔物126B。
层间介电层144、接点蚀刻停止层154、与层间介电层142的图案化方法可为微影与蚀刻工艺。举例来说，形成源极/漏极接点开口160的方法包括进行微影工艺，以形成图案化的遮罩层170于层间介电层144上，并进行蚀刻工艺以将图案化的遮罩层170中的一或多个开口172所定义的图案，转移至层间介电层144、接点蚀刻停止层154、与层间介电层142。微影工艺可包含形成光阻层于层间介电层144上(例如旋转涂布)、进行曝光前烘烤工艺、采用光罩进行曝光工艺、进行曝光后烘烤工艺、以及进行显影工艺。在曝光工艺时，以射线能量如紫外光、深紫外光、或极紫外光曝光光阻层，其中光罩阻挡、穿透、及/或反射射线至光阻层，端视光罩的图案及/或光罩种类(例如二元光罩、相移光罩、或极紫外线光罩)而定，因此投射至光阻层上的影像对应光罩图案。在其他实施例中，可实施曝光工艺或以其他方法取代，比如无遮罩微影、电子束写入、离子束写入、及/或纳米压印技术。由于光阻层对射线能源敏感，光阻层的曝光部分产生化学变化，且在显影工艺时可溶解光阻层的曝光部分(或未曝光部分)，端视光阻层的特性与显影工艺所用的显影溶液的特性。在显影之后，图案化的光阻层包括对应光罩的光阻图案。在一些实施方式中，图案化的遮罩层170为图案化的光阻层。在一些实施方式中，采用图案化的光阻层作为蚀刻遮罩，并移除硬遮罩层的部分以形成图案化的遮罩层170。
蚀刻工艺接着采用图案化的遮罩层170作为蚀刻遮罩，以移除开口172所露出的层间介电层144、接点蚀刻停止层154、与层间介电层142的部分，进而形成源极/漏极接点开口160以露出磊晶的源极/漏极结构130上的接点蚀刻停止层152的部分。在蚀刻工艺时，接点蚀刻停止层152作为蚀刻停止层。由于层间介电层142及144包含的介电材料，与接点蚀刻停止层152及154包含的介电材料具有不同的蚀刻特性，蚀刻工艺可选择性地蚀刻层间介电层144与142而不蚀刻(或最小化地蚀刻)接点蚀刻停止层152与154。举例来说，在整个蚀刻工艺中可调整蚀刻化学剂，以选择性地蚀刻氧化硅而不蚀刻(或最小化地蚀刻)氮化硅，反之亦然。在一些实施方式中，蚀刻工艺为三阶段的工艺，其包含第一蚀刻阶段：以第一蚀刻化学剂选择性地蚀刻层间介电层144(例如氧化硅)而不蚀刻或最小化地蚀刻图案化的遮罩层170及/或接点蚀刻停止层154。第二蚀刻阶段：以第二蚀刻化学剂选择性地蚀刻接点蚀刻停止层154(例如氮化硅)而不蚀刻或最小化地蚀刻图案化的遮罩层170、层间介电层144、及/或层间介电层142。第三蚀刻阶段：以第三蚀刻化学剂选择性地蚀刻层间介电层142(例如氧化硅)而不蚀刻或最小化地蚀刻图案化的遮罩层170及/或接点蚀刻停止层152。在一些实施例中，调整整个蚀刻工艺的蚀刻化学剂，比如在整个蚀刻工艺中，改变层间介电层142及144与接点蚀刻停止层152及154之间的蚀刻选择性。举例来说，蚀刻化学剂可设置为在一段蚀刻时间后，增加氧化硅与氮化硅之间的蚀刻选择性，因此蚀刻化学剂一开始对氧化硅与氮化硅的蚀刻选择性较低(甚至没有蚀刻选择性)，例如蚀刻工艺移除层间介电层144与接点蚀刻停止层154的部分。之后随着蚀刻时间增加，蚀刻化学剂的蚀刻选择性增加，直到蚀刻化学剂设置为蚀刻氧化硅而不蚀刻氮化硅(或最小化地蚀刻氮化硅)，例如蚀刻工艺移除层间介电层142的部分。因此蚀刻工艺在到达接点蚀刻停止层152时停止。在一些实施方式中，蚀刻工艺的蚀刻时间可确保不会蚀刻接点蚀刻停止层152(或最小化地蚀刻接点蚀刻停止层152)。蚀刻工艺可包含干蚀刻工艺、湿蚀刻工艺、其他合适的蚀刻工艺、或上述的组合。干蚀刻工艺采用含氟前驱物(例如四氟化碳、六氟化硫、三氟化氮、二氟甲烷、氟仿、及/或六氟乙烷)、含氧前驱物、含氯前驱物(例如氯气、氯仿、四氯化碳、及/或三氯化硼)、含溴前驱物(例如溴化氢及/或溴仿)、含碘前驱物、其他合适前驱物(可用于产生蚀刻剂气体及/或蚀刻等离子体)、或上述的组合。湿蚀刻工艺采用的蚀刻溶液包含氢氧化四甲基铵、氢氧化铵、过氧化氢、硫酸、氟化氢、氯化氢、其他合适的湿蚀刻成分、或上述的组合。可调整多种蚀刻参数以达选择性蚀刻。蚀刻参数可为蚀刻剂组成、蚀刻温度、蚀刻溶液浓度、蚀刻时间、蚀刻压力、源功率、射频偏压、射频偏功率、蚀刻剂流速、其他合适的蚀刻参数、或上述的组合。在蚀刻工艺之后，可自层间介电层144移除图案化的遮罩层170，且移除方法可为蚀刻工艺及/或光阻剥除工艺。
如图2C所示，形成源极/漏极接点间隔物层175于源极/漏极接点开口160中。源极/漏极接点间隔物层175衬垫并部分地填入源极/漏极接点开口160。在所述实施例中，源极/漏极接点间隔物层175直接沉积于层间介电层144的上表面、源极/漏极接点开口160的侧壁162与164(此处由层间介电层144、接点蚀刻停止层154、层间介电层142、与接点蚀刻停止层152所定义)、与源极/漏极接点开口160的底部166(此处由接点蚀刻停止层152所定义)上。源极/漏极接点间隔物层175包含的材料可与层间介电层142及144不同，以达工艺时的蚀刻选择性。因此相对于层间介电层142与144，可选择性地蚀刻源极/漏极接点间隔物层175。换言之，不蚀刻或最小化蚀刻层间介电层142与144。举例来说，源极/漏极接点间隔物层175包含的介电材料，不同于层间介电层142与144的介电材料。介电材料可为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮氧化硅、其他合适的介电材料(例如含硅、氧、氮、碳、及/或其他合适的隔离成分)、或上述的组合。在一些实施方式中，源极/漏极接点间隔物层175与接点蚀刻停止层152包含相同材料。举例来说，所述实施例的源极/漏极接点间隔物层175包含硅与氮，比如氮化硅或氮氧化硅。在此实施方式中，源极/漏极接点间隔物层175可称作氮化物层。在一些实施例中，源极/漏极接点间隔物层175与接点蚀刻停止层152包含不同材料。源极/漏极接点间隔物层175的形成方法为沉积工艺，比如化学气相沉积、物理气相沉积、原子层沉积、高密度等离子体化学气相沉积、有机金属化学气相沉积、远端等离子体化学气相沉积、等离子体增强化学气相沉积、低压化学气相沉积、原子层化学气相沉积、常压化学气相沉积、其他合适工艺、或上述的组合。举例来说，以原子层沉积或其他合适的沉积工艺顺应性地沉积源极/漏极接点间隔物层175，因此集成电路装置100(比如层间介电层142与144及接点蚀刻停止层152与154)的表面上的源极/漏极接点间隔物层175具有实质上一致的厚度T3。在一些实施方式中，厚度T3介于约1nm至约10nm之间。
如图2D所示，进行蚀刻工艺以延伸源极/漏极接点开口160并露出磊晶的源极/漏极结构130，进而形成源极/漏极接点间隔物175A于延伸的源极/漏极接点开口160’中。源极/漏极接点间隔物175A具有厚度T4。在所述实施例中，蚀刻工艺的结果为厚度T4小于厚度T3。在一些实施方式中，蚀刻工艺造成渐变的厚度T4，比如厚度T4随着延伸的源极/漏极接点开口160’的深度增加而缩小。在一些实施方式中，随着延伸的源极/漏极接点开口160’的深度增加，厚度T4实质上保持一致。在一些实施方式中，厚度T4随着延伸的源极/漏极接点开口160’的深度增加而增加。由于源极/漏极接点开口160一开始形成至接点蚀刻停止层152，源极/漏极接点间隔物175A不物理接触磊晶的源极/漏极结构130。相反地，接点蚀刻停止层152与空间S维持在源极/漏极接点间隔物175A与磊晶的源极/漏极结构130之间，其可改善集成电路装置100的效能如此处所述。在所述实施例的蚀刻工艺之后，延伸的源极/漏极接点开口160’包含侧壁162’、侧壁164’、以及延伸于侧壁162’与164’之间的底部166’。侧壁162’由源极/漏极接点间隔物175A、接点蚀刻停止层152、与磊晶的源极/漏极结构130所定义。侧壁164’由源极/漏极接点间隔物175A、接点蚀刻停止层152、与磊晶的源极/漏极结构130所定义。底部166’由磊晶的源极/漏极结构130所定义。在所述实施例中，底部166’由磊晶的源极/漏极结构130的凹陷的上表面(此处的磊晶的源极/漏极结构130的表面低于上表面130’)所定义，其为刻意过蚀刻的蚀刻工艺的结果，可确保延伸的源极/漏极接点开口160’露出磊晶的源极/漏极结构130的足够部分。为了本公开实施例的目的，磊晶的源极/漏极结构130的露出表面(其定义底部166’)、侧壁162’的一部分、与侧壁164’的一部分在此处统称为源极/漏极接点表面。延伸的源极/漏极接点开口160’的总深度为深度D2与深度D3的总合。深度D2定义于层间介电层144的上表面与磊晶的源极/漏极结构130的上表面130’之间。深度D3定义于磊晶的源极/漏极结构130的上表面130’与底部166’之间。底部166’由磊晶的源极/漏极结构130的凹陷的上表面所定义。在一些实施方式中，深度D2介于约10nm至约200nm之间，而深度D3介于约0nm至约20nm之间。在一些实施方式中，深度D3小于或等于约3.5nm。延伸的源极/漏极接点开口160’亦具有宽度W2，且宽度W2小于宽度W1。在图2D中，延伸的源极/漏极接点开口160’具有渐变的宽度，因此宽度W2自顶部朝底部变小。本公开实施例预期延伸的源极/漏极接点开口160’所用的任何宽度轮廓，取决于源极/漏极接点的工艺及/或设计需求。举例来说，一些实施方式的延伸的源极/漏极接点开口160’的宽度非锥形，因此延伸的源极/漏极接点开口160’的顶部至底部具有实质上一致的宽度W2。在一些实施方式中，延伸的源极/漏极接点开口160’的宽度W2自顶部朝底部增加。
由于层间介电层142与144包含的介电材料，与源极/漏极接点间隔物层175及接点蚀刻停止层152的介电材料具有不同的蚀刻特性，蚀刻工艺设置以选择性地蚀刻源极/漏极接点间隔物层175及接点蚀刻停止层152，而不蚀刻层间介电层144(或最小化地蚀刻层间介电层144)。在此实施方式中，延伸的源极/漏极接点开口160’的形成方法不需遮罩(图案化)。举例来说，当源极/漏极接点间隔物层175与接点蚀刻停止层152为氮化硅层，且层间介电层144为氧化物层时，可调整蚀刻化学剂以选择性地蚀刻氮化硅，而不蚀刻氧化硅(或最小化地蚀刻氧化硅)。在所述实施例中，蚀刻工艺移除层间介电层144的上表面上的源极/漏极接点间隔物层175的部分，以及接点蚀刻停止层152上的源极/漏极接点间隔物层175的一部分，以露出接点蚀刻停止层152。接着持续蚀刻工艺以移除露出的接点蚀刻停止层152，直到达到磊晶的源极/漏极结构130。在所述实施例中，持续蚀刻工艺以移除磊晶的源极/漏极结构130的一部分。一些实施方式中的蚀刻工艺的蚀刻化学剂，与蚀刻源极/漏极接点间隔物175A、接点蚀刻停止层152、与磊晶的源极/漏极结构130所用的蚀刻化学剂相同。举例来说，可调整蚀刻化学剂以蚀刻氮化硅、硅、及/或硅锗，而不蚀刻氧化硅(或最小化地蚀刻氧化硅)。在这些实施方式中，蚀刻化学剂在氮化硅、硅、与硅锗之间具有蚀刻选择性，以达磊晶的源极/漏极结构所需的移除。蚀刻工艺可包含干蚀刻工艺、湿蚀刻工艺、其他合适的蚀刻工艺、或上述的组合。干蚀刻工艺采用含氟前驱物(例如四氟化碳、六氟化硫、三氟化氮、二氟甲烷、氟仿、及/或六氟乙烷)、含氧前驱物、含氯前驱物(例如氯气、氯仿、四氯化碳、及/或三氯化硼)、含溴前驱物(例如溴化氢及/或溴仿)、含碘前驱物、其他合适前驱物(可用于产生蚀刻剂气体及/或蚀刻等离子体)、或上述的组合。湿蚀刻工艺采用的蚀刻溶液包含氢氧化四甲基铵、氢氧化铵、过氧化氢、硫酸、氟化氢、氯化氢、其他合适的湿蚀刻成分、或上述的组合。可调整多种蚀刻参数以达选择性蚀刻。蚀刻参数可为蚀刻剂组成、蚀刻温度、蚀刻溶液浓度、蚀刻时间、蚀刻压力、源功率、射频偏压、射频偏功率、蚀刻剂流速、其他合适的蚀刻参数、或上述的组合。在蚀刻工艺之后，可自层间介电层144移除图案化的遮罩层170，且移除方法可为蚀刻工艺及/或光阻剥除工艺。
如图2E所示，进行布植工艺180以将掺质导入露出的磊晶的源极/漏极结构130。布植工艺180增加源极/漏极接点表面及/或靠近源极/漏极接点表面(比如磊晶的源极/漏极结构130的露出部分)的掺质浓度，其可降低源极/漏极接点电阻，进而改善集成电路装置100的效能。在一些实施方式中，布植工艺180形成掺杂区182，其掺质浓度大于磊晶的源极/漏极结构130的掺质浓度。布植工艺将硼、磷、砷、其他合适掺质、或上述的组合导入磊晶的源极/漏极结构130。在所述实施例中，将硼导入磊晶的源极/漏极结构130，因此掺杂区182包含硼。在一些实施方式中，布植工艺为等离子体为主的掺杂工艺，其自掺质气体(例如乙硼烷、三氟化硼、砷化氢、磷化氢、其他合适的掺质气体前驱物、或上述的组合)、稀释气体前驱物(例如氩气、氦气、氖气、氢气、氧气、氮气、其他合适的稀释气体前驱物、或上述的组合)产生等离子体。可进行退火工艺以活化经由布植工艺180导入磊晶的源极/漏极结构130的掺质。
如图2F所示，形成硅化物结构185于磊晶的源极/漏极结构130上，因此部分充填延伸的源极/漏极接点开口160’的硅化物结构185具有厚度T5。在所述实施例中，厚度T5大于或等于深度D3，因此硅化物结构185的一部分物理接触磊晶的源极/漏极结构130、接点蚀刻停止层152、及/或源极/漏极接点间隔物175A。在一些实施方式中，厚度T5介于约1nm至约30nm之间。在一些实施方式中，硅化物结构185的形成方法采用任何合适的沉积工艺，以沉积金属层于磊晶的源极/漏极结构130上。金属层包含适于促进形成硅化物的任何金属成分，比如镍、铂、钯、钒、钛、钴、钽、钇、锆、其他合适金属、或上述的组合。接着加热集成电路装置100(比如进行退火工艺)，使磊晶的源极/漏极结构130的成分(例如硅及/或锗)与金属层的金属成分反应。因此硅化物层包含金属成分与磊晶的源极/漏极结构130的成分(例如硅及/或锗)。在所述实施例中，金属层为含钛层、含钴层、或含镍层，因此硅化物结构185(包括硅与钛、钴、或镍)可称作钛硅化物结构、镍硅化物结构、或钴硅化物结构。在一些实施方式中，磊晶的源极/漏极结构130的一部分在硅化工艺时转换成硅化物结构185。任何未反应的金属如金属层的残留部分，可由任何合适工艺(如蚀刻工艺)选择性地移除。
如图2G所示，形成源极/漏极接点190于延伸的源极/漏极接点开口160’的任何剩余部分(未填满的部分)中。源极/漏极接点190包括接点衬垫层192，与位于接点衬垫层192上的接点基体层194。在所述实施例中，接点衬垫层192直接位于源极/漏极接点间隔物175A与硅化物结构185(其定义延伸的源极/漏极接点开口160’的剩余部分的侧壁162’与164’及底部166’)上，而接点基体层194直接位于接点衬垫层192上。接点衬垫层192包含导电材料，其可促进介电材料(此处为源极/漏极接点间隔物175A的介电材料)与接点基体层194之间的粘着性，且接点基体层194包含导电材料。举例来说，接点衬垫层192及/或接点基体层194包含钛、钛合金、钽、钽合金、钴、钴合金、钌、钌合金、钼、钼合金、其他合适成分、或上述的组合。在所述实施例中，接点衬垫层192包含钽与氮(例如氮化钽)或钛与氮(例如氮化钛)，而接点基体层194包含钴、钨、或钌。在一些实施方式中，接点衬垫层192具有多层结构。举例来说，接点衬垫层192包括含钛或钽的第一子层，以及含氮化钛或氮化钽的第二子层。在一些实施例方式中，源极/漏极接点190不包含接点衬垫层192，因此接点基体层194直接位于源极/漏极接点间隔物175A与硅化物结构185上。接点衬垫层192及/或接点基体层194的形成方法可为物理气相沉积、化学气相沉积、原子层沉积、电镀、无电镀、其他合适的沉积工艺、或上述的组合。在所述实施例中，以原子层沉积工艺或其他合适的沉积工艺，顺应性地沉积接点衬垫层192于层间介电层144、源极/漏极接点间隔物175A、与硅化物结构185上，因此接点衬垫层192在层间介电层144、源极/漏极接点间隔物175A、与硅化物结构185上具有实质上一致的厚度。在一些实施方式中，接点基体层194的形成方法为非选择性的沉积工艺。举例来说，进行毯覆性的沉积工艺如化学气相沉积，以沉积接点基体材料于接点衬垫层192上。之后可采用平坦化工艺(如化学机械研磨)移除多余的导电材料，以平坦化源极/漏极接点190与层间介电层144的上表面。在一些实施方式中，接点基体层194的形成方法为由下至上的沉积工艺，其通常可由下至上地填入开口。在一些实施方式中，由下至上的沉积工艺包含设置沉积工艺的多种参数，以选择性地自金属表面(此处为接点衬垫层192)成长接点基体材料，并限制或避免自介电表面(此处为层间介电层144)成长接点基体材料。此工艺可称作选择性的沉积工艺。
此处所述的源极/漏极接点结构(源极/漏极接点间隔物175A与源极/漏极接点190)可提供所需的隔离，并增进集成电路装置100的效能。举例来说，源极/漏极接点间隔物175A提供额外隔离于源极/漏极接点190及栅极结构120A与120B之间(举例来说，此外还提供隔离至栅极间隔物126A与126B、接点蚀刻停止层152、与层间介电层142)，可最小化工艺中非预期地电性耦接源极/漏极接点190至栅极结构120A与120B的风险，进而最小化集成电路装置100的短路问题。此外，此处所述的工艺在露出磊晶的源极/漏极结构130之前，可形成源极/漏极接点间隔物175A。举例来说，可将蚀刻源极/漏极接点开口的方法分为两步骤。如此一来，源极/漏极接点间隔物175A不会物理接触或侵入集成电路装置100的源极/漏极区(比如磊晶的源极/漏极结构130)。换言之，源极/漏极接点间隔物175A不会延伸至低于磊晶的源极/漏极结构130的上表面130’，或低于金属栅极堆叠122A与122B的下表面。此设置确保源极/漏极接点间隔物175A不会阻挡源极/漏极接点190、磊晶的源极/漏极结构130(及晶体管的源极/漏极区)、以及栅极结构120A及120B下方的通道区之间的电流。因此电流不必由源极/漏极接点间隔物175A周围流向通道区，且自源极/漏极接点190至磊晶的源极/漏极结构130至栅极结构120A及120B下方的通道区的电流路径(长度)可最小化。这可降低(甚至消除)集成电路装置100的电流拥挤效应，及/或减少集成电路装置100的寄生源极/漏极电容。不同实施例可具有不同优点，且任何实施例不必具有特定优点。
如图2H所示，可继续制作集成电路装置100，比如形成层间介电层202于层间介电层144上、形成层间介电层204于层间介电层202上、形成接点蚀刻停止层210于层间介电层144与层间介电层202之间、形成接点蚀刻停止层212于层间介电层202与层间介电层204之间、形成通孔220于层间介电层202与接点蚀刻停止层210中、以及形成导电线路230于层间介电层204与接点蚀刻停止层212中。层间介电层202及204与层间介电层142及144类似。接点蚀刻停止层210及212与接点蚀刻停止层152及154类似。图案化层间介电层202与204及/或接点蚀刻停止层210与212，以形成通孔220及导电线路230，此图案化方法与图案化层间介电层142与144及接点蚀刻停止层152与154的方法类似。举例来说，图案化层间介电层202与204及/或层间介电层210与212的方法，可包含微影工艺及/或蚀刻工艺以形成开口(沟槽)，比如源极/漏极接点190上的个别层间介电层202与204及/或接点蚀刻停止层210与212中的通孔开口及/或线路开口。在一些实施例中，微影工艺包含形成光阻层于个别的层间介电层202与204及/或接点蚀刻停止层210与212(或位于其上的硬遮罩层)上，采用图案化射线曝光光阻层并显影曝光的光阻层，以形成图案化的光阻层，其可作为遮罩单元以用于蚀刻开口在个别的层间介电层202与204及/或接点蚀刻停止层210与212中(或位于其上的硬遮罩层中，接着以图案化的硬遮罩层作为遮罩以用于蚀刻开口于个别的层间介电层202与204及/或接点蚀刻停止层210与212中)。蚀刻工艺包含干蚀刻工艺、湿蚀刻工艺、其他蚀刻工艺、或上述的组合。开口之后填有一或多种导电材料，比如钨、钌、钴、铜、铝、铱、钯、铂、镍、其他低电阻金属成分、上述的合金、或上述的组合。导电材料的沉积方法可为物理气相沉积、化学气相沉积、原子层沉积、电镀、无电镀、其他合适的沉积工艺、或上述的组合。在一些实施方式中，通孔220及/或导电线路230包含基体层(又称作导电插塞)。在一些实施方式中，通孔220及/或导电线路230包含阻障层、粘着层、及/或其他位于基体层与个别的层间介电层202与204(以及个别的接点蚀刻停止层210与212)之间的合适层状物。在这些实施方式中，阻障层及/或粘着层与接点开口共形，因此阻障层及/或粘着层位于个别的层间介电层202与204(以及个别的接点蚀刻停止层210与212)上，而基体层位于阻障层及/或粘着层上。在一些实施方式中，阻障层、粘着层、及/或其他合适的层状物包括钛、钛合金(例如氮化钛)、钽、钽合金(例如氮化钽)、其他合适成分、或上述的组合。在一些实施方式中，通孔220与导电线路230包含不同的基体层及/或不同的阻障层。在一些实施方式中，通孔220与导电线路230包含相同的基体层及/或相同的阻障层。在一些实施方式中，通孔220与导电线路230的形成方法为双镶嵌工艺。之后可由平坦化工艺如化学机械研磨工艺移除任何多余的导电材料，以平坦化层间介电层202与204及/或接点蚀刻停止层210与212与通孔220、及/或导电线路230的上表面。
源极/漏极接点190、通孔220、与导电线路230结合以形成多层内连线结构140的内连线结构。源极/漏极接点190可称作装置等级的接点(亦可称作局部内连线或局部接点)，其电性耦接与物理耦接集成电路装置结构至多层内连线结构140的导电结构。举例来说，源极/漏极接点190为金属至装置接点，其通常为连接至集成电路装置100的导电区(比如源极/漏极区，此处为磊晶的源极/漏极结构130及/或硅化物结构185)的接点。通孔220垂直地延伸穿过层间介电层202与接点蚀刻停止层210，以物理地及电性耦接多层内连线结构140的不同等级(或不同层)中的内连线结构，此处指的是位于多层内连线结构140的接点层中的源极/漏极接点190以及位于多层内连线结构140的第一金属层中的导电线路230。在所述实施例中，通孔220延伸穿过层间介电层202与接点蚀刻停止层210，而导电线路230延伸穿过层间介电层204与接点蚀刻停止层212。然而本公开实施例的通孔220及/或导电线路230，可穿过多层内连线结构140的超过一个层间介电层及/或接点蚀刻停止层。接着可持续制作以完成制作多层内连线结构140。举例来说，可形成多层内连线结构140的额外等级于第一金属层上，比如第二金属层至第n金属层，其中n指的是多层内连线结构140中的金属层数目，且第二金属层至第n金属层各自包含通孔与导电线路(与通孔220及导电线路230类似)于介电材料中。可制作与通孔220类似的通孔，以连接相邻的金属层(如第二金属层至第n金属层)。在一些实施方式中，一或多个通孔可连接不相邻的金属层。
本公开提供许多不同实施例。此处公开改善集成电路装置效能所用的源极/漏极接点间隔物与其形成方法。例示性的方法包括蚀刻层间介电层，以形成源极/漏极接点开口，其露出源极/漏极结构上的接点蚀刻停止层；沉积源极/漏极接点间隔物层，其部分地填入源极/漏极接点开口，并覆盖层间介电层与露出的接点蚀刻停止层；蚀刻源极/漏极接点间隔物层与接点蚀刻停止层，延伸源极/漏极接点开口以露出源极/漏极结构，其中蚀刻源极/漏极接点间隔物层与接点蚀刻停止层的步骤形成源极/漏极接点间隔物；以及形成源极/漏极接点至延伸的源极/漏极接点开口中露出的源极/漏极结构，其中源极/漏极接点形成于源极/漏极接点间隔物上，并填入延伸的源极/漏极接点开口。方法亦可包含在形成源极/漏极接点之前，形成硅化物结构于源极/漏极结构上。方法亦可包含在形成源极/漏极接点之前，进行离子布植工艺，以将掺质导入源极/漏极结构。
在一些实施方法中，蚀刻层间介电层的步骤包括选择性地蚀刻层间介电层而实质上不蚀刻接点蚀刻停止层。在一些实施方式中，蚀刻源极/漏极接点间隔物层与接点蚀刻停止层的步骤，包括移除源极/漏极结构的一部分。在一些实施方式中，蚀刻层间介电层的步骤包括蚀刻源极/漏极结构上的接点蚀刻停止层的一部分。在一些实施方式中，源极/漏极接点间隔物层的材料与接点蚀刻停止层的材料，不同于层间介电层的材料。在一些实施方式中，源极/漏极接点间隔物层的材料与接点蚀刻停止层的材料相同。在一些实施方式中，蚀刻源极/漏极接点间隔物层与接点蚀刻停止层的步骤，包括选择性地蚀刻源极/漏极接点间隔物层与接点蚀刻停止层，且实质上不蚀刻层间介电层。
另一例示性方法包括形成第一接点蚀刻停止层于第一栅极结构与第二栅极结构之间的磊晶的源极/漏极结构上、形成第一层间介电层于第一接点蚀刻停止层上、形成第二接点蚀刻停止层于第一层间介电层上、并形成第二层间介电层于第二接点蚀刻停止层上；进行第一蚀刻工艺以形成源极/漏极接点开口延伸穿过第二层间介电层、第二接点蚀刻停止层、与第一层间介电层，以露出磊晶的源极/漏极结构上的第一接点蚀刻停止层；沿着源极/漏极接点开口的侧壁与底部形成介电衬垫层，其中侧壁由第二层间介电层、第二接点蚀刻停止层、与第一层间介电层所定义，而底部由第一接点蚀刻停止层所定义；进行第二蚀刻工艺以移除介电衬垫层与第一接点蚀刻停止层的一部分，延伸源极/漏极接点开口以露出磊晶的源极/漏极结构并形成介电间隔物；以及将导电材料填入延伸的源极/漏极接点开口。在一些实施方式中，第一蚀刻工艺时，随着源极/漏极接点开口的深度增加而调整蚀刻化学剂，以增加第一层间介电层与第二层间介电层的材料相对于第一接点蚀刻停止层与第二接点蚀刻停止层的蚀刻选择性，因此第一蚀刻工艺止于第一接点蚀刻停止层。
在一些实施方式中，第一蚀刻工艺移除第一接点蚀刻停止层的一部分，因此第一接点蚀刻停止层的凹陷上表面定义源极/漏极接点开口的底部。在一些实施方式中，形成介电衬垫层的步骤包括进行顺应性的沉积工艺，因此介电衬垫层包括实质上一致的厚度。在一些实施方式中，介电衬垫层的材料与第一接点蚀刻停止层的材料相同。在一些实施方式中，进行第二蚀刻工艺的步骤包括选择性地蚀刻介电衬垫层与第一接点蚀刻停止层，而实质上不蚀刻第一层间介电层与第二层间介电层。在一些实施方式中，进行第二蚀刻工艺的步骤包括移除磊晶的源极/漏极结构的一部分。在一些实施方式中，以导电材料充填延伸的源极/漏极接点开口的步骤包括：沉积接点衬垫层于延伸的源极/漏极接点开口中；沉积接点基体层于接点衬垫层上；以及进行平坦化工艺于接点衬垫层及接点基体层上。
例示性的集成电路装置包括栅极结构，位于基板上；源极/漏极结构，与栅极结构相邻；以及源极/漏极接点，位于源极/漏极结构上。源极/漏极接点延伸穿过层间介电层与接点蚀刻停止层至源极/漏极结构。集成电路装置亦包括源极/漏极接点间隔物，位于源极/漏极接点的侧壁与层间介电层之间。接点蚀刻停止层的一部分位于源极/漏极接点间隔物与源极/漏极结构之间，因此源极/漏极接点间隔物未物理接触源极/漏极结构。在一些实施方式中，源极/漏极接点间隔物的材料与接点蚀刻停止层的材料相同。在一些实施方式中，源极/漏极接点间隔物延伸穿过部分的接点蚀刻停止层。
上述实施例的特征有利于本技术领域中技术人员理解本公开。本技术领域中技术人员应理解可采用本公开作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本公开构思与范围，并可在未脱离本公开的构思与范围的前提下进行改变、替换、或变动。

Claims (1)

1.一种集成电路装置的形成方法，包括：
蚀刻一层间介电层，以形成一源极/漏极接点开口，其露出一源极/漏极结构上的一接点蚀刻停止层；
沉积一源极/漏极接点间隔物层，其部分地填入该源极/漏极接点开口，并覆盖该层间介电层与露出的该接点蚀刻停止层；
蚀刻该源极/漏极接点间隔物层与该接点蚀刻停止层，延伸该源极/漏极接点开口以露出该源极/漏极结构，其中蚀刻该源极/漏极接点间隔物层与该接点蚀刻停止层的步骤形成一源极/漏极接点间隔物；以及
形成一源极/漏极接点至延伸的该源极/漏极接点开口中露出的该源极/漏极结构，其中该源极/漏极接点形成于该源极/漏极接点间隔物上，并填入延伸的该源极/漏极接点开口。
CN201910281684.XA 2018-07-30 2019-04-09 集成电路装置的形成方法 Pending CN110783256A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862711754P 2018-07-30 2018-07-30
US62/711,754 2018-07-30
US16/217,676 2018-12-12
US16/217,676 US10818543B2 (en) 2018-07-30 2018-12-12 Source/drain contact spacers and methods of forming same

Publications (1)

Publication Number Publication Date
CN110783256A true CN110783256A (zh) 2020-02-11

Family

ID=69178609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910281684.XA Pending CN110783256A (zh) 2018-07-30 2019-04-09 集成电路装置的形成方法

Country Status (3)

Country Link
US (2) US10818543B2 (zh)
CN (1) CN110783256A (zh)
TW (1) TW202008511A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10037912B2 (en) 2016-12-14 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US10818543B2 (en) * 2018-07-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain contact spacers and methods of forming same
US10930510B2 (en) 2019-05-21 2021-02-23 International Business Machines Corporation Semiconductor device with improved contact resistance and via connectivity
KR20210027643A (ko) * 2019-08-30 2021-03-11 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11791204B2 (en) * 2020-04-21 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with connecting structure having a doped layer and method for forming the same
DE102021100118B4 (de) * 2020-04-30 2023-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter schaltkreis und verfahren zu dessen herstellung
US11380768B2 (en) 2020-05-28 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11742210B2 (en) * 2020-06-29 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Deposition window enlargement
JP7480000B2 (ja) 2020-09-10 2024-05-09 キオクシア株式会社 半導体装置およびその製造方法
US20220102343A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Multi-layer etch stop layers for advanced integrated circuit structure fabrication
US20220216328A1 (en) * 2021-01-04 2022-07-07 Qualcomm Incorporated Gate-to-contact short prevention with an inner spacer
US20220223422A1 (en) * 2021-01-14 2022-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface Oxidation Control of Metal Gates Using Capping Layer
US20220285215A1 (en) * 2021-03-04 2022-09-08 Taiwan Semiconductor Manufacturing Company Limited Contact features of semicondcutor devices
US11764215B2 (en) * 2021-03-31 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture
US11990416B2 (en) * 2021-04-22 2024-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for making the same
KR102528066B1 (ko) * 2021-04-23 2023-05-03 주식회사 키파운드리 낮은 온 저항 및 낮은 기생 정전 용량을 갖는 반도체 소자 및 그의 제조 방법
US11575017B2 (en) * 2021-06-14 2023-02-07 Nanya Technology Corporation Semiconductor device with void-free contact and method for preparing the same
US20230163180A1 (en) * 2021-11-22 2023-05-25 International Business Machines Corporation Non-self-aligned wrap-around contact in a tight gate pitched transistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209302B2 (en) 2013-03-13 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing the heights of source-drain sidewall spacers of FinFETs through etching
US9219062B2 (en) 2013-05-24 2015-12-22 GlobalFoundries, Inc. Integrated circuits with improved source/drain contacts and methods for fabricating such integrated circuits
US9385030B2 (en) 2014-04-30 2016-07-05 Globalfoundries Inc. Spacer to prevent source-drain contact encroachment
US9129988B1 (en) 2014-11-26 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET and method of manufacturing the same
US9922978B2 (en) * 2015-08-21 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with recessed source/drain structure and method for forming the same
US10153351B2 (en) * 2016-01-29 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10818543B2 (en) * 2018-07-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain contact spacers and methods of forming same

Also Published As

Publication number Publication date
US20200035549A1 (en) 2020-01-30
US10818543B2 (en) 2020-10-27
US11410877B2 (en) 2022-08-09
TW202008511A (zh) 2020-02-16
US20210043502A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
CN110783256A (zh) 集成电路装置的形成方法
US10211095B2 (en) High performance middle of line interconnects
CN110648994B (zh) 多层互连部件的互连结构、以及互连结构及其制造方法
TWI662712B (zh) 積體電路裝置及其製造方法
TW202013523A (zh) 積體電路裝置及其形成方法
US20230343680A1 (en) Semiconductor device and method for forming the same
CN111129148A (zh) 半导体装置的形成方法
TW201919111A (zh) 積體電路裝置及其形成方法
US11532519B2 (en) Semiconductor device and method
CN112151502A (zh) 半导体装置
US20230238319A1 (en) Contact Features and Methods of Fabricating the Same in Semiconductor Devices
KR102508722B1 (ko) 에어 갭을 갖는 미들-오브-라인 상호연결 구조체 및 그 제조 방법
CN110890322A (zh) 集成电路装置的形成方法
TW202008597A (zh) 半導體裝置及其製造方法
CN110034070B (zh) 具有嵌入式存储器件的结构、集成电路结构及其制造方法
KR20220050019A (ko) 반도체 디바이스의 콘택 플러그 구조물 및 그 형성 방법
CN113658907A (zh) 半导体结构的形成方法
US20230290687A1 (en) Nanostructure field-effect transistor device and method of forming
CN113140508A (zh) 半导体装置的制造方法
CN110828573A (zh) 形成半导体装置的方法
TWI783357B (zh) 電晶體與其形成方法
TWI790044B (zh) 形成半導體元件結構的方法
TW202236424A (zh) 半導體裝置的製造方法
CN114864499A (zh) 半导体结构的形成方法
CN114334821A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200211

WD01 Invention patent application deemed withdrawn after publication