CN110783234A - 修正晶圆键合对准偏差的方法、晶圆键合方法及其系统 - Google Patents

修正晶圆键合对准偏差的方法、晶圆键合方法及其系统 Download PDF

Info

Publication number
CN110783234A
CN110783234A CN201911037131.6A CN201911037131A CN110783234A CN 110783234 A CN110783234 A CN 110783234A CN 201911037131 A CN201911037131 A CN 201911037131A CN 110783234 A CN110783234 A CN 110783234A
Authority
CN
China
Prior art keywords
wafer
wafers
bonded
distance
actual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911037131.6A
Other languages
English (en)
Other versions
CN110783234B (zh
Inventor
尹朋岸
王家文
王涛
胡思平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201911037131.6A priority Critical patent/CN110783234B/zh
Publication of CN110783234A publication Critical patent/CN110783234A/zh
Application granted granted Critical
Publication of CN110783234B publication Critical patent/CN110783234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种修正晶圆键合对准偏差的方法及系统，该系统包括：用于测量晶圆的实际厚度的晶圆厚度检测模块、用于存储晶圆的预设厚度及待键合的两片晶圆之间的最远预设距离的存储模块、用于获取晶圆的实际厚度、预设厚度及最远预设距离，并根据这三组参量获得两片晶圆之间的对准偏差值的数据处理模块、驱动移动部件运动的驱动模块及用于承载并固定待键合的晶圆的移动部件。采用本系统可以在键合两片晶圆前，根据晶圆的实际厚度调节两片晶圆之间的实际间距，使该值与两片晶圆之间的预设间距保持一致，两片晶圆键合后，晶圆发生形变量与预期值一致，从而保持两片晶圆之间良好的电性连接性，提高产品良率。

Description

修正晶圆键合对准偏差的方法、晶圆键合方法及其系统
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种修正晶圆键合对准偏差的方法、晶圆键合方法及其系统。
背景技术
随着电子元器件向着高密度、小型化的方向发展，3D IC技术受到了越来越多的关注。例如，近年来，闪存(Flash Memory)存储器的发展尤为迅速，闪存存储器的主要特点是能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到广泛的应用，为了进一步提高闪存存储器的集成度，三维的闪存存储器(3D NAND)技术得到了迅速发展。
3D IC技术中的一个重要步骤就是混合晶圆键合(Hybrid Bonding)技术。晶圆键合技术，是指将两块经过抛光的晶圆紧密粘接在一起。在3D NAND中晶圆级铜-铜垂直金属键合就是一种典型的混合晶圆键合技术，其将两个或多个晶圆相互对准键合，使得多个晶圆表面的铜互连凸出晶圆表面的贴合端相互贴合，从而实现多个互连结构的电连接。
对于混合晶圆键合技术，两片需要键合的晶圆在键合过程中的对准度是一个重要的参数。但当前晶圆键合技术受晶圆原始物料厚度、晶圆上器件结构及所经工艺制程的不同等的影响，晶圆预键合前两片晶圆之间的设定距离与两片晶圆之间的实际不一致，导致晶圆在键合过程中发生的形变跟预期不一致，降低了两片晶圆的对准精度，严重影响了两晶圆的电性连接性能，降低了产品良率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种修正晶圆键合对准偏差的方法、晶圆键合方法及其系统，用于解决现有技术中待键合的两晶圆之间的实际间距与预设间距不一致，降低了晶圆键合过程中的对准精度，从而影响两晶圆的电性连接性能，降低产品良率的问题。
为实现上述目的及其他相关目的，本发明提供一种修正晶圆键合对准偏差的系统，所述系统至少包括：晶圆厚度检测模块，存储模块，数据处理模块、驱动模块和移动部件；其中，
所述晶圆厚度检测模块用于测量每一片待键合晶圆的实际厚度；
所述存储模块用于存储所述每一片待键合晶圆的预设厚度及待键合的两片所述晶圆之间的最远预设距离，其中，所述最远预设距离指的是上部所述晶圆的上表面与下部所述晶圆的下表面之间的预设距离；
所述数据处理模块连接所述晶圆厚度检测模块及所述存储模块，用于获取所述晶圆的实际厚度、所述晶圆的预设厚度及所述最远预设距离，根据所述晶圆的预设厚度及所述最远预设距离确定待键合的两片所述晶圆之间的预设间距，根据所述晶圆的实际厚度及所述最远预设距离确定待键合的两片所述晶圆之间的实际间距，并根据所述预设间距及所述实际间距确定待键合的两片所述晶圆之间的对准偏差值，其中，所述预设间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的预设距离，所述实际间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的实际距离；
所述驱动模块连接所述数据处理模块及所述移动部件，用于接收数据处理信息，然后驱动所述移动部件运动；
所述移动部件连接所述驱动模块，用于承载并固定待键合的所述晶圆，同时根据所述数据处理信息上下移动待键合的两片所述晶圆之间的至少一片，以使得所述待键合晶圆之间的实际间距与预设间距保持一致。
可选地，所述晶圆厚度检测模块包括：微控制单元，激光信号发射器，激光信号接收器，计时模块；其中，
所述微控制单元用于产生测距信号、接收控制信号和外围模块信号，且对数据进行计算和处理；
所述激光信号发射器连接所述微控制单元，用于响应所述微控制单元发出的测距信号，发射激光信号；
所述激光信号接收器用于将接收到的返回光束信号转换为电信号；
所述计时模块的信号输入端分别与所述激光信号发射器和所述激光信号接收器连接，所述计时模块的信号输出端与所述微控制单元连接，用于测量激光从发射到返回之间的时间差。
进一步地，所述激光信号发射器发出的激光垂直于所述晶圆表面入射，所述激光信号发射器与所述激光信号接收器位于所述晶圆的同一侧且水平平齐。
进一步地，所述激光信号发射器包括脉冲激光器。
可选地，待键合的两片所述晶圆之间的预设间距介于10μm～30μm之间。
可选地，待键合的两片所述晶圆分别为存储器阵列晶圆和外围电路晶圆。
可选地，还包括晶圆对准度检测模块，用于在键合结束后检测所述晶圆的对准度。
本发明还提供一种晶圆键合系统，所述晶圆键合系统包括上述任意所述的修正晶圆键合对准偏差的系统。
本发明还提供一种修正晶圆键合对准偏差的方法，所述方法至少包括如下步骤：
分别测量待键合的两片晶圆的实际厚度；
根据所述晶圆的预设厚度及待键合的两片所述晶圆之间的最远预设距离确定待键合的两片所述晶圆之间的预设间距，其中，所述最远预设距离指的是上部所述晶圆的上表面与下部所述晶圆的下表面之间的预设距离，所述预设间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的预设距离；
根据所述晶圆的实际厚度及待键合的两片所述晶圆之间的最远预设距离确定待键合的两片所述晶圆之间的实际间距，其中，所述实际间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的实际距离；
根据所述预设间距及所述实际间距确定待键合的两片所述晶圆之间的对准偏差值；
根据所述对准偏差值上下移动待键合的两片所述晶圆之间的至少一片，以使得所述待键合晶圆之间的实际间距与预设间距保持一致。
可选地，利用晶圆厚度检测模块测量待键合的所述晶圆的实际厚度，其中所述晶圆厚度检测模块包括，微控制单元，激光信号发射器，激光信号接收器，计时模块，所述晶圆的实际厚度的测量方法包括：
所述微控制单元接收外部的测距控制信号，产生测距信号；
所述激光信号发射器接收所述测距信号发射激光信号，同时所述计时模块开始计时，激光信号指向目标；
所述激光信号接收器接收所述目标的返回光束，同时所述计时模块停止计时，并计算出开始计时和停止计时之间的时间差；
所述微控制单元接收所述时间差，并计算出所述激光信号发射器与所述目标表面之间的距离；
采用以上步骤分别测量所述激光信号发射器与晶圆承载台表面之间的第一距离以及所述激光信号发射器与置于所述晶圆承载台上的所述晶圆表面之间的第二距离，并根据所述第一距离及所述第二距离确定所述晶圆的实际厚度。
进一步地，所述激光信号发射器发出的激光垂直于所述晶圆表面入射，所述激光信号发射器与所述激光信号接收器位于所述晶圆的同一侧且水平平齐。
进一步地，所述激光信号发射器包括脉冲激光器。
可选地，待键合的两片所述晶圆之间的预设间距介于10μm～30μm之间。
可选地，待键合的两片所述晶圆分别为存储器阵列晶圆和外围电路晶圆。
可选地，所述方法还包括在键合结束后检测所述晶圆对准度的步骤。
本发明还提供一种晶圆键合方法，所述晶圆键合方法包括上述任意一项所述的修正晶圆键合对准偏差的方法进行键合前对待键合的两片所述晶圆之间的实际间距进行调整，以使得所述待键合晶圆之间的所述实际间距与预设间距保持一致，并基于该实际间距对待键合的两片所述晶圆进行键合，其中，所述预设间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的预设距离，所述实际间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的实际距离。
如上所述，本发明的修正晶圆键合对准偏差的方法及系统，通过在两片晶圆键合前，实时测量两片晶圆的实际厚度，再通过测量的晶圆的实际厚度获得两片晶圆的预设间距与两片晶圆的实际间距之间的对准偏差值，并依据该对准偏差值上下移动待键合的晶圆，使两片晶圆的预设间距与两片晶圆的实际间距保持一致，从而使键合晶圆发生预期的形变，提高键合晶圆的电连接性能，提高产品良率。
附图说明
图1显示为存在对准偏差时，两片晶圆键合的结构示意图。
图2显示为晶圆预键合前，两片晶圆的位置设置示意图。
图3显示为晶圆预键合前，两片晶圆之间的实际间距比预设间距小时的晶圆键合结构示意图。
图4显示为晶圆预键合前，两片晶圆之间的实际间距比预设间距大时的晶圆键合结构示意图。
图5显示为本发明的修正晶圆键合对准偏差系统的框架原理图。
图6显示为本发明的修正晶圆键合对准偏差系统的晶圆厚度检测模块的框架原理图。
图7a及图7b显示为图6中晶圆厚度检测模块的部分实物结构示意图。
图8显示为晶圆预键合前，两片晶圆之间的实际间距与预设间距一致时的晶圆键合结构示意图。
元件标号说明
10 晶圆厚度检测模块
11 存储模块
12 数据处理模块
13 移动部件
14 晶圆
15 存储器阵列晶圆
16 外围电路晶圆
17 驱动模块
18 互连结构
20 微控制单元
21 激光信号发射器
22 激光信号接收器
23 计时模块
24 晶圆承载台
25 晶圆
D1 实际厚度
D2 预设厚度
H1 最远预设距离
H2 预设间距
H3 第一距离
H4 第二距离
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
混合晶圆键合是3D IC技术中的一个重要步骤，而晶圆在键合过程中的对准度是一个重要的参数。如图1所示，在两片晶圆14键合前，如果两片晶圆14在垂直方向上产生对准偏差，则在完成键合工艺后，两片晶圆14的电性连接可能会出现异常，从而降低产品良率，例如，如图1中两片晶圆14的互连结构18出现水平方向的偏移键合，更甚者也可能出现两片晶圆14的互连结构18出现水平方向的错位键合(图中未视出)。产生两片晶圆在垂直方向的对准偏差有很多因素，例如晶圆的初始厚度不固定，上游厂家在提供晶圆的时候会明确表示本批次晶圆的初始厚度，但是由于工艺精度等的影响，同一批次的晶圆的初始厚度会在厂家提供的晶圆的初始厚度值上下波动；另外，晶圆后续会经过很多道工艺(外延、离子注入、退火、清洗、刻蚀等等)在其上形成器件结构，但是基于工艺精度的影响，预设工艺值和实际工艺值往往也会产生偏差，所以形成器件结构后晶圆的实际厚度与晶圆的预设厚度就会产生偏差。具体地，结合图2至图4予以说明，一般地，如图2所示，在两片晶圆14进行键合时，晶圆键合机中已存储了两片晶圆14的预设厚度D2及两片晶圆14之间的最远预设距离H1，这里H1指的是上部所述晶圆14的上表面与下部所述晶圆14的下表面之间的预设距离，由D2及H1的值确定出两片晶圆14之间的预设间距H2＝H1-2*D2，这里需要说明的是H2指的是上部所述晶圆14的下表面与下部所述晶14的上表面之间的预设距离，D2一般有两种设定方式，第一种中D2值为上游厂家提供的晶圆厚度值，第二种中D2值为上游厂家提供的晶圆厚度值结合后续在晶圆上形成器件结构后对晶圆厚度产生的预设增减值，由该两个值确定的晶圆厚度值。而两片晶圆14键合时，键合力的大小主要是根据两片晶圆14之间的预设间距H2确定的，这样两片晶圆键合后，晶圆发生形变量才能与预期值一致，从而保持两片晶圆之间良好的电性连接性。而当晶圆14的实际厚度与晶圆的预设厚度D2产生偏差时，例如，如图3所示，当上部晶圆14的实际厚度大于其预设厚度D2时，会使两片晶圆14之间的实际间距小于预设间距H2，键合后上部晶圆发生的形变量小于预期的形变量；如图4所示，当上部晶圆的实际厚度小于其预设厚度D2时，会使两片晶圆14之间的实际间距大于预设间距H2，键合后上部晶圆发生的形变量大于预期的形变量，这两种情况都会导致键合后晶圆的变形量与预期值不一致，导致两片晶圆之间的电性连接异常，影响产品良率。
发明人基于上述问题，并详细分析各种因素，确定出导致键合异常的主要原因，并基于此提供了一种修正晶圆键合对准偏差的系统，所述系统至少包括：晶圆厚度检测模块，存储模块，数据处理模块、驱动模块和移动部件；其中，
所述晶圆厚度检测模块用于测量每一片待键合晶圆的实际厚度；
所述存储模块用于存储所述每一片待键合晶圆的预设厚度及待键合的两片所述晶圆之间的最远预设距离，其中，所述最远预设距离指的是上部所述晶圆的上表面与下部所述晶圆的下表面之间的预设距离；
所述数据处理模块连接所述晶圆厚度检测模块及所述存储模块，用于获取所述晶圆的实际厚度、所述晶圆的预设厚度及所述最远预设距离，根据所述晶圆的预设厚度及所述最远预设距离确定待键合的两片所述晶圆之间的预设间距，根据所述晶圆的实际厚度及所述最远预设距离确定待键合的两片所述晶圆之间的实际间距，并根据所述预设间距及所述实际间距确定待键合的两片所述晶圆之间的对准偏差值，其中，所述预设间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的预设距离，所述实际间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的实际距离；
所述驱动模块连接所述数据处理模块及所述移动部件，用于接收数据处理信息，然后驱动所述移动部件运动；
所述移动部件连接所述驱动模块，用于承载并固定待键合的所述晶圆，同时根据所述数据信息上下移动待键合的两片所述晶圆之间的至少一片，以使得所述待键合晶圆之间的实际间距与预设间距保持一致。
采用本系统可以在键合两片晶圆前，根据晶圆的实际厚度调节两片晶圆之间的实际间距，使该值与两片晶圆之间的预设间距保持一致，两片晶圆键合后，晶圆发生形变量与预期值一致，从而保持两片晶圆之间良好的电性连接性，提高产品良率。
下面将结合具体的附图，对本发明的系统进行详细说明，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域一般技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本实施例中以三维的闪存存储器(3D NAND)的键合工艺为例进行说明，目前，3DNAND结构包括存储阵列结构及位于存储阵列晶圆下方的外围电路结构，所述存储阵列结构和外围电路结构分别形成于两个不同的晶圆上，然后通过混合键合技术，将存储阵列晶圆和外围电路晶圆键合，使存储阵列的金属接触部与外围电路的金属接触部实现电连接。
如图2至图5所示，本实施例提供一种修正晶圆键合对准偏差的系统，所述系统包括：晶圆厚度检测模块10，存储模块11，数据处理模块12、驱动模块17和移动部件13；其中，
所述晶圆厚度检测模块10用于测量每一片待键合晶圆的实际厚度D1；
所述存储模块11用于存储所述每一片待键合晶圆的预设厚度D2及待键合的两片所述晶圆之间的最远预设距离H1，其中，所述最远预设距离H1指的是上部所述晶圆的上表面与下部所述晶圆的下表面之间的预设距离；
所述数据处理模块12连接所述晶圆厚度检测模块10及所述存储模块11，用于获取所述晶圆的实际厚度D1、所述晶圆的预设厚度D2及所述最远预设距离H1，根据所述晶圆的预设厚度D2及所述最远预设距离H1确定待键合的两片所述晶圆之间的预设间距H2，根据所述晶圆的实际厚度D2及所述最远预设距离H1确定待键合的两片所述晶圆之间的实际间距，并根据所述预设间距H2及所述实际间距确定待键合的两片所述晶圆之间的对准偏差值，其中，所述预设间距H2指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的预设距离，所述实际间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的实际距离；
所述驱动模块17连接所述数据处理模块12及所述移动部件13，用于接收数据处理信息，然后驱动所述移动部件13运动；
所述移动部件13连接所述数据处理模块12，用于承载并固定待键合的所述晶圆，同时根据所述数据处理信息上下移动待键合的两片所述晶圆之间的至少一片，以使得所述待键合晶圆之间的实际间距与预设间距H2保持一致。
如图8所示，在3D NAND结构中，采用本实施例的修正晶圆键合对准偏差的系统，可使存储器阵列晶圆15和外围电路晶圆16键合时，两者之间的实际间距与预设间距保持一致，从而使存储器阵列晶圆15的金属接触部与外围电路晶圆16的金属接触部实现良好的电连接，提高3D NAND结构的产品良率。
所述存储模块11及所述数据处理模块12可以是集成于晶圆键合机本身自带的控制系统中(例如可编程逻辑控制器，PLC)，也可以是独立于晶圆键合机本身自带的控制系统。
作为示例，待键合的两片所述晶圆之间的预设间距H2介于10μm～30μm之间，例如，可以是15μm、20μm或25μm等。
作为示例，所述修正晶圆键合对准偏差的系统还可以包括晶圆对准度检测模块，用于在键合结束后检测所述晶圆的对准度。
作为示例，所述移动部件13上下移动待键合的所述晶圆的方式可以有多种，可以上下两片晶圆同时移动，也可以只移动其中一片晶圆的位置，在此不做限制。
可以采用多种晶圆厚度检测模块10实现对晶圆的实际厚度D1的测量，只要满足能对晶圆的实际厚度D1的实时测量即可，此实施例中不做限制。
如图6、图7a至图7b所示，本实施例中列举一种晶圆厚度检测模块10，所述晶圆厚度检测模块10包括：微控制单元20，激光信号发射器21，激光信号接收器22，计时模块23；其中，
所述微控制单元20用于产生测距信号、接收控制信号和外围模块信号，且对数据进行计算和处理；
所述激光信号发射器21连接所述微控制单元20，用于响应所述微控制单元20发出的测距信号，发射激光信号；
所述激光信号接收器22用于将接收到的返回光束信号转换为电信号；
所述计时模块23的信号输入端分别与所述激光信号发射器21和所述激光信号接收器22连接，所述计时模块23的信号输出端与所述微控制单元20连接，用于测量激光从发射到返回之间的时间差。
这里需要说明的是，所述激光信号发射器21发出的激光可与晶圆表面呈任意角度。现以所述激光信号发射器21发出的激光垂直于所述晶圆表面入射，所述激光信号发射器21与所述激光信号接收器22位于晶圆的同一侧且水平平齐为例进行说明，通过计时模块23得到激光从发射到返回之间的时间差，假定该时间差为T，再通过时间、速度与距离之间的公式S＝T*C，其中S为激光在T时间内的光程，C为光速，则所述激光信号发射器21与晶圆之间的距离为S/2。
如图7a至图7b所示，采用本示例的晶圆厚度检测模块10测量晶圆25的厚度的方法为：先采用本示例的晶圆厚度检测模块10测量出所述激光信号发射器21与晶圆承载台24之间的第一距离H3，再采用本示例的晶圆厚度检测模块10测量出所述激光信号发射器21与放置于晶圆承载台24上的晶圆之间的第二距离H4，H3与H4之间的差值即为晶圆的实际厚度。
作为示例，所述激光信号发射器21可以包括脉冲激光器。
本实施例还提供一种晶圆键合系统，该晶圆键合系统包括上述所述的修正晶圆键合对准偏差的系统。
本实施例还提供一种修正晶圆键合对准偏差的方法，该方法可以基于上述的修正晶圆键合对准偏差系统实现，但也可以不限于上述系统。
如图2至图5所示，所述方法至少包括如下步骤：
分别测量待键合的两片晶圆的实际厚度D1；
根据所述晶圆的预设厚度D2及待键合的两片所述晶圆之间的最远预设距离H1确定待键合的两片所述晶圆之间的预设间距H2，其中，所述最远预设距离H1指的是上部所述晶圆的上表面与下部所述晶圆的下表面之间的预设距离，所述预设间距H2指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的预设距离；
根据所述晶圆的实际厚度D1及待键合的两片所述晶圆之间的最远预设距离H1确定待键合的两片所述晶圆之间的实际间距，其中，所述实际间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的实际距离；
根据所述预设间距H2及所述实际间距确定待键合的两片所述晶圆之间的对准偏差值；
根据所述对准偏差值上下移动待键合的两片所述晶圆之间的至少一片，以使得所述待键合晶圆之间的实际间距与预设间距保持一致。
采用本实施例的修正方法，通过在两片晶圆键合前，实时测量两片晶圆的实际厚度，再通过测量的晶圆的实际厚度获得两片晶圆的预设间距与两片晶圆的实际间距之间的对准偏差值(即预设间距与实际间距之间的差值)，并依据该对准偏差值上下移动待键合的晶圆，使两片晶圆的预设间距与两片晶圆的实际间距保持一致，从而使键合晶圆发生预期的形变，提高键合晶圆的电连接性能，提高产品良率。
作为示例，待键合的两片所述晶圆之间的预设间距H2介于10μm～30μm之间，例如，可以是15μm、20μm或25μm等。
如图8所示，作为示例，该偏差对准方法可以应用在3D NAND结构的键合工艺中，待键合的两片所述晶圆分别为存储器阵列晶圆15和外围电路晶圆16。
作为示例，该偏差对准方法还包括在键合结束后检测所述晶圆对准度的步骤。
如图6及图7a至图7b所示，作为示例，所述晶圆的实际厚度的测量可以采用晶圆厚度检测模块实现，其中，所述晶圆厚度检测模块包括，微控制单元20，激光信号发射器21，激光信号接收器22，计时模块23，每片所述晶圆的实际厚度的测量方法包括：
所述微控制单元20接收外部的测距控制信号，产生测距信号；
所述激光信号发射器21接收所述测距信号发射激光信号，同时所述计时模块23开始计时，激光信号指向目标；
所述激光信号接收器22接收所述目标的返回光束，同时所述计时模块23停止计时，并计算出开始计时和停止计时之间的时间差；
所述微控制单元20接收所述时间差，并计算出所述激光信号发射器21与所述目标表面之间的距离；
采用以上步骤分别测量所述激光信号发射器21与晶圆承载台24表面之间的第一距离H3，以及所述激光信号发射器21与置于所述晶圆承载台24上的所述晶圆25表面之间的第二距离H4，并根据所述第一距离H3及所述第二距离H4确定所述晶圆的实际厚度。
这里需要说明的是，所述激光信号发射器21发出的激光可与晶圆表面呈任意角度。现以所述激光信号发射器21发出的激光垂直于所述晶圆表面入射，所述激光信号发射器21与所述激光信号接收器22位于晶圆的同一侧且水平平齐为例进行说明，通过计时模块23得到激光从发射到返回之间的时间差，假定该时间差为T，再通过时间、速度与距离之间的公式S＝T*C，其中S为激光在T时间内的光程，C为光速，则所述激光信号发射器21与晶圆之间的距离为S/2。作为示例，所述激光信号发射器21包括脉冲激光器。
本实施例还提供一种晶圆键合方法，该晶圆键合方法包括使用上述修正晶圆键合对准偏差的方法进行键合前对待键合的两片所述晶圆之间的实际间距进行调整，以使得所述待键合晶圆之间的所述实际间距与预设间距保持一致，并基于该实际间距对待键合的两片所述晶圆进行键合，其中，所述预设间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的预设距离，所述实际间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的实际距离。
值得一提的是，本实施例中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施例中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
综上所述，本发明的修正晶圆键合对准偏差的方法及系统，通过在两片晶圆键合前，实时测量两片晶圆的实际厚度，再通过测量的晶圆的实际厚度获得两片晶圆的预设间距与两片晶圆的实际间距之间的对准偏差值，并依据该对准偏差值上下移动待键合的晶圆，使两片晶圆的预设间距与两片晶圆的实际间距保持一致，从而使键合晶圆发生预期的形变，提高键合晶圆的电连接性能，提高产品良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种修正晶圆键合对准偏差的系统，其特征在于，所述系统至少包括：晶圆厚度检测模块，存储模块，数据处理模块、驱动模块和移动部件；其中，
所述晶圆厚度检测模块用于测量每一片待键合晶圆的实际厚度；
所述存储模块用于存储所述每一片待键合晶圆的预设厚度及待键合的两片所述晶圆之间的最远预设距离，其中，所述最远预设距离指的是上部所述晶圆的上表面与下部所述晶圆的下表面之间的预设距离；
所述数据处理模块连接所述晶圆厚度检测模块及所述存储模块，用于获取所述晶圆的实际厚度、所述晶圆的预设厚度及所述最远预设距离，根据所述晶圆的预设厚度及所述最远预设距离确定待键合的两片所述晶圆之间的预设间距，根据所述晶圆的实际厚度及所述最远预设距离确定待键合的两片所述晶圆之间的实际间距，并根据所述预设间距及所述实际间距确定待键合的两片所述晶圆之间的对准偏差值，其中，所述预设间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的预设距离，所述实际间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的实际距离；
所述驱动模块连接所述数据处理模块及所述移动部件，用于接收数据处理信息，然后驱动所述移动部件运动；
所述移动部件连接所述驱动模块，用于承载并固定待键合的所述晶圆，同时根据所述数据处理信息上下移动待键合的两片所述晶圆之间的至少一片，以使得所述待键合晶圆之间的实际间距与预设间距保持一致。
2.根据权利要求1所述的修正晶圆键合对准偏差的系统，其特征在于，所述晶圆厚度检测模块包括：微控制单元，激光信号发射器，激光信号接收器，计时模块；其中，
所述微控制单元用于产生测距信号、接收控制信号和外围模块信号，且对数据进行计算和处理；
所述激光信号发射器连接所述微控制单元，用于响应所述微控制单元发出的测距信号，发射激光信号；
所述激光信号接收器用于将接收到的返回光束信号转换为电信号；
所述计时模块的信号输入端分别与所述激光信号发射器和所述激光信号接收器连接，所述计时模块的信号输出端与所述微控制单元连接，用于测量激光从发射到返回之间的时间差。
3.根据权利要求2所述的修正晶圆键合对准偏差的系统，其特征在于：所述激光信号发射器发出的激光垂直于所述晶圆表面入射，所述激光信号发射器与所述激光信号接收器位于所述晶圆的同一侧且水平平齐。
4.根据权利要求2所述的修正晶圆键合对准偏差的系统，其特征在于：所述激光信号发射器包括脉冲激光器。
5.根据权利要求1所述的修正晶圆键合对准偏差的系统，其特征在于：待键合的两片所述晶圆之间的预设间距介于10μm～30μm之间。
6.根据权利要求1所述的修正晶圆键合对准偏差的系统，其特征在于：待键合的两片所述晶圆分别为存储器阵列晶圆和外围电路晶圆。
7.根据权利要求1所述的修正晶圆键合对准偏差的系统，其特征在于，还包括晶圆对准度检测模块，用于在键合结束后检测所述晶圆的对准度。
8.一种晶圆键合系统，其特征在于：所述晶圆键合系统包括如权利要求1～7任意一项所述的修正晶圆键合对准偏差的系统。
9.一种修正晶圆键合对准偏差的方法，其特征在于，所述方法至少包括如下步骤：
分别测量待键合的两片晶圆的实际厚度；
根据所述晶圆的预设厚度及待键合的两片所述晶圆之间的最远预设距离确定待键合的两片所述晶圆之间的预设间距，其中，所述最远预设距离指的是上部所述晶圆的上表面与下部所述晶圆的下表面之间的预设距离，所述预设间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的预设距离；
根据所述晶圆的实际厚度及待键合的两片所述晶圆之间的最远预设距离确定待键合的两片所述晶圆之间的实际间距，其中，所述实际间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的实际距离；
根据所述预设间距及所述实际间距确定待键合的两片所述晶圆之间的对准偏差值；
根据所述对准偏差值上下移动待键合的两片所述晶圆之间的至少一片，以使得所述待键合晶圆之间的实际间距与预设间距保持一致。
10.根据权利要求9所述的修正晶圆键合对准偏差的方法，其特征在于，利用晶圆厚度检测模块测量待键合的所述晶圆的实际厚度，其中所述晶圆厚度检测模块包括，微控制单元，激光信号发射器，激光信号接收器，计时模块，每片所述晶圆的实际厚度的测量方法包括：
所述微控制单元接收外部的测距控制信号，产生测距信号；
所述激光信号发射器接收所述测距信号发射激光信号，同时所述计时模块开始计时，激光信号指向目标；
所述激光信号接收器接收所述目标的返回光束，同时所述计时模块停止计时，并计算出开始计时和停止计时之间的时间差；
所述微控制单元接收所述时间差，并计算出所述激光信号发射器与所述目标表面之间的距离；
采用以上步骤分别测量所述激光信号发射器与晶圆承载台表面之间的第一距离以及所述激光信号发射器与置于所述晶圆承载台上的所述晶圆表面之间的第二距离，并根据所述第一距离及所述第二距离确定所述晶圆的实际厚度。
11.根据权利要求10所述的修正晶圆键合对准偏差的方法，其特征在于：所述激光信号发射器发出的激光垂直于所述晶圆表面入射，所述激光信号发射器与所述激光信号接收器位于所述晶圆的同一侧且水平平齐。
12.根据权利要求10所述的修正晶圆键合对准偏差的方法，其特征在于：所述激光信号发射器包括脉冲激光器。
13.根据权利要求9所述的修正晶圆键合对准偏差的方法，其特征在于：待键合的两片所述晶圆之间的预设间距介于10μm～30μm之间。
14.根据权利要求9所述的修正晶圆键合对准偏差的方法，其特征在于：待键合的两片所述晶圆分别为存储器阵列晶圆和外围电路晶圆。
15.根据权利要求9所述的修正晶圆键合对准偏差的方法，其特征在于，所述方法还包括在键合结束后检测所述晶圆对准度的步骤。
16.一种晶圆键合方法，其特征在于：所述晶圆键合方法包括使用如权利要求9～15任意一项所述的修正晶圆键合对准偏差的方法进行键合前对待键合的两片所述晶圆之间的实际间距进行调整，以使得所述待键合晶圆之间的所述实际间距与预设间距保持一致，并基于该实际间距对待键合的两片所述晶圆进行键合，其中，所述预设间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的预设距离，所述实际间距指的是上部所述晶圆的下表面与下部所述晶圆的上表面之间的实际距离。
CN201911037131.6A 2019-10-29 2019-10-29 修正晶圆键合对准偏差的方法、晶圆键合方法及其系统 Active CN110783234B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911037131.6A CN110783234B (zh) 2019-10-29 2019-10-29 修正晶圆键合对准偏差的方法、晶圆键合方法及其系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911037131.6A CN110783234B (zh) 2019-10-29 2019-10-29 修正晶圆键合对准偏差的方法、晶圆键合方法及其系统

Publications (2)

Publication Number Publication Date
CN110783234A true CN110783234A (zh) 2020-02-11
CN110783234B CN110783234B (zh) 2022-06-07

Family

ID=69387403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911037131.6A Active CN110783234B (zh) 2019-10-29 2019-10-29 修正晶圆键合对准偏差的方法、晶圆键合方法及其系统

Country Status (1)

Country Link
CN (1) CN110783234B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078090A (zh) * 2021-03-23 2021-07-06 长江存储科技有限责任公司 晶圆制备方法、键合方法、键合装置、键合设备
CN113793821A (zh) * 2021-11-16 2021-12-14 湖北三维半导体集成创新中心有限责任公司 键合设备及键合过程的监控方法
CN114005779A (zh) * 2021-12-24 2022-02-01 湖北三维半导体集成创新中心有限责任公司 键合系统和键合方法
CN117153760A (zh) * 2023-11-01 2023-12-01 迈为技术(珠海)有限公司 一种键合片对中机构以及键合片对中方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10160420A (ja) * 1996-12-03 1998-06-19 Tokyo Seimitsu Co Ltd ウェーハの厚さ及び厚さ変化量測定装置
CN102620666A (zh) * 2012-03-29 2012-08-01 吴周令 一种半导体晶圆厚度检测系统及其检测方法
CN106653584A (zh) * 2016-11-15 2017-05-10 武汉新芯集成电路制造有限公司 一种减小晶圆键合工艺波动性的方法及系统
CN107153065A (zh) * 2017-05-31 2017-09-12 上海华力微电子有限公司 一种晶圆颗粒检测系统及方法
CN107632297A (zh) * 2017-08-25 2018-01-26 中国科学院西安光学精密机械研究所 一种超轻型激光照射器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10160420A (ja) * 1996-12-03 1998-06-19 Tokyo Seimitsu Co Ltd ウェーハの厚さ及び厚さ変化量測定装置
CN102620666A (zh) * 2012-03-29 2012-08-01 吴周令 一种半导体晶圆厚度检测系统及其检测方法
CN106653584A (zh) * 2016-11-15 2017-05-10 武汉新芯集成电路制造有限公司 一种减小晶圆键合工艺波动性的方法及系统
CN107153065A (zh) * 2017-05-31 2017-09-12 上海华力微电子有限公司 一种晶圆颗粒检测系统及方法
CN107632297A (zh) * 2017-08-25 2018-01-26 中国科学院西安光学精密机械研究所 一种超轻型激光照射器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张广军: "《光电测试技术》", 31 March 2018, 中国计量出版社 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078090A (zh) * 2021-03-23 2021-07-06 长江存储科技有限责任公司 晶圆制备方法、键合方法、键合装置、键合设备
CN113078090B (zh) * 2021-03-23 2024-04-12 长江存储科技有限责任公司 晶圆制备方法、键合方法、键合装置、键合设备
CN113793821A (zh) * 2021-11-16 2021-12-14 湖北三维半导体集成创新中心有限责任公司 键合设备及键合过程的监控方法
CN114005779A (zh) * 2021-12-24 2022-02-01 湖北三维半导体集成创新中心有限责任公司 键合系统和键合方法
CN114005779B (zh) * 2021-12-24 2022-03-22 湖北三维半导体集成创新中心有限责任公司 键合装置和键合方法
WO2023115615A1 (zh) * 2021-12-24 2023-06-29 湖北三维半导体集成创新中心有限责任公司 键合系统和键合方法
CN117153760A (zh) * 2023-11-01 2023-12-01 迈为技术(珠海)有限公司 一种键合片对中机构以及键合片对中方法
CN117153760B (zh) * 2023-11-01 2024-04-12 迈为技术(珠海)有限公司 一种键合片对中机构以及键合片对中方法

Also Published As

Publication number Publication date
CN110783234B (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
CN110783234B (zh) 修正晶圆键合对准偏差的方法、晶圆键合方法及其系统
US7637413B2 (en) X-ray inspection device and X-ray inspection method
US10107853B2 (en) Apparatus and method for inspecting PCB-mounted integrated circuits
US20120024089A1 (en) Methods of teaching bonding locations and inspecting wire loops on a wire bonding machine, and apparatuses for performing the same
US9423242B2 (en) Board-warping measuring apparatus and board-warping measuring method thereof
KR20120035115A (ko) 반도체 장치의 검사 방법
JP2006324599A (ja) ダイボンダ用撮像装置
CN114005778B (zh) 键合系统和键合补偿方法
US7355386B2 (en) Method of automatically carrying IC-chips, on a planar array of vacuum nozzles, to a variable target in a chip tester
CN105783710A (zh) 一种位置标定的方法及装置
TW202111455A (zh) 將部件定位在板上期望位置的方法
US7843573B2 (en) Component shape profiling method and component mounting method
TWI429902B (zh) 電路板的標記檢知及偏移量檢知之方法及其置件方法
US20220115253A1 (en) Loop height measurement of overlapping bond wires
JP2000074845A (ja) バンプ検査方法及びバンプ検査装置
KR102059139B1 (ko) 비전검사방법
JP7023020B2 (ja) 実装装置
KR101087697B1 (ko) 와이어 검사형 디스펜싱 방법 및 와이어 검사형 디스펜서
JP7374172B2 (ja) ホスト構造に埋め込まれた組み込み部品の接続性を改善する方法およびシステム
KR100351388B1 (ko) 비지에이 반도체 패키지의 인캡슐레이션 높이 및 웝검사장치
US20230296371A1 (en) Non-destructive gap metrology
US20220384384A1 (en) Electronic component bonding machines, and methods of measuring a distance on such machines
JP3996101B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
KR101391200B1 (ko) 반도체 패키지 가공 방법
JP3012038B2 (ja) リード検査装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant