CN110764823A - 一种指令流水线的回路控制系统及方法 - Google Patents
一种指令流水线的回路控制系统及方法 Download PDFInfo
- Publication number
- CN110764823A CN110764823A CN201910821741.9A CN201910821741A CN110764823A CN 110764823 A CN110764823 A CN 110764823A CN 201910821741 A CN201910821741 A CN 201910821741A CN 110764823 A CN110764823 A CN 110764823A
- Authority
- CN
- China
- Prior art keywords
- stage
- station
- redirection
- platform
- path information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种指令流水线的回路控制系统及方法,应用于指令流水线,指令流水线包括多级站台,每一级站台均包括控制逻辑和流水线站台,回路控制系统包括:均与多级站台的控制逻辑连接的错误路径登记模块和重定向路径信息模块。本发明所提供的系统及方法,采用错误路径登记机制和重定向路径信息机制,减少控制回路的数量,降低处理器流水线物理布局布线的难度,可以有效帮助提升处理器频率。
Description
技术领域
本发明涉及指令流水线技术领域,具体涉及一种指令流水线的回路控制系统及方法。
背景技术
处理器指令流水线通过维护正确的指令执行轨迹,保证处理器执行结果的正确性。同时,处理器指令流水线在发现指令轨迹偏离正确路径时,会采取取指重定向操作:作废错误路径的指令,并从正确路径重新取得指令。
为了支持上述重定向操作,处理器指令流水线中需要设计多处向前级站台传递正确路径指令PC的通路,称为控制回路,这些通路一般需要跨越多级流水线站台,因此导致在物理布线中时序较差,严重影响处理器整体频率的提高。
发明内容
针对现有技术中存在的缺陷,本发明的目的在于提供一种指令流水线的回路控制系统及方法,减少控制回路的数量,降低处理器流水线物理布局布线的难度,可以有效帮助提升处理器频率。
为实现上述目的,本发明采用的技术方案如下:
一种指令流水线的回路控制系统,应用于指令流水线,所述指令流水线包括多级站台,每一级站台均包括控制逻辑和流水线站台,所述回路控制系统包括:均与所述多级站台的控制逻辑连接的错误路径登记模块和重定向路径信息模块;
所述错误路径登记模块用于在各级站台的控制逻辑检测到当前指令产生错误路径之后,将本站台标识为第一标识;在确定本站台为第一标识且接收到重定向取值标记时,将本站台标识为第二标识;在最后一级站台接收到前一级站台传递的重定向路径信息之后,将本站台标识为第一标识;
所述重定向路径信息模块用于在各级站台的控制逻辑检测到当前指令产生错误路径之后,计算得到重定向路径信息并传递给下一级站台;在第一级站台与最后一级站台之间的任一站台接收到前一级站台传递的重定向路径信息之后,根据本站台的标识和当前指令,确定是否将接收的重定向路径信息继续传递给下一级站台;
最后一级站台用于在接收到前一级站台传递的重定向路径信息之后,向第一级站台发送重定向取值信号;
第一级站台用于在接收到最后一级站台发送的重定向取值信号之后,重新启动取值并产生重定向取值标记,将所述重定向取值标记与重新取得的指令一并发送给后续站台。
进一步,如上所述的一种指令流水线的回路控制系统,所述错误路径登记模块用于:
在各级站台的控制逻辑检测到当前指令产生错误路径之后,将本站台的错误路径登记位标识为第一标识,用以作废后续进入本站台的所有指令。
进一步,如上所述的一种指令流水线的回路控制系统,所述错误路径登记模块用于:
在确定本站台的错误路径登记位为第一标识且接收到前一级站台发送的重定向取值标记时,将本站台的错误路径登记位标识为第二标识。
进一步,如上所述的一种指令流水线的回路控制系统,所述错误路径登记模块用于:
在最后一级站台接收到前一级站台传递的重定向路径信息之后,将本站台的错误路径登记位标识为第一标识。
进一步,如上所述的一种指令流水线的回路控制系统,所述重定向路径信息模块用于:
在各级站台的控制逻辑检测到当前指令产生错误路径之后,在所述错误路径登记模块将本站台的错误路径登记位标识为第一标识的同时,计算得到重定向路径信息并传递给下一级站台。
进一步,如上所述的一种指令流水线的回路控制系统,所述重定向路径信息模块用于:
在第一级站台与最后一级站台之间的任一站台接收到前一级站台传递的重定向路径信息之后,在确定本站台的错误路径登记位为第二标识且当前指令没有产生错误路径时,将接收的重定向路径信息继续传递给下一级站台。
进一步,如上所述的一种指令流水线的回路控制系统,所述最后一级站台用于:
在接收到前一级站台传递的重定向路径信息之后,通过所述错误路径登记模块将本站台的错误路径登记位标识为第一标识,通过本站台的控制逻辑向第一级站台发送重定向取值信号。
进一步,如上所述的一种指令流水线的回路控制系统,所述最后一级站台还用于:
在接收到前一级站台传递的重定向路径信息之后,通过本站台的控制逻辑通知第二级站台作废当前错误路径对应的指令。
一种指令流水线的回路控制方法,应用于本发明所述的一种指令流水线的回路控制系统,所述回路控制方法包括:
(1)在各级站台的控制逻辑检测到当前指令产生错误路径之后,将本站台标识为第一标识,计算得到重定向路径信息并传递给下一级站台;在确定本站台为第一标识且接收到重定向取值标记时,将本站台标识为第二标识;
(2)在第一级站台与最后一级站台之间的任一站台接收到前一级站台传递的重定向路径信息之后,根据本站台的标识和当前指令,确定是否将接收的重定向路径信息继续传递给下一级站台;
(3)在最后一级站台接收到前一级站台传递的重定向路径信息之后,将本站台标识为第一标识,向第一级站台发送重定向取值信号;
(4)在第一级站台接收到最后一级站台发送的重定向取值信号之后,重新启动取值并产生重定向取值标记,将所述重定向取值标记与重新取得的指令一并发送给后续站台。
进一步,如上所述的一种指令流水线的回路控制方法,步骤(1)包括:
在各级站台的控制逻辑检测到当前指令产生错误路径之后,将本站台的错误路径登记位标识为第一标识,用以作废后续进入本站台的所有指令,同时计算得到重定向路径信息并传递给下一级站台;在确定本站台的错误路径登记位为第一标识且接收到前一级站台发送的重定向取值标记时,将本站台的错误路径登记位标识为第二标识;
步骤(2)包括:
在第一级站台与最后一级站台之间的任一站台接收到前一级站台传递的重定向路径信息之后,在确定本站台的错误路径登记位为第二标识且当前指令没有产生错误路径时,将接收的重定向路径信息继续传递给下一级站台;
步骤(3)包括:
在最后一级站台接收到前一级站台传递的重定向路径信息之后,通过所述错误路径登记模块将本站台的错误路径登记位标识为第一标识,通过本站台的控制逻辑向第一级站台发送重定向取值信号,同时通知第二级站台作废当前错误路径对应的指令。
本发明的有益效果在于:本发明所提供的系统及方法,采用错误路径登记机制和重定向路径信息机制,减少控制回路的数量,降低处理器流水线物理布局布线的难度,可以有效帮助提升处理器频率。
附图说明
图1为本发明实施例中提供的传统指令流水线的控制回路的结构示意图;
图2为本发明实施例中提供的一种指令流水线的回路控制系统的结构示意图;
图3为本发明实施例中提供的错误路径登记机制示意图;
图4为本发明实施例中提供的重定向路径信息机制示意图;
图5为本发明实施例中提供的一种指令流水线的回路控制方法的流程示意图。
具体实施方式
下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。
如图1所示,传统指令流水线的控制回路示意图,指令流水线由多级站台组成,每一级站台由控制逻辑和流水线站台组成。在图1中,各级站台的控制逻辑检测是否发生了指令路径偏离,指令路径偏离包括指令存储器脱靶、控制逻辑检测到转移控制类指令、控制逻辑发现指令编码校验信息出错。
控制逻辑发现指令路径偏离之后,立即计算出正确的指令路径PC值,并通过回路控制逻辑通知流水线第一级站台从正确的路径重新取得指令,同时,需要通知本站台到第一级站台之间的所有流水线站台,通过回路控制逻辑将这些站台上指令信息全部作废。
综上所述,传统指令流水线中的回路逻辑包含两部分:1)各级站台通知流水线第一级站台正确路径的回路控制逻辑;2)各级站台通知除第一级站台外的所有前级站台,作废其中指令信息的回路控制逻辑。显然,该指令流水线中的回路逻辑的物理布线比较复杂,导致时序较差,会影响处理器整体频率的提高。本发明针对该缺陷提出一种指令流水线的回路控制系统及方法,通过减少控制回路的数量,降低处理器流水线物理布局布线的难度,可以有效帮助处理器频率提升。
如图2所示,一种指令流水线的回路控制系统,应用于指令流水线,指令流水线包括多级站台,每一级站台均包括控制逻辑和流水线站台,其特征在于,回路控制系统包括:均与多级站台的控制逻辑连接的错误路径登记模块和重定向路径信息模块;
错误路径登记模块用于在各级站台的控制逻辑检测到当前指令产生错误路径之后,将本站台标识为第一标识;在确定本站台为第一标识且接收到重定向取值标记时,将本站台标识为第二标识;在最后一级站台接收到前一级站台传递的重定向路径信息之后,将本站台标识为第一标识;
重定向路径信息模块用于在各级站台的控制逻辑检测到当前指令产生错误路径之后,计算得到重定向路径信息并传递给下一级站台;在第一级站台与最后一级站台之间的任一站台接收到前一级站台传递的重定向路径信息之后,根据本站台的标识和当前指令,确定是否将接收的重定向路径信息继续传递给下一级站台;
最后一级站台用于在接收到前一级站台传递的重定向路径信息之后,向第一级站台发送重定向取值信号;
第一级站台用于在接收到最后一级站台发送的重定向取值信号之后,重新启动取值并产生重定向取值标记,将重定向取值标记与重新取得的指令一并发送给后续站台。
错误路径登记模块用于:
在各级站台的控制逻辑检测到当前指令产生错误路径之后,将本站台的错误路径登记位标识为第一标识,用以作废后续进入本站台的所有指令。
错误路径登记模块用于:
在确定本站台的错误路径登记位为第一标识且接收到前一级站台发送的重定向取值标记时,将本站台的错误路径登记位标识为第二标识。
错误路径登记模块用于:
在最后一级站台接收到前一级站台传递的重定向路径信息之后,将本站台的错误路径登记位标识为第一标识。
重定向路径信息模块用于:
在各级站台的控制逻辑检测到当前指令产生错误路径之后,在错误路径登记模块将本站台的错误路径登记位标识为第一标识的同时,计算得到重定向路径信息并传递给下一级站台。
重定向路径信息模块用于:
在第一级站台与最后一级站台之间的任一站台接收到前一级站台传递的重定向路径信息之后,在确定本站台的错误路径登记位为第二标识且当前指令没有产生错误路径时,将接收的重定向路径信息继续传递给下一级站台。
最后一级站台用于:
在接收到前一级站台传递的重定向路径信息之后,通过错误路径登记模块将本站台的错误路径登记位标识为第一标识,通过本站台的控制逻辑向第一级站台发送重定向取值信号;以及
在接收到前一级站台传递的重定向路径信息之后,通过本站台的控制逻辑通知第二级站台作废当前错误路径对应的指令。
本发明提出两个结构:错误路径登记机制和重定向路径信息机制,用以实现指令流水线控制回路的精简。
如图2所示,取指的指令从流水线站台1依次向前传递,直至流水线站台5。同样地,当发生取指重定向之后,“重定向取指标记”也是从流水线站台1依次向前传递。当重定向发生时,将分别通知流水线第0级逻辑和流水线第1级逻辑,通过第0级逻辑控制从正确路径取指,通过第1级逻辑作废站台2的错误路径的取指,流水线站台1位于流水线第0级逻辑和流水线第1级逻辑之间。
错误路径登记机制:
各级站台的控制逻辑在检测到流水线进入了错误路径之后,将本站台的错误路径登记有效位置为“生效”即第一标识,当本站台的错误路径登记有效位为生效时,后续进入本站台的所有指令均会被作废。
如图3所示,当流水线站台1收到最后一级站台5发送的重定向取指信号后,会将该信息随着从指令存储器中重新取得的指令一起送至后续站台,后续站台在自身错误路径登记有效位为生效且接收到重定向取指标记的情况下,作废本站台的错误路径登记有效位,将其置为“无效”即第二标识,将接收到的指令传递给下一级站台。
重定向路径信息机制:
各级站台的控制逻辑在检测到流水线进入了错误路径之后,将本站台的错误路径登记有效位置为“生效”的同时立即计算出正确的路径,并向下一级站台传递,此时后续进入本站台的所有指令均会被作废。
如图4所示,本站台接收前一级站台送来的重定向路径信息之后,当确定以下两个条件均满足时将该路径信息继续传递给后一级站台:1)本站台的错误路径登记有效位为无效;2)本站台当前接收的指令没有产生错误路径,即不需要额外计算正确路径。如果上述两个条件均成立,则本站台将前一级站台的重定向路径信息继续传递给后一级站台。如果条件1)不成立,本站台的错误路径登记有效位为生效,则表示进入本站台的所有指令均会被作废,本站台不会将前一级站台的重定向路径信息继续传递给后一级站台。如果条件2)不成立,本站台当前接收的指令产生了错误路径,本站台的控制逻辑将立即计算出正确的路径(重定向路径信息),并将其传递给下一级站台。
如图2所示,最后一级站台5在收到有效的重定向路径信息时,首先将本站台的错误路径登记有效位置为生效,同时通过回路控制逻辑,通知流水线站台1从正确路径取得指令,同时通知站台2作废错误路径的取指,由于站台2不设置“错误路径登记有效位”,无法自己作废错误路径的取指。流水线站台1在收到回路控制信号,重新启动取指时,将产生“重定向取指标记”,并将该标记向后一级站台传递,后一级站台在收到该标记后,将作废本站台的“错误路径登记有效位”。
本发明通过最后一级站台的回路控制逻辑向第一级站台发送回路控制信号,通知其从正确路径取得指令,同时通知第二级站台作废错误路径的取指。相比于传统指令流水线中各级站台均通知流水线第一级站台正确路径以及通知除第一级站台外的所有前级站台作废其中指令信息的回路控制逻辑,本发明的回路控制逻辑更加精简,减少了控制回路的数量,降低了处理器流水线物理布局布线的难度,缓解时序紧张,有利于提高处理器的整体频率。
如图5所示,一种指令流水线的回路控制方法,包括:
S100、在各级站台的控制逻辑检测到当前指令产生错误路径之后,将本站台标识为第一标识,计算得到重定向路径信息并传递给下一级站台;在确定本站台为第一标识且接收到重定向取值标记时,将本站台标识为第二标识;
S200、在第一级站台与最后一级站台之间的任一站台接收到前一级站台传递的重定向路径信息之后,根据本站台的标识和当前指令,确定是否将接收的重定向路径信息继续传递给下一级站台;
S300、在最后一级站台接收到前一级站台传递的重定向路径信息之后,将本站台标识为第一标识,向第一级站台发送重定向取值信号;
S400、在第一级站台接收到最后一级站台发送的重定向取值信号之后,重新启动取值并产生重定向取值标记,将所述重定向取值标记与重新取得的指令一并发送给后续站台。
S100包括:
在各级站台的控制逻辑检测到当前指令产生错误路径之后,将本站台的错误路径登记位标识为第一标识,用以作废后续进入本站台的所有指令,同时计算得到重定向路径信息并传递给下一级站台;在确定本站台的错误路径登记位为第一标识且接收到前一级站台发送的重定向取值标记时,将本站台的错误路径登记位标识为第二标识。
S200包括:
在第一级站台与最后一级站台之间的任一站台接收到前一级站台传递的重定向路径信息之后,在确定本站台的错误路径登记位为第二标识且当前指令没有产生错误路径时,将接收的重定向路径信息继续传递给下一级站台。
S300包括:
在最后一级站台接收到前一级站台传递的重定向路径信息之后,通过错误路径登记模块将本站台的错误路径登记位标识为第一标识,通过本站台的控制逻辑向第一级站台发送重定向取值信号,同时通知第二级站台作废当前错误路径对应的指令。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种指令流水线的回路控制系统,应用于指令流水线,所述指令流水线包括多级站台,每一级站台均包括控制逻辑和流水线站台,其特征在于,所述回路控制系统包括:均与所述多级站台的控制逻辑连接的错误路径登记模块和重定向路径信息模块;
所述错误路径登记模块用于在各级站台的控制逻辑检测到当前指令产生错误路径之后,将本站台标识为第一标识;在确定本站台为第一标识且接收到重定向取值标记时,将本站台标识为第二标识;在最后一级站台接收到前一级站台传递的重定向路径信息之后,将本站台标识为第一标识;
所述重定向路径信息模块用于在各级站台的控制逻辑检测到当前指令产生错误路径之后,计算得到重定向路径信息并传递给下一级站台;在第一级站台与最后一级站台之间的任一站台接收到前一级站台传递的重定向路径信息之后,根据本站台的标识和当前指令,确定是否将接收的重定向路径信息继续传递给下一级站台;
最后一级站台用于在接收到前一级站台传递的重定向路径信息之后,向第一级站台发送重定向取值信号;
第一级站台用于在接收到最后一级站台发送的重定向取值信号之后,重新启动取值并产生重定向取值标记,将所述重定向取值标记与重新取得的指令一并发送给后续站台。
2.根据权利要求1所述的一种指令流水线的回路控制系统,其特征在于,所述错误路径登记模块用于:
在各级站台的控制逻辑检测到当前指令产生错误路径之后,将本站台的错误路径登记位标识为第一标识,用以作废后续进入本站台的所有指令。
3.根据权利要求2所述的一种指令流水线的回路控制系统,其特征在于,所述错误路径登记模块用于:
在确定本站台的错误路径登记位为第一标识且接收到前一级站台发送的重定向取值标记时,将本站台的错误路径登记位标识为第二标识。
4.根据权利要求3所述的一种指令流水线的回路控制系统,其特征在于,所述错误路径登记模块用于:
在最后一级站台接收到前一级站台传递的重定向路径信息之后,将本站台的错误路径登记位标识为第一标识。
5.根据权利要求4所述的一种指令流水线的回路控制系统,其特征在于,所述重定向路径信息模块用于:
在各级站台的控制逻辑检测到当前指令产生错误路径之后,在所述错误路径登记模块将本站台的错误路径登记位标识为第一标识的同时,计算得到重定向路径信息并传递给下一级站台。
6.根据权利要求5所述的一种指令流水线的回路控制系统,其特征在于,所述重定向路径信息模块用于:
在第一级站台与最后一级站台之间的任一站台接收到前一级站台传递的重定向路径信息之后,在确定本站台的错误路径登记位为第二标识且当前指令没有产生错误路径时,将接收的重定向路径信息继续传递给下一级站台。
7.根据权利要求6所述的一种指令流水线的回路控制系统,其特征在于,所述最后一级站台用于:
在接收到前一级站台传递的重定向路径信息之后,通过所述错误路径登记模块将本站台的错误路径登记位标识为第一标识,通过本站台的控制逻辑向第一级站台发送重定向取值信号。
8.根据权利要求7所述的一种指令流水线的回路控制系统,其特征在于,所述最后一级站台还用于:
在接收到前一级站台传递的重定向路径信息之后,通过本站台的控制逻辑通知第二级站台作废当前错误路径对应的指令。
9.一种指令流水线的回路控制方法,应用于权利要求1至7任一项所述的一种指令流水线的回路控制系统,其特征在于,所述回路控制方法包括:
(1)在各级站台的控制逻辑检测到当前指令产生错误路径之后,将本站台标识为第一标识,计算得到重定向路径信息并传递给下一级站台;在确定本站台为第一标识且接收到重定向取值标记时,将本站台标识为第二标识;
(2)在第一级站台与最后一级站台之间的任一站台接收到前一级站台传递的重定向路径信息之后,根据本站台的标识和当前指令,确定是否将接收的重定向路径信息继续传递给下一级站台;
(3)在最后一级站台接收到前一级站台传递的重定向路径信息之后,将本站台标识为第一标识,向第一级站台发送重定向取值信号;
(4)在第一级站台接收到最后一级站台发送的重定向取值信号之后,重新启动取值并产生重定向取值标记,将所述重定向取值标记与重新取得的指令一并发送给后续站台。
10.根据权利要求9所述的一种指令流水线的回路控制方法,其特征在于,步骤(1)包括:
在各级站台的控制逻辑检测到当前指令产生错误路径之后,将本站台的错误路径登记位标识为第一标识,用以作废后续进入本站台的所有指令,同时计算得到重定向路径信息并传递给下一级站台;在确定本站台的错误路径登记位为第一标识且接收到前一级站台发送的重定向取值标记时,将本站台的错误路径登记位标识为第二标识;
步骤(2)包括:
在第一级站台与最后一级站台之间的任一站台接收到前一级站台传递的重定向路径信息之后,在确定本站台的错误路径登记位为第二标识且当前指令没有产生错误路径时,将接收的重定向路径信息继续传递给下一级站台;
步骤(3)包括:
在最后一级站台接收到前一级站台传递的重定向路径信息之后,通过所述错误路径登记模块将本站台的错误路径登记位标识为第一标识,通过本站台的控制逻辑向第一级站台发送重定向取值信号,同时通知第二级站台作废当前错误路径对应的指令。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910821741.9A CN110764823B (zh) | 2019-09-02 | 2019-09-02 | 一种指令流水线的回路控制系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910821741.9A CN110764823B (zh) | 2019-09-02 | 2019-09-02 | 一种指令流水线的回路控制系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110764823A true CN110764823A (zh) | 2020-02-07 |
CN110764823B CN110764823B (zh) | 2021-11-16 |
Family
ID=69329304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910821741.9A Active CN110764823B (zh) | 2019-09-02 | 2019-09-02 | 一种指令流水线的回路控制系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110764823B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1673955A (zh) * | 2004-03-26 | 2005-09-28 | 国际商业机器公司 | 减少指令高速缓存和流水线处理器之间等待时间的装置和方法 |
US7103757B1 (en) * | 2002-10-22 | 2006-09-05 | Lsi Logic Corporation | System, circuit, and method for adjusting the prefetch instruction rate of a prefetch unit |
US7254700B2 (en) * | 2005-02-11 | 2007-08-07 | International Business Machines Corporation | Fencing off instruction buffer until re-circulation of rejected preceding and branch instructions to avoid mispredict flush |
CN102360282A (zh) * | 2011-09-26 | 2012-02-22 | 杭州中天微系统有限公司 | 快速处置分支指令预测错误的流水线处理器装置 |
CN102934075A (zh) * | 2010-06-28 | 2013-02-13 | 高通股份有限公司 | 用于使用预先通知技术改变程序的顺序流程的方法和设备 |
CN104813277A (zh) * | 2012-12-19 | 2015-07-29 | 英特尔公司 | 用于处理器的功率效率的向量掩码驱动时钟门控 |
US20150370574A1 (en) * | 2014-06-20 | 2015-12-24 | Imagination Technologies Limited | Replicating logic blocks to enable increased throughput |
CN105912307A (zh) * | 2016-04-27 | 2016-08-31 | 浪潮(北京)电子信息产业有限公司 | 一种Flash控制器数据处理方法及装置 |
CN107423029A (zh) * | 2016-05-23 | 2017-12-01 | 罗伯特·博世有限公司 | 计算单元 |
US10255074B2 (en) * | 2015-09-11 | 2019-04-09 | Qualcomm Incorporated | Selective flushing of instructions in an instruction pipeline in a processor back to an execution-resolved target address, in response to a precise interrupt |
CN110069285A (zh) * | 2019-04-30 | 2019-07-30 | 海光信息技术有限公司 | 一种检测分支预测的方法及处理器 |
-
2019
- 2019-09-02 CN CN201910821741.9A patent/CN110764823B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7103757B1 (en) * | 2002-10-22 | 2006-09-05 | Lsi Logic Corporation | System, circuit, and method for adjusting the prefetch instruction rate of a prefetch unit |
CN1673955A (zh) * | 2004-03-26 | 2005-09-28 | 国际商业机器公司 | 减少指令高速缓存和流水线处理器之间等待时间的装置和方法 |
US7254700B2 (en) * | 2005-02-11 | 2007-08-07 | International Business Machines Corporation | Fencing off instruction buffer until re-circulation of rejected preceding and branch instructions to avoid mispredict flush |
CN102934075A (zh) * | 2010-06-28 | 2013-02-13 | 高通股份有限公司 | 用于使用预先通知技术改变程序的顺序流程的方法和设备 |
CN102360282A (zh) * | 2011-09-26 | 2012-02-22 | 杭州中天微系统有限公司 | 快速处置分支指令预测错误的流水线处理器装置 |
CN104813277A (zh) * | 2012-12-19 | 2015-07-29 | 英特尔公司 | 用于处理器的功率效率的向量掩码驱动时钟门控 |
US20150370574A1 (en) * | 2014-06-20 | 2015-12-24 | Imagination Technologies Limited | Replicating logic blocks to enable increased throughput |
US10255074B2 (en) * | 2015-09-11 | 2019-04-09 | Qualcomm Incorporated | Selective flushing of instructions in an instruction pipeline in a processor back to an execution-resolved target address, in response to a precise interrupt |
CN105912307A (zh) * | 2016-04-27 | 2016-08-31 | 浪潮(北京)电子信息产业有限公司 | 一种Flash控制器数据处理方法及装置 |
CN107423029A (zh) * | 2016-05-23 | 2017-12-01 | 罗伯特·博世有限公司 | 计算单元 |
CN110069285A (zh) * | 2019-04-30 | 2019-07-30 | 海光信息技术有限公司 | 一种检测分支预测的方法及处理器 |
Also Published As
Publication number | Publication date |
---|---|
CN110764823B (zh) | 2021-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6055630A (en) | System and method for processing a plurality of branch instructions by a plurality of storage devices and pipeline units | |
US7809933B2 (en) | System and method for optimizing branch logic for handling hard to predict indirect branches | |
US5752259A (en) | Instruction cache configured to provide instructions to a microprocessor having a clock cycle time less than a cache access time of said instruction cache | |
US7631172B2 (en) | Apparatus and method for selectively overriding return stack prediction in response to detection of non-standard return sequence | |
EP0227892A2 (en) | Updates to branch history table in a pipeline processing system | |
JP2000215056A (ja) | 複数予測分岐命令にわたる命令フェッチの位置合わせ命令キャッシュ処理 | |
JP2003005956A (ja) | 分岐予測装置、プロセッサ、及び分岐予測方法 | |
JP2002152804A (ja) | 位置登録装置、位置登録方法および移動通信網 | |
CN110764823B (zh) | 一种指令流水线的回路控制系统及方法 | |
US20220283811A1 (en) | Loop buffering employing loop characteristic prediction in a processor for optimizing loop buffer performance | |
JP4624988B2 (ja) | データ推測マイクロプロセッサにおいて実行中のオペレーションのインスタンスがオペレーションのリプレイの割込みを防ぐためのシステム及び方法 | |
US20030023838A1 (en) | Novel fetch branch architecture for reducing branch penalty without branch prediction | |
US7913064B2 (en) | Operation frame filtering, building, and execution | |
US4967351A (en) | Central processor architecture implementing deterministic early condition code analysis using digit based, subterm computation and selective subterm combination | |
US7552287B2 (en) | Method and system of controlling a cache memory by interrupting prefetch request with a demand fetch request | |
US6807621B2 (en) | Pipelined microprocessor and a method relating thereto | |
JP2001236224A (ja) | 分岐予測テーブル汚染の低減方法 | |
US7036003B1 (en) | Instruction processing device and method for controlling branch instruction accompanied by mode change | |
KR19980079726A (ko) | 프로세서에 저장 인스트럭션을 전송하는 시스템 및 방법 | |
US11379152B2 (en) | Epoch-based determination of completion of barrier termination command | |
US7783871B2 (en) | Method to remove stale branch predictions for an instruction prior to execution within a microprocessor | |
US20100106943A1 (en) | Processing device | |
US7636837B2 (en) | Apparatus and method for controlling instructions at time of failure of branch prediction | |
GB2381101A (en) | System and method for maintaining branch information | |
US11625331B2 (en) | Cache control apparatus and cache system control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |