CN107423029A - 计算单元 - Google Patents

计算单元 Download PDF

Info

Publication number
CN107423029A
CN107423029A CN201710363750.9A CN201710363750A CN107423029A CN 107423029 A CN107423029 A CN 107423029A CN 201710363750 A CN201710363750 A CN 201710363750A CN 107423029 A CN107423029 A CN 107423029A
Authority
CN
China
Prior art keywords
instruction
kernel
cmp
computing unit
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710363750.9A
Other languages
English (en)
Other versions
CN107423029B (zh
Inventor
J.托普
S.胡夫纳格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN107423029A publication Critical patent/CN107423029A/zh
Application granted granted Critical
Publication of CN107423029B publication Critical patent/CN107423029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G06F11/167—Error detection by comparing the memory output

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Complex Calculations (AREA)
  • Hardware Redundancy (AREA)
  • Advance Control (AREA)

Abstract

本发明涉及计算单元。提出了一种计算单元（2），其包括有流水线功能的具有第一存储元件（8）的第一计算内核（4）和有流水线功能的具有第二存储元件（10）的第二计算内核（6）。第一计算内核（4）被构造为开始对指令（14）的流水线处理，其中第二计算内核（6）被构造为开始对指令（14）的冗余的流水线处理。比较单元（20）被构造为确定所述第一存储元件（8）的第一状态（16）与所述第二存储元件（10）的第二状态（18）之间的偏差（CMP=0），其中所述第一和所述第二计算内核（4、6）被构造为在所述偏差（CMP=0）被确定时开始对指令（14）的重新的流水线处理。

Description

计算单元
技术领域
本发明涉及一种根据权利要求1的前序部分所述的计算单元。
背景技术
公知的是，第一计算内核借助于第二计算内核以锁步方法（Lockstep-Verfahren）予以监视，以便识别错误、诸如随机持续性硬件错误以及例如由中子或阿尔法粒子引起的瞬态错误。为此，第二计算内核基本上与第一计算内核冗余地来构造，并且执行与第一计算内核相同的指令。
发明内容
本发明所基于的现有技术问题通过根据权利要求1所述的计算单元来解决。
所提出的是，有流水线功能的（Pipeline-faehig）第一计算内核被构造为开始对指令的流水线处理；有流水线功能的第二计算内核被构造为开始对该指令的冗余的流水线处理；比较单元被构造为确定第一存储元件的第一状态与第二存储元件的第二状态之间的偏差；并且第一和第二计算内核被构造为在所述偏差被确定时开始对该指令的重新的流水线处理。
以这种方式和方法，可以通过比较存储元件中的推测性数据实时地识别瞬态错误。通过重新开始对指令的流水线处理，同样实时地引入了用于修正所识别的瞬态错误的应对措施。这样，瞬态错误在相应流水线的范围内就已经被处理和消除。尤其是，瞬态错误的出现从架构设计上在计算内核之外变得不可见，这意味着，由于瞬态错误而被歪曲的结果在计算单元之外是不可见的。因此，改善了现有的锁步架构，并且实现了相对于瞬态错误的容差。
在一个有利的实施方式中，比较单元被构造为在开始对指令的重新的流水性处理以后确定在第一存储元件的第一状态与第二存储元件的第二状态之间的一致性。第一和第二计算内核包括回写单元，该回写单元被构造为在所述一致性被确定时将对指令的流水线处理的结果写入到相应的输出存储区中。由此，有利地实现了：即使在出现瞬态错误的情况下，计算单元的快速恢复也是可能的。此外，这还有利地在低的时间花费的情况下被实现，因为原则上不需要比对于指令的单次流水线处理所需的双倍时间多得多的时间。
在一个有利的实施方式中，比较单元被构造为在通过第一和第二计算内核对指令的重新的流水线处理以后确定重新的偏差。这样，可以推断出涉及所述两个计算内核中的至少一个的持续性错误。
在一个有利的实施方式中，第一和第二计算内核被构造为根据对偏差的确定来中断在该指令以后已经开始的其它指令的流水线处理。这样可以保证的是，通过对其它指令的处理而产生的有错误的数据没有被向外写并且借此没有变为可见。
在一个有利的实施方式中，为了对指令进行流水线处理，比较单元能实施在回写单元之前。由此，有利地实现了：对在所述两个计算内核中的状态的比较在建立所述计算内核的向外可见的状态之前就已经被执行。
在一个有利的实施方式中，执行单元被构造用于执行指令，其中为了对指令进行流水线处理，比较单元能实施在执行单元之后。因此，在处于相应的流水线末尾的流水线区域中的存储元件的状态彼此进行比较。
在一个有利的实施方式中，第一和第二计算内核被构造为在偏差被确定时将第一和第二存储元件的受偏差影响的存储区标记为有错误的。这样可以有利地避免：在对其它指令的随后的流水线处理中，存储元件的有错误的状态被流水线级使用。
在一个有利的实施方式中，第一和第二计算内核是时钟同步的。借此，比较单元可以在基本上相同的时间点被执行，并且没有出现不利的同步问题和/或时间延迟。
在一个有利的实施方式中，第一和第二计算内核以时钟偏移来运行。有利地，由此可以识别突然出现的可能以相同方式影响所述两个计算内核的错误。因此，得到在错误识别和运行安全性方面的优点。
附图说明
本发明的其它的实施方式和示例在随后对附图的描述中予以示出。在这种情况下，即使在不同的实施方式中也使用相同附图标记。在附图中：
图1和2分别示意性地示出了计算内核；
图3示出了比较单元；
图4示意性地示出了第一和第二流水线；
图5以示意性形式示出了流水线处理；
图6示出了示意性的框图；
图7示出了示意性的流程图；以及
图8以示意性形式示出了重复缓冲器的内容。
具体实施方式
图1示意性地示出了计算单元2，其具有有流水线能力的第一计算内核4和有流水线能力的第二计算内核6。第一计算内核4包括第一存储元件8。第二计算内核6包括第二存储元件10。输入单元12向两个计算内核4和6输送相同的指令14。指令14被设置用于在相应的计算内核4和6之内的流水线处理。借此，由计算内核4和6来执行对指令14的冗余的流水线处理。
根据对指令14的流水线处理，存储元件8占有状态16。根据对指令14的流水线处理，存储元件10占有状态18。状态16和18被输送给比较单元20。比较单元20将第一状态16与第二状态18进行比较，并且根据所述比较产生信号CMP。信号CMP要么显示出第一状态16与第二状态18之间的偏差，要么显示出第一状态16和第二状态18的一致性。信号CMP被输送给两个计算内核4和6。状态16和18是相应的存储元件8、10的所选择的寄存器或存储区的相应的内容。
如果信号CMB显示出第一状态16与第二状态18之间的一致性并且指令已经被处理过第一次了，那么查明没有错误并且结束对指令14的流水线处理，使得所计算的结果变为“忠实的（committed）”，这意味着，在相对应的流水线级中被回写到输出存储区中。
现在，如果借助于计算内核4和6执行对指令14的流水线处理已经开始过一次并且在开始对指令14的重新的流水线处理以后借助于比较单元20来确定状态16和18的一致性，那么不把对指令14的流水线处理的相应的结果22和24写入到未示出的输出存储区中。由于状态16和18的先前确定的偏差而借助于信号CMP来触发对重新的流水线处理的开始。
而如果在通过计算内核4和6对指令14进行重新的流水线处理以后根据信号CMP查明有重新的偏差，那么推断出有持续性错误，所述持续性错误尤其是涉及所述两个计算内核4和6中的至少一个的硬件故障。
存储元件8和10例如可以是相应的旁路网络的一部分。可替换地或者附加地，存储元件8和10可以包含相应的结果22和24，然后这些结果变为“忠实的”，并且被写入到输出存储区中。
计算单元2尤其是机动车的控制设备的一部分。通过所提出的借助于比较单元20对瞬态错误进行处理，可能的是提高总系统的可用性而且改善容错性。尤其是对于执行自动驾驶或高度自动驾驶的功能的控制设备来说，这里描述的计算单元2是有利的。有利地，也改善了驾驶员的用户体验，所述驾驶员仅仅被告知有不能消除的错误。而驾驶员甚至完全没有意识到有瞬态错误。这尤其是通过如下方式来实现：瞬态错误必须快速地被消除并且没有让驾驶员意识到。尤其是可以由计算单元2遵循对于自动驾驶所需的反应时间。
图2示出了计算单元2的一个可替换的实施方案。与图1不同，第一计算内核4包括比较单元20A，该比较单元20A类似于比较单元20地产生类似于信号CMP的信号CMPA。相对应地，第二计算内核6包括比较单元20B，该比较单元20B类似于比较单元20地并且类似于信号CMP地产生信号CMPB。信号CMPA和CMPB在相应的处理器核4和6中被用于判断是否执行对指令14的流水线处理的重复。
图3示例性地示出了比较单元20。状态16和18被输送给XNOR块26。XNOR块26在所述两个被输送的状态16和18一致时产生逻辑1（真（true））。如果所述两个状态16和18不一致，那么XNOR块26产生逻辑0（假）。
图4示意性地示出了第一计算内核4的第一流水线30和第二处理器核6的第二流水线32。两个处理器核4和6是时钟同步的，这尤其意味着，时钟信号CLK1和CLK2基本上相同地延伸。指令14被加载在指令加载级IF中。在跟随指令加载级IF的解码级D中，所加载的指令14被解码，并且所需的数据被加载到相对应的处理器核寄存器中。在执行级E中执行指令14。在跟随执行级E的存储器访问级M中，访问存储器，并且执行对校验和的确定。通过计算校验和，能使相应的结果22、24在离开计算内核4、6以后可信。这意味着，在紧挨着存储器访问级M的对应于比较单元20的比较级CM中，使存储元件8和10的状态16和18彼此进行比较并且根据此在比较级CM之后执行回写级WB，以便将对指令14的流水线处理的结果写入到输出存储区中。
借此，在对指令14进行流水线处理时，比较单元20能被实施在与回写级WB相对应的回写单元之前。未示出的执行单元被构造用于根据执行级E来执行指令14。用于对指令14进行流水线处理的比较单元20能实施在执行单元之后。第一和第二计算内核4和6尤其是时钟同步的，使得在对比较级CM的处理之前，相应的存储元件8和10的状态16、18保持固定。可替换地，计算内核4和6也可以以基本上恒定的时钟偏移来工作，这意味着，用于对指令14进行冗余处理的各个流水线级不是同时被处理，而是时间错开地被处理。
图5以示意性形式示出了在出现瞬态错误F时在处理器核4中的流水线处理。错误F例如在对指令14进行处理时在执行级E中出现，并且在比较级CM中被识别出。在比较级CM中识别出错误时，已经开始对指令34、36、38和40的流水线处理。因为现在已经确定了存储元件8和10的状态的偏差，所以中断对在受所述错误F影响的指令14之后已经开始的其它指令34-40的流水线处理。停止对其它指令42的加载。更确切地说，在比较级CM中查明有错误F以后在一个时钟周期内对错误特征位POIS进行置位，以便禁止流水线级的所有处理或者至少阻止结果在回写级WB中的回写。可替换地，可以首先确定哪些指令受到有区别的状态16和18影响，也就是说，检查相对应的数据相关性，以便紧接着只是结束或丢弃对指令的受到有区别的状态16和18影响的那些处理。
从时间点TS起，开始对指令14的流水线处理的重复，其中在该重复期间将特征位REPL置位到逻辑1。如果要么错误特征位POIS要么特征位REPL被置位到逻辑1，那么将另一特征位RET回置到逻辑0。在比较级CM中未查明有错误F的情况下成功进行对指令14的流水线处理以后，可以正常地继续对指令的流水线处理。尤其是，指令34-42现在进行处理。在回写以前，在回写级WB中始终检查特征位RET是否被置位，并且只有当该特征位被置位为RET=1时才发生回写。
指令加载级IF同样检查特征位RET是否被置位。如果特征位RET被置位到逻辑0，那么特征位REPL被置位到逻辑1。不执行对在没有所确定的偏差的情况下设置的指令的加载。更确切地说，指令14重新被加载，借此开始对指令的重新的流水线处理。只有在将指令14的流水线处理的结果的成功回写以后才在回写级WB中将特征位REPL置位到逻辑0。
如果在重复阶段（REPL=1）期间在比较级CM中应该会识别出其它错误，那么推断出有持续性错误，并且另一单元可以引入相对应的措施，并且例如有序地将系统、尤其是控制设备关闭。当然，对指令14的执行的重复的数目是能设定的。
图6示出了用于产生特征位RET的示意性的框图50。框图50尤其是比较单元20的一部分。信号CMP经取反后（negiert）被输送给AND块52。此外，特征位REPL经取反后被输送给块52。特征位REPL和特征位MISM经取反后被输送给AND块54。一旦对指令14的流水线处理的第一次重复已经成功地被执行，特征位MISM就被置位到逻辑0。块52和54的结果被输送给OR块56，所述OR块56产生特征位RET。
图7示出了用于阐述比较单元20的功能的示意性的流程图58。根据块60，开始对指令14的第一次流水线处理。在块62判断存储元件8和10是否具有相同的状态。如果情况如此，那么紧接着可以在块64中在回写级WB中将对指令14的流水线处理的结果回写到输出存储区中。但是如果存储元件8和10的状态16和18彼此有区别，那么根据块66由所述两个计算内核4和6进行对指令14的流水线处理的重复。在块68确定存储元件8和10的状态16和18是否一致。如果情况如此，那么根据块70在回写级WB中将对指令14的流水线处理的结果回写到输出存储区中。但是如果状态16和18彼此有偏差，那么在块68中判定切换到块72中。在块72中查明：存在持续性错误。
图8以示意性形式示出了重复缓冲器80的内容。所述重复缓冲器80包括特征位REPL、要重复的指令14的地址90，以及特征位MISM，并且由比较单元20使用。

Claims (10)

1.一种计算单元（2），其包括有流水线功能的具有第一存储元件（8）的第一计算内核（4）和有流水线功能的具有第二存储元件（10）的第二计算内核（6），
- 其中所述第一计算内核（4）被构造为开始对指令（14）的流水线处理；并且
- 其中所述第二计算内核（6）被构造为开始对所述指令（14）的冗余的流水线处理，
其特征在于，
- 比较单元（20）被构造为确定所述第一存储元件（8）的第一状态（16）与所述第二存储元件（10）的第二状态（18）之间的偏差（CMP=0）；并且
- 所述第一和所述第二计算内核（4、6）被构造为在所述偏差（CMP=0）被确定时开始对所述指令（14）的重新的流水线处理。
2.根据权利要求1所述的计算单元（2），
- 其中所述比较单元（20）被构造为在开始对所述指令（14）的重新的流水性处理以后确定所述第一存储元件（8）的第一状态（16）与所述第二存储元件（10）的第二状态（18）之间的一致性（CMP=1）；并且
- 其中所述第一和所述第二计算内核（4、6）包括回写单元，所述回写单元被构造为在所述一致性（CMP=1）被确定时将对所述指令（14）的流水线处理的结果（22、24）写入到相应的输出存储区中。
3.根据权利要求1或2所述的计算单元（2），
- 其中所述比较单元（20）被构造为在通过所述第一和所述第二计算内核（4、6）进行对所述指令（14）的重新的流水线处理以后确定重新的偏差（CMP=0）。
4.根据前述权利要求之一所述的计算单元（2），
- 其中所述第一和所述第二计算内核（4、6）被构造为根据对所述偏差（CMP=0）的确定来中断在所述指令（14）以后已经开始的对其它指令（34-40）的流水线处理。
5.根据前述权利要求之一所述的计算单元（2），
- 其中为了对所述指令（14）进行流水线处理，所述比较单元（20）能实施在回写单元之前。
6.根据前述权利要求之一所述的计算单元（2），
- 其中执行单元被构造用于执行所述指令（14），并且其中为了对所述指令（14）进行流水线处理，所述比较单元（20）能实施在所述执行单元之后。
7.根据前述权利要求之一所述的计算单元（2），
- 其中所述第一和所述第二计算内核（4、6）被构造为在所述偏差（CMP=0）被确定时将所述第一和所述第二存储元件（8、10）的受所述偏差（CMP=0）影响的存储区标记为有错误的。
8.根据前述权利要求之一所述的计算单元（2），
- 其中所述第一和所述第二计算内核（4、6）是时钟同步的。
9.根据权利要求1至7之一所述的计算单元（2），
- 其中所述第一和所述第二计算内核（4、6）以时钟偏移来运行。
10.一种用于机动车的控制设备，所述控制设备包括根据前述权利要求之一所述的计算单元（2）。
CN201710363750.9A 2016-05-23 2017-05-22 计算单元 Active CN107423029B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016208864.5A DE102016208864A1 (de) 2016-05-23 2016-05-23 Recheneinheit
DE102016208864.5 2016-05-23

Publications (2)

Publication Number Publication Date
CN107423029A true CN107423029A (zh) 2017-12-01
CN107423029B CN107423029B (zh) 2024-04-19

Family

ID=60255130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710363750.9A Active CN107423029B (zh) 2016-05-23 2017-05-22 计算单元

Country Status (2)

Country Link
CN (1) CN107423029B (zh)
DE (1) DE102016208864A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110764823A (zh) * 2019-09-02 2020-02-07 芯创智（北京）微电子有限公司 一种指令流水线的回路控制系统及方法
CN113791737A (zh) * 2021-09-15 2021-12-14 北京航空航天大学 一种非易失性存储阵列的软错误检测方法及装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5054026A (en) * 1988-08-12 1991-10-01 Nec Corporation Microprocessor having functional redundancy monitoring mode of operation
US5317726A (en) * 1987-11-09 1994-05-31 Tandem Computers Incorporated Multiple-processor computer system with asynchronous execution of identical code streams
CN1336587A (zh) * 2000-07-26 2002-02-20 国际商业机器公司 在以正常模式执行指令期间执行硬件测试的处理器
US6477638B1 (en) * 1999-10-01 2002-11-05 Hitachi, Ltd. Synchronized instruction advancement through CPU and FPU pipelines
US20050066148A1 (en) * 2003-09-18 2005-03-24 International Business Machines Corporation Multiple parallel pipeline processor having self-repairing capability
CN101551764A (zh) * 2009-02-27 2009-10-07 北京时代民芯科技有限公司 基于同步冗余线程与编码技术的抗单粒子效应系统及方法
US20100269022A1 (en) * 2008-11-26 2010-10-21 Arizona Board of Regents, for and behalf of Arizona State University Circuits And Methods For Dual Redundant Register Files With Error Detection And Correction Mechanisms
CN104049941A (zh) * 2013-03-15 2014-09-17 英特尔公司 跟踪指令的控制流程
CN105260256A (zh) * 2015-10-27 2016-01-20 首都师范大学 一种双模冗余流水线的故障检测及回退方法
CN105320579A (zh) * 2015-10-27 2016-02-10 首都师范大学 面向sparc v8处理器的自修复双冗余流水线及容错方法
CN205193787U (zh) * 2015-10-27 2016-04-27 首都师范大学 一种双模冗余流水线的故障检测及回退装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317726A (en) * 1987-11-09 1994-05-31 Tandem Computers Incorporated Multiple-processor computer system with asynchronous execution of identical code streams
US5054026A (en) * 1988-08-12 1991-10-01 Nec Corporation Microprocessor having functional redundancy monitoring mode of operation
US6477638B1 (en) * 1999-10-01 2002-11-05 Hitachi, Ltd. Synchronized instruction advancement through CPU and FPU pipelines
CN1336587A (zh) * 2000-07-26 2002-02-20 国际商业机器公司 在以正常模式执行指令期间执行硬件测试的处理器
US20050066148A1 (en) * 2003-09-18 2005-03-24 International Business Machines Corporation Multiple parallel pipeline processor having self-repairing capability
US20100269022A1 (en) * 2008-11-26 2010-10-21 Arizona Board of Regents, for and behalf of Arizona State University Circuits And Methods For Dual Redundant Register Files With Error Detection And Correction Mechanisms
CN101551764A (zh) * 2009-02-27 2009-10-07 北京时代民芯科技有限公司 基于同步冗余线程与编码技术的抗单粒子效应系统及方法
CN104049941A (zh) * 2013-03-15 2014-09-17 英特尔公司 跟踪指令的控制流程
CN105260256A (zh) * 2015-10-27 2016-01-20 首都师范大学 一种双模冗余流水线的故障检测及回退方法
CN105320579A (zh) * 2015-10-27 2016-02-10 首都师范大学 面向sparc v8处理器的自修复双冗余流水线及容错方法
CN205193787U (zh) * 2015-10-27 2016-04-27 首都师范大学 一种双模冗余流水线的故障检测及回退装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110764823A (zh) * 2019-09-02 2020-02-07 芯创智（北京）微电子有限公司 一种指令流水线的回路控制系统及方法
CN110764823B (zh) * 2019-09-02 2021-11-16 芯创智（北京）微电子有限公司 一种指令流水线的回路控制系统及方法
CN113791737A (zh) * 2021-09-15 2021-12-14 北京航空航天大学 一种非易失性存储阵列的软错误检测方法及装置
CN113791737B (zh) * 2021-09-15 2024-02-02 北京航空航天大学 一种非易失性存储阵列的软错误检测方法及装置

Also Published As

Publication number Publication date
DE102016208864A1 (de) 2017-11-23
CN107423029B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
US6854075B2 (en) Simultaneous and redundantly threaded processor store instruction comparator
US7401210B2 (en) Selecting subroutine return mechanisms
JP2010526392A (ja) システムおよびパイプラインプロセッサにおける条件命令実行の加速のためのローカル条件コードレジスタの使用方法
CN107423029A (zh) 计算单元
US20100110813A1 (en) Precharge control circuits and methods for memory having buffered write commands
US10303566B2 (en) Apparatus and method for checking output data during redundant execution of instructions
US20100017579A1 (en) Program-Controlled Unit and Method for Operating Same
US10725736B2 (en) Determination of a match between data values stored by several arrays
US20030005241A1 (en) Write protect method
US11847060B2 (en) Data cache with prediction hints for cache hits
EP3525210B1 (en) Data register monitoring
CN103473153B (zh) 用于检测微控制器中的潜在故障的方法和系统
US20090024908A1 (en) Method for error registration and corresponding register
CN115756608A (zh) 指令执行方法、共享缓存、计算机系统及存储介质
JP2006344087A (ja) 制御装置のタスク管理装置、及び、制御装置のタスク管理方法
US6920515B2 (en) Early exception detection
US20210124635A1 (en) Multicore system
US20220057942A1 (en) Determination of a match between data values stored by three or more arrays
US11113099B2 (en) Method and apparatus for protecting a program counter structure of a processor system and for monitoring the handling of an interrupt request
JP2008262557A (ja) 制御装置のタスク管理装置、及び、制御装置のタスク管理方法
US20150006827A1 (en) Method for detecting bank collision at a memory and device therefor
CN110515660B (zh) 一种加速原子指令执行的方法和装置
US7363547B2 (en) Error-detection cell for an integrated processor
US5016208A (en) Deferred comparison multiplier checker
US9164770B2 (en) Automatic control of multiple arithmetic/logic SIMD units

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant