CN110750946A - 集成电路网表仿真加速方法及其系统 - Google Patents

Abstract

本申请涉及集成电路领域，公开了一种集成电路网表仿真加速方法及其系统。能够大大减少网表仿真所消耗的时间。该方法包括：对整张的原始网表运行第一仿真，其中网表被预先分割为多个模块；当第一仿真运行到约定时刻，获取网表中至少一个模块的各个输出端口的信号值；根据所获取的信号值，为至少一个模块生成替代模块，其中替代模块的各个输出端口保持在第一仿真运行到约定时刻所获取的信号值；使用至少一个替代模块代替原始网表中对应的模块，对包含替代模块的网表运行第二仿真。

Description

集成电路网表仿真加速方法及其系统

技术领域

本申请涉及集成电路领域，特别涉及集成电路网表仿真加速技术。

背景技术

随着集成电路的日益庞大，门级电路的级数增多，传统的CAD工具的速度限制尤为明显，正常百万级门级一次电路仿真需要花费几个小时，千万门级一次电路仿真往往是一天到两天时间，整个后端仿真验证需要花费以月来计的时间，对于需要迅速市场化的芯片行业是时间成本的浪费。

申请号为201510342090.7的中国专利公开了一种《一种超大规模集成电路门级网表仿真的加速方法》，该方法在全网表仿真中将RTL级寄存器的值灌入到门级网表对应的寄存器中，用于激励和初始化部分，仅仅节省了上电时寄存器的设定部分时间，而对于之后类似的数据流传输和采样信号的处理毫无作用。如今，大多数千万门级电路功能越来越复杂，寄存器设定占用的时间相较于后面的信号处理环节大大缩短，此种方法节省的时间可谓杯水车薪。另外，对于布局布线以后的网表(流片最接近的网表)来说，由于线网优化，信号名称不能直接对应，该方法无的放矢。

发明内容

本申请的目的在于提供一种集成电路网表仿真加速方法及其系统，能够大大缩短网表仿真所消耗的时间。

为了解决上述问题，本申请公开了一种集成电路网表仿真加速方法，包括：

对整张的原始网表运行第一仿真，其中该原始网表被预先分割为多个模块；

当该第一仿真运行到约定时刻，获取该原始网表中至少一个模块的各个输出端口的信号值；

根据所获取的信号值，为该至少一个模块生成对应的替代模块，其中该替代模块的各个输出端口保持在该第一仿真运行到约定时刻所获取的该至少一个模块的各个输出端口的信号值；

使用至少一个该替代模块代替该原始网表的多个模块中对应的模块，对包含该替代模块的网表运行第二仿真。

在一优选例中，该约定时刻是系统级复位后该多个模块处于空闲状态的时刻。

在一优选例中，该多个模块相互之间是功能和时序不相关的。

在一优选例中，该“根据所获取的信号值，为该至少一个模块生成替代模块"的步骤进一步包括：

根据该至少一个模块的第一网表生成该替代模块的第二网表，其中该第二网表仅保留该第一网表的端口信息，不保留该第一网表的逻辑内容；

根据所获取的信号值，对该第二网表的各个输出端口进行强制赋值。

在一优选例中，该对整张的原始网表运行第一仿真的步骤之前，还包括：

对该至少一个模块的端口信号进行分类，挑选出输入和输出信号名称、和全路径信息。

在一优选例中，该获取该网表中至少一个模块的各个输出端口的信号值的步骤包括：

运用波形或脚本的方式获取该网表中至少一个模块的各个输出端口的信号值。

在一优选例中，该对包含该替代模块的网表运行第二仿真的步骤之前还包括：将与该原始网表相对应的反标文件分割为多个部分，分别对应该多个模块；

该对包含该替代模块的网表运行第二仿真的步骤中还包括：在进行该第二仿真时，不加载该反标文件中与该替代模块相对应的部分。

本申请还公开了一种集成电路网表仿真加速系统，包括：

网表划分单元，用于将整张的原始网表预先分割为多个模块；

第一仿真单元，用于对该原始网表运行第一仿真；

信号提取单元，用于当该第一仿真运行到约定时刻，获取该原始网表中至少一个模块的各个输出端口的信号值；

替代生成单元，用于根据所获取的信号值，为该至少一个模块生成对应的替代模块，其中该替代模块的各个输出端口保持在该第一仿真运行到约定时刻所获取的该至少一个模块的各个输出端口的信号值；

第二仿真单元，用于使用至少一个该替代模块代替该原始网表的多个模块中对应的模块，对包含该替代模块的网表运行第二仿真。

本申请还公开了一种集成电路网表仿真加速系统，包括：

存储器，用于存储计算机可执行指令；以及，

处理器，用于在执行该计算机可执行指令时实现如前文描述的方法中的步骤。

本申请还公开了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机可执行指令，该计算机可执行指令被处理器执行时实现如前文描述的方法中的步骤。

本申请实施方式中，对整张的原始网表进行少量的模拟，获得约定条件下各模块的输出端口的信号值，用替代模块模拟约定条件下实际模块的输出，通过用替代模块代替网表中部分模块，对另一部分模块进行全功能的仿真，可以大大减少实际需要仿真的网表规模，从而大大减少网表仿真所消耗的时间。

进一步地，在仿真之前，预先对需要被替代的模块的端口信号进行分类，挑选出输入和输出信号名称，全路径等等信息，可以快速获取约定时刻输出端口的信号值，提高替代模块生成的效率。

进一步地，对反标文件进行相应的模块划分，在仿真时不加载与替代模块相对应的部分反标文件，这样可以避免仿真时遇到警告和错误，使得仿真可以顺利进行。

本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均因视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。

附图说明

图1是本发明第一实施方式中一种集成电路网表仿真加速方法的流程示意图；

图2是本发明第二实施方式中一种集成电路网表仿真加速系统的结构示意图；

图3是本发明第一实施方式中网表划分的示意图；

图4是本发明第一实施方式中是在网表中加入替代模块的示意图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。

部分概念的说明：

反标文件：即包含芯片门级所有cell的延时信息和所有net的延时信息文件。

CAD：计算机辅助设计(Computer Aided Design)。

下面概要说明本申请的部分创新点：

将超大规模集成电路的传统网表仿真进行拆分，例如将功能和时序不相关的模块拆分开来，这些模块一般没有相互激励、没有相互继承，例如在顶层架构中属于并行的模块。拆分后分为顶层网表和各功能模块网表若干。通过一次全功能网表仿真的信号值提取，由拆分模块生成替代模块(典型地，替代模块仅保留对应的拆分模块的输出信号，其他功能单元全部去掉)，在接下来的仿真中采用替代模块来加速仿真，同时保留整个芯片级的时延信息进行芯片级仿真。此技术方案可以大大缩小门级网表的门级数目，提升网表仿真的时间和效率。此外，此技术方案百分之百的保留整个芯片级的顶层信息(例如，clock/resettree，sync逻辑)，使得各个模块的后端仿真更加真实可靠。

相较于现有技术，本发明实施方式缩减的是整个仿真过程的编译门级数，从而减少CAD仿真器负载，加快速度。不仅仅加速寄存器配置的时间，更加速整个功能仿真所有进程的时间。而且，对于布局布线之后的网表(流片最接近的网表)，本发明实施方式依旧可以起到加速的作用。

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。

本发明第一实施方式涉及一种集成电路网表仿真加速方法。图1是该集成电路网表仿真加速方法的流程示意图。该集成电路网表仿真加速方法包括：

在步骤101中，对整张的原始网表运行第一仿真，其中原始网表被预先分割为多个模块。将原始网表分割成多个模块的分割方式可以是多种多样的。可选地，被分割的多个模块相互之间是功能和时序不相关的，例如，没有相互激励，相互继承，在顶层架构中属于并行的模块。可选地，被分割的多个模块是相互独立的多个功能模块。图3示例性地示出了原始网表分割的示意图，整张的原始网表被拆分为顶层网表和各功能模块网表(功能模块A至Z的网表)。

此后进入步骤102，当第一仿真运行到约定时刻，获取网表中至少一个模块的各个输出端口的信号值。在一个实施例中，约定时刻是系统级复位后多个模块处于空闲状态的时刻；该时刻又可以被称为复位释放掉时刻，选定这个时刻，原因在于这些模块在不进行测试时，不存在任何变化的激励和任何变化的输出，故保持复位释放掉时刻的值不变，对于其他不相关模块无任何影响。在另一个实施例中，对于特殊功能模块，可进行多次提取，以便能正常启动全系统并能正常运行；一些特殊模块，在复位释放时的输出值可能并不能使得系统正常的逻辑功能运行起来，而该特殊模块在复位释放掉若干时间后的输出值才能使系统的正常运行，逻辑合理；故对于这些特殊模块我们往往需要提取多次，然后把中间的时间计算出来而进行缩短处理，添加到替代模块中去，即替代模块中添加两次的输出值，然后中间设定时间延迟。在其他实施例中，还可以是其他时刻。在一个实施例中，对需要替代的模块的所有输出端信号值进行提取，用于产生替代模块以加速仿真，注意可以仅提取输出端的值而忽略输入端的值信息，因为输出端才对级联模块有逻辑功能作用，此步骤不限于提取信息分类，但都是基于需要替代的模块的相关信息。

此后进入步骤103，根据所获取的信号值，为至少一个模块生成对应的替代模块，其中替代模块的各个输出端口保持在第一仿真运行到约定时刻所获取对应模块各个输出端口的信号值。在一个实施例中，根据至少一个模块的第一网表生成替代模块的第二网表，其中第二网表仅保留第一网表的端口信息，不保留第一网表的逻辑内容。根据所获取的信号值，对第二网表的各个输出端口进行强制赋值。图4示出了替代模块与原始网表中各模块的关系。在此，以图4中的功能模块A是需要替代的模块为例，根据图4中的功能模块A网表生成Fake A网表，其中Fake A网表仅保留功能模块A网表的端口信息，而不保留功能模块A网表的逻辑内容，然后将所获取的功能模块A网表的各个输出端口的信号值强行赋值给FakeA网表的对应的各个输出端口。通过建立假的功能模块(即，替代模块)网表，仅保留端口信息而使下级子模块去除的方式，让用户选择以最小的门级数路进行仿真，进而到达加速的目的。

此后进入步骤104，使用至少一个替代模块代替原始网表中对应的模块，对包含替代模块的网表运行第二仿真。

具体地，根据仿真需要测试的内容来决定采用功能模块网表还是Fake网表，例如进行功能模块Z的仿真，则可以把功能模块A-Y网表统统用Fake网表(即，Fake A-Y网表)替代，然后，对经过替代后的网表进行仿真，这样可直接减少仿真中的实际门级数以起到真正加速的作用。

通过对整张的原始网表进行少量的模拟，获得约定条件下各模块的输出端口的信号值，用替代模块模拟约定条件下实际模块的输出，通过用替代模块代替网表中部分模块，对另一部分模块进行全功能的仿真，可以大大减少实际需要仿真的网表规模，从而大大减少网表仿真所消耗的时间。

可选地，在步骤101进行第一仿真之前，对至少一个模块的端口信号进行分类，挑选出输入和输出信号名称、和全路径信息。在仿真之前预先对需要被替代的模块的端口信号进行分类，挑选出输入和输出信号名称，全路径等等信息，可以快速获取约定时刻输出端口的信号值，提高替代模块生成的效率。

可选地，在步骤102中，可以运用波形或脚本的方式获取各个输出端口的信号值。

可选地，对原始网表相对应的反标文件也可以进行相应的处理。具体地说，在步骤104之前，将与原始网表相对应的反标文件分割为多个部分，分别对应多个模块。在步骤104进行第二仿真时，不加载反标文件中与替代模块相对应的部分，只加载反标文件中对应于非替代模块的那些部分。对反标文件进行相应的模块划分，在仿真时不加载与替代模块相对应的部分反标文件，这样可以避免仿真时遇到的警告和错误，使得仿真可以顺利进行。

可选地，在平台中加载开关选项(eg,`define)用于选择仿真中实际运用到的功能模式是替代模块或者真实模块。即针对仿真测试用例所需要测试的功能，把非逻辑直接相关的其他模块进行替代处理，直接减少CAD功能所需要编译的门级数量，可以加快仿真速度。其次，对于时序相关的反标文件也可以做对应的开关控制。由此可见，不同的测试用例需采用不同的开关选项。

需要说明的是，本发明实施方式获取的是各模块的输出信号，而并非延时信息。各模块的输出信号是通过初步的仿真得到的，而延迟信息是通过外部的实验得到的。此外，本发明实施方式是全网表的仿真，把功能上不相关的模块用替代模块替代，并不是模块级的仿真。

为了方便对本发明实施方式的理解，下面举一个具体的例子，可以理解，本发明的保护范围并不限于该例子所提到的具体方案。

在一个芯片项目中，将整张的原始网表按照拆分原则拆分为顶层网表和A,B,C,D,E,F,G网表。事先将A-G网表中的所有输出信号进行脚本提取，同时添加该信号在全路径信息，即生成所有拆分模块的输出值的全路径信息。将这个文件再次脚本处理，整理为等待复位释放后一小段时间的打印所有输出值的全路径输出值。

进行全网表仿真，加载上面的打印信息，打印完毕即停止($finish)。此时可得到带有全路径信息的信号在复位释放后一小段时间所有端口的输出值。将这些端口输出值再根据模块的不同，用脚本处理生成替代模块。所谓替代模块是使原有模块网表仅保留输入输出端口定义，而内部子模块和功能全部去掉，将原有模块网表的输出端口的输出值强制设置为替代模块的对应输出端口的输出值中。即A网表，变为A0网表，A0网表中仅仅只有输出值，无任何逻辑功能存在。B-G网表依此类推。

在网表级仿真环境中，添加开关：如果define A_FAKE，则A0网表被采用，如果没有define A_FAKE，则A网表被采用，依此类推B-G网表。在某一个具体测试用例中，根据测试内容不同，调整这些开关选项后开始网表级仿真。

本发明其实当时在后端门级网表仿真中能够真正减少门级仿真数量，降低CAD工具负载，对于超大规模的集成电路的仿真优化是有显著效果的，大大减少了仿真周期，量产和投片周期都相应缩短。一个例子的效果如下表体现：

可见，无论是仿真门级数目还是仿真时间都得到了数量级级别的缩减，例如上述表格的示例中仿真时间从6.3小时变为0.75小时，效率提高了8.4倍，效果极其显著。

本发明第二实施方式涉及一种集成电路网表仿真加速系统。图2是该集成电路网表仿真加速系统的结构示意图。该集成电路网表仿真加速系统包括：

网表划分单元，用于将原始网表预先分割为多个模块。将网表分割成多个模块的分割方式可以是多种多样的。可选地，被分割的多个模块相互之间是功能和时序不相关的，例如，没有相互激励，相互继承，在顶层架构中属于并行的模块。可选地，被分割的多个模块是相互独立的多个功能模块。

第一仿真单元，用于对整张的原始网表运行第一仿真。在一个实施例中，约定时刻是系统级复位后，多个模块处于空闲状态的时刻。在其他实施例中，也可以是其他时刻。在一个实施例中，可以运用波形或脚本的方式获取各个输出端口的信号值。

信号提取单元，用于当第一仿真运行到约定时刻，获取网表中至少一个模块的各个输出端口的信号值。在一个实施例中，根据至少一个模块的第一网表生成替代模块的第二网表，其中第二网表仅保留第一网表的端口信息，不保留第一网表的逻辑内容。根据所获取的信号值，对第二网表的各个输出端口进行强制赋值。

替代生成单元，用于根据所获取的信号值，为至少一个模块生成对应的替代模块，其中替代模块的各个输出端口保持在第一仿真运行到约定时刻所获取的至少一个模块的各个输出端口的信号值。

第二仿真单元，用于使用至少一个替代模块代替原始网表多个模块中对应的模块，对包含替代模块的网表运行第二仿真。

可选地，该系统还包括反标文件分割单元，用于将与原始网表相对应的反标文件分割为多个部分，分别对应多个模块。第二仿真单元在进行第二仿真时，不加载反标文件中与替代模块相对应的部分，只加载反标文件中对应于非替代模块的那些部分。

第一实施方式是与本实施方式相对应的方法实施方式，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

需要说明的是，本领域技术人员应当理解，上述集成电路网表仿真加速系统的实施方式中所示的各模块的实现功能可参照前述集成电路网表仿真加速方法的相关描述而理解。上述集成电路网表仿真加速系统的实施方式中所示的各模块的功能可通过运行于处理器上的程序(可执行指令)而实现，也可通过具体的逻辑电路而实现。本发明实施方式上述集成电路网表仿真加速系统如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施方式的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本发明各个实施方式所述方法的全部或部分。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read Only Memory)、磁碟或者光盘等各种可以存储程序代码的介质。这样，本发明实施方式不限制于任何特定的硬件和软件结合。

相应地，本发明实施方式还提供一种计算机存储介质，其中存储有计算机可执行指令，该计算机可执行指令被处理器执行时实现本发明的各方法实施方式。

此外，本发明实施方式还提供一种集成电路网表仿真加速系统，其中包括用于存储计算机可执行指令的存储器，以及，处理器；该处理器用于在执行该存储器中的计算机可执行指令时实现上述各方法实施方式中的步骤。

需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。

在本申请提及的所有文献都在本申请中引用作为参考，就如同每一篇文献被单独引用作为参考那样。此外应理解，在阅读了本申请的上述讲授内容之后，本领域技术人员可以对本申请作各种改动或修改，这些等价形式同样落于本申请所要求保护的范围。

Claims (10)

1.一种集成电路网表仿真加速方法，其特征在于，包括：

对整张的原始网表运行第一仿真，其中所述原始网表被预先分割为多个模块；

当所述第一仿真运行到约定时刻，获取所述原始网表中至少一个模块的各个输出端口的信号值；

根据所获取的信号值，为所述至少一个模块生成对应的替代模块，其中所述替代模块的各个输出端口保持在所述第一仿真运行到约定时刻所获取的所述至少一个模块的各个输出端口的信号值；

使用至少一个所述替代模块代替所述原始网表的多个模块中对应的模块，对包含所述替代模块的网表运行第二仿真。

2.根据权利要求1所述的集成电路网表仿真加速方法，其特征在于，所述约定时刻是系统级复位后所述多个模块处于空闲状态的时刻。

3.根据权利要求1所述的集成电路网表仿真加速方法，其特征在于，所述多个模块相互之间是功能和时序不相关的。

4.根据权利要求1所述的集成电路网表仿真加速方法，其特征在于，所述“根据所获取的信号值，为所述至少一个模块生成替代模块"的步骤进一步包括：

根据所述至少一个模块的第一网表生成所述替代模块的第二网表，其中所述第二网表仅保留所述第一网表的端口信息，不保留所述第一网表的逻辑内容；

根据所获取的信号值，对所述第二网表的各个输出端口进行强制赋值。

5.根据权利要求1所述的集成电路网表仿真加速方法，其特征在于，所述对整张的原始网表运行第一仿真的步骤之前，还包括：

对所述至少一个模块的端口信号进行分类，挑选出输入和输出信号名称、和全路径信息。

6.根据权利要求1所述的集成电路网表仿真加速方法，其特征在于，所述获取所述网表中至少一个模块的各个输出端口的信号值的步骤包括：

运用波形或脚本的方式获取所述网表中至少一个模块的各个输出端口的信号值。

7.根据权利要求1至6中任一项所述的集成电路网表仿真加速方法，其特征在于，所述对包含所述替代模块的网表运行第二仿真的步骤之前还包括：将与所述原始网表相对应的反标文件分割为多个部分，分别对应所述多个模块；

所述对包含所述替代模块的网表运行第二仿真的步骤中还包括：在进行所述第二仿真时，不加载所述反标文件中与所述替代模块相对应的部分。

8.一种集成电路网表仿真加速系统，其特征在于，包括：

网表划分单元，用于将原始网表预先分割为多个模块；

第一仿真单元，用于对所述原始网表运行第一仿真；

信号提取单元，用于当所述第一仿真运行到约定时刻，获取所述原始网表中至少一个模块的各个输出端口的信号值；

替代生成单元，用于根据所获取的信号值，为所述至少一个模块生成对应的替代模块，其中所述替代模块的各个输出端口保持在所述第一仿真运行到约定时刻所获取的所述至少一个模块的各个输出端口的信号值；

第二仿真单元，用于使用至少一个所述替代模块代替所述原始网表的多个模块中对应的模块，对包含所述替代模块的网表运行第二仿真。

9.一种集成电路网表仿真加速系统，其特征在于，包括：

存储器，用于存储计算机可执行指令；以及，

处理器，用于在执行所述计算机可执行指令时实现如权利要求1至7中任意一项所述的方法中的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如权利要求1至7中任意一项所述的方法中的步骤。

Images