CN110750944B - 一种仿真方法和装置及可读存储介质 - Google Patents

一种仿真方法和装置及可读存储介质 Download PDF

Info

Publication number
CN110750944B
CN110750944B CN201911025744.8A CN201911025744A CN110750944B CN 110750944 B CN110750944 B CN 110750944B CN 201911025744 A CN201911025744 A CN 201911025744A CN 110750944 B CN110750944 B CN 110750944B
Authority
CN
China
Prior art keywords
resistor
simulation
correction
correction coefficient
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911025744.8A
Other languages
English (en)
Other versions
CN110750944A (zh
Inventor
王正楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201911025744.8A priority Critical patent/CN110750944B/zh
Publication of CN110750944A publication Critical patent/CN110750944A/zh
Priority to US16/911,326 priority patent/US11256842B2/en
Application granted granted Critical
Publication of CN110750944B publication Critical patent/CN110750944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/16—Equivalence checking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种仿真方法和装置及可读存储介质，在SPICE仿真系统中采用的三端电路等效电路模型基础上，在模型中加入了修正电路，利用所述修正电路来仿真所述电阻模块的电阻衬偏效应，可以在SPICE仿真系统中反映电阻的电阻衬偏效应。因此，根据所述电阻模块的仿真模型和仿真参数获取的仿真结果可以更好地反映实际电路中电阻的电阻衬偏效应，有效提高了SPICE仿真系统的仿真精度，从而获得更为精确的电路仿真结果。还可通过拟合调试来获取所述电阻模块的衬偏电压的一阶电压修正系数、所述电阻模块的衬偏电压的二阶电压修正系数以及所述电阻模块的衬偏电压随电阻宽度变化的修正系数。从而能较好的实现电阻随不同衬偏电压变化而变化的特性，较好的反映了电阻的电阻衬偏效应。

Description

一种仿真方法和装置及可读存储介质
技术领域
本发明涉及电路仿真技术领域，尤其是涉及一种仿真方法和装置及可读存储介质。
背景技术
在BCD(BiCOMS/CMOS)工艺中，P型阱除了作为有源器件必要的工艺层以外，通常会作为无源器件的电阻使用即P阱电阻。P阱电阻结构如图1所示，通常P阱电阻会引出三个端口，作为常规的电阻高压偏置端口1和低压偏置端口2，还包括了P阱底层的N型埋层通过N阱和N+引出的N型隔离端口3。电阻在电路工作时，高压偏置端口1和低压偏置端口2电位会低于N型隔离端口3。设计人员在使用P阱电阻时有时也会在N型隔离端口3上加高电位，由于N型埋层和P阱会随外置电压形成耗尽层，电流流过实际P阱电阻的有效面积缩小，导致阱电阻阻值变高。耗尽层是随N型隔离端口3外置电压变化而变化的，不同的电压会导致不同的电阻阻值，这就是电阻衬偏效应。业界仿真器(SPICE仿真系统)内自带的电阻模型都是2个端口，并且并不支持此类电阻衬偏效应，如图2所示，其电阻的表达式为：
Reff＝Rsh*(W-2dw)/L*(1+TC1*ΔT+TC2*ΔT2)*(1+PVC1*ΔV(1,2)+PVC2*ΔV(1,2)2)
其中：Rsh为方块电阻值，W是P阱在版图上的宽度，L是P阱在版图上的长度，ΔT是温度差，ΔV(1,2)是电阻端口1和2的电压差，TC1是温度一阶修正系数，TC2是温度二阶修正系数，PVC1是电压一阶修正系数，PVC2是电压二阶修正系数。电阻的电阻衬偏效应会使得电阻的I-V曲线，随着不同的衬偏电压得到的电流也不相同，如图3所示，图3为P阱电阻在端口1和2之间电压差和流过P阱电阻电流Ir随N型埋层不同的衬偏电压的变化关系，图中分别给出了衬偏电压分别为0V、8V、16V和24V时的I-V曲线。
专利CN103838927B公开了一种电阻模块的SPICE电路仿真模型、SPICE仿真方法和装置，电阻模块的SPICE电路仿真模型还包括段间寄生电容，所述段间寄生电容耦接于相邻本征电阻模型块的体电阻的端点之间。所述电阻模块的SPICE仿真参数包括相邻本征电阻模型块的体电阻之间的距离、所述电阻模块中电阻的段数和电阻之间的连接关系。因此，根据所述电阻模块的SPICE电路仿真模型和SPICE仿真参数获取的仿真结果可以更好地反映实际电路中多段电阻之间的相对物理位置和电性关系，换言之，所述模型引入了寄生抽取工具无法萃取的体电阻间的寄生电容及其连接关系，从而能够更好地反映实际电路中电阻之间的相对物理位置和电性关系，从而获得更为精确的电路仿真结果。
现有技术中提出的方案不支持P阱电阻的电阻衬偏效应，无法准确地在仿真系统中显示出P阱电阻的电阻衬偏效应。
因此，需要提出一种可以反映电阻衬偏效应的方案。
发明内容
本发明的目的在于提供一种仿真方法和装置及可读存储介质，用于解决现有技术中不支持P阱电阻的电阻衬偏效应，无法准确地在仿真系统中显示出P阱电阻的电阻衬偏效应的问题。
为了解决上述技术问题，本发明第一方面提出一种仿真方法，用于在SPICE仿真系统中建立电阻模块的仿真模型，所述仿真方法包括：
S1：获取所述电阻模块的仿真模型，所述仿真模型包括第一电阻、第二电阻、第一寄生二极管、第二寄生二极管以及修正电路，所述第一电阻与所述第二电阻用于仿真所述电阻模块的阻值，所述第一寄生二极管以及所述第二寄生二极管用于仿真所述电阻模块的N埋层对P阱的寄生二极管，所述修正电路用于仿真所述电阻模块的电阻衬偏效应；
S2：获取所述电阻模块的仿真参数；
S3：基于所述仿真模型和所述仿真参数进行SPICE仿真。
可选的，所述S1中：所述修正电路包括第一修正电阻、第二修正电阻、第一电压源以及第二电压源；
所述第一修正电阻、所述第一电阻、所述第二电阻和所述第二修正电阻顺次串联连接，并组成一串联电路；
所述第一电压源与所述第一修正电阻并联连接，所述第二电压源与所述第二修正电阻并联连接；
所述第一寄生二极管与所述第二寄生二极管分别与所述串联电路的两端连接。
可选的，所述S2中：所述仿真参数包括第一修正系数、第二修正系数以及第三修正系数；
所述第一修正系数为所述电阻模块的衬偏电压的一阶电压修正系数，所述第二修正系数为所述电阻模块的衬偏电压的二阶电压修正系数，所述第三修正系数为所述电阻模块的衬偏电压随电阻宽度变化的修正系数；
所述第一修正系数、所述第二修正系数以及所述第三修正系数通过拟合调试获取。
可选的，所述电阻模块为P阱电阻，所述P阱电阻具有第一端口、第二端口以及第三端口，所述第一端口为所述P阱电阻的高压偏置端口，所述第二端口为所述P阱电阻的低压偏置端口，所述第三端口为所述P阱电阻的N型隔离端口；
所述第一电压源的电压值满足：
ex1＝(1+p1*max(abs(v(3,1)),abs(v(3,2)))*(1-p3/w2)+p2*max(abs(v(3,1)),abs(v(3,2)))2*(1-p3/w2)*(1-p3/w2))
其中，ex1为所述第一电压源的电压值，p1为所述第一修正系数。p2为所述第二修正系数，p3为所述第三修正系数，w为P阱在所述P阱电阻的版图的宽度，v(3,1)为所述第三端口与所述第一端口的电压差，v(3,2)为所述第三端口与所述第二端口的电压差。
可选的，所述第二电压源的电压值与所述第一电压源的电压值相等。
可选的，在SPICE仿真系统中对比所述电阻模块的实测数据和仿真数据，拟合调试所述第一修正系数、所述第二修正系数以及所述第三修正系数以使得仿真数据与实测数据对应相等。
可选的，根据所述电阻模块的偏置电压大小调整所述第一修正电阻以及所述第二修正电阻的值。
本发明的第二方面提出一种仿真装置，用于在SPICE仿真系统中建立电阻模块的仿真模型，包括：
仿真模型获取单元，用于获取所述电阻模块的仿真模型，所述仿真模型包括第一电阻、第二电阻、第一寄生二极管、第二寄生二极管以及修正电路，所述第一电阻与所述第二电阻用于仿真所述电阻模块的阻值，所述第一寄生二极管以及所述第二寄生二极管用于仿真所述电阻模块的N埋层对P阱的寄生二极管，所述修正电路用于仿真所述电阻模块的电阻衬偏效应；
仿真参数获取单元，用于获取所述电阻模块的仿真参数；
仿真处理单元，用于基于所述仿真模型和所述仿真参数进行SPICE仿真。
可选的，所述仿真参数获取单元用于获取第一修正系数、第二修正系数以及第三修正系数；
所述第一修正系数为所述电阻模块的衬偏电压的一阶电压修正系数，所述第二修正系数为所述电阻模块的衬偏电压的二阶电压修正系数，所述第三修正系数为所述电阻模块的衬偏电压随电阻宽度变化的修正系数；
所述第一修正系数、所述第二修正系数以及所述第三修正系数通过拟合调试获取。
本发明的第三方面提出一种仿真装置，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述特征描述中任一项所述的仿真方法。
本发明的第四方面提出一种可读存储介质，其上存储有计算机程序，所述计算机程序被一处理器执行时能实现上述特征描述中任一项所述的仿真方法。
本发明提出一种仿真方法和装置及可读存储介质，与现有技术不同之处在于，在SPICE仿真系统中采用的三端电路等效电路模型基础上，在模型中加入了修正电路，利用所述修正电路来仿真所述电阻模块的电阻衬偏效应，可以在SPICE仿真系统中反映电阻的电阻衬偏效应。因此，根据所述电阻模块的仿真模型和仿真参数获取的仿真结果可以更好地反映实际电路中电阻的电阻衬偏效应，有效提高了SPICE仿真系统的仿真精度，从而获得更为精确的电路仿真结果。
另外，可通过拟合调试来获取所述电阻模块的衬偏电压的一阶电压修正系数、所述电阻模块的衬偏电压的二阶电压修正系数以及所述电阻模块的衬偏电压随电阻宽度变化的修正系数。从而能较好的实现电阻随不同衬偏电压变化而变化的特性，较好的反映了电阻的电阻衬偏效应。
附图说明
图1为P阱电阻的结构版图；
图2为现有技术提供一种仿真模型的等效电路；
图3为P阱电阻在电阻衬偏效应下I-V示意图；
图4为本发明实施例提供的一种仿真方法的流程示意图；
图5为本发明实施例提供一种仿真模型的等效电路；
图6为改进后的等效电路仿真和实测的对比示意图；
图7为本发明另一实施例提供的一种仿真装置的示意图；
10-仿真装置，101-仿真模型获取单元，102-仿真参数获取单元，103-仿真处理单元，11-第一端口，12-第二端口，13-第三端口。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在本发明的描述中，需要理解的是，术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
如图4和图5所示，本发明实施例提出了一种仿真方法，用于在SPICE仿真系统中建立电阻模块的仿真模型，所述仿真方法包括：
S1：获取所述电阻模块的仿真模型，所述仿真模型包括第一电阻、第二电阻、第一寄生二极管D1、第二寄生二极管D2以及修正电路，所述第一电阻与所述第二电阻用于仿真所述电阻模块的阻值，所述第一寄生二极管D1以及所述第二寄生二极管D2用于仿真所述电阻模块的N埋层对P阱的寄生二极管，所述修正电路用于仿真所述电阻模块的电阻衬偏效应；
S2：获取所述电阻模块的仿真参数；
S3：基于所述仿真模型和所述仿真参数进行SPICE仿真。
与现有技术不同之处在于，在SPICE仿真系统中采用的三端电路等效电路模型基础上，在模型中加入了修正电路，利用所述修正电路来仿真所述电阻模块的电阻衬偏效应，可以在SPICE仿真系统中反映电阻的电阻衬偏效应。因此，根据所述电阻模块的仿真模型和仿真参数获取的仿真结果可以更好地反映实际电路中电阻的电阻衬偏效应，有效提高了SPICE仿真系统的仿真精度，从而获得更为精确的电路仿真结果。
需要注意的是，若待仿真的电路中还包括除了电阻以外的器件，所述仿真仿真方法还包括：获取其它器件的仿真模型以及获取其它器件的仿真参数。
可选地，在所述S1中：所述修正电路可具体包括第一修正电阻Rvs1、第二修正电阻Rvs2、第一电压源ex1以及第二电压源ex2。所述第一修正电阻Rvs1、所述第一电阻、所述第二电阻和所述第二修正电阻Rvs2顺次串联连接，并组成一串联电路。所述第一电压源ex1与所述第一修正电阻Rvs1并联连接，所述第二电压源ex2与所述第二修正电阻Rvs2并联连接。所述第一寄生二极管D1与所述第二寄生二极管D2分别与所述串联电路的两端连接。
可选地，在所述S2中：所述仿真参数可具体包括第一修正系数、第二修正系数以及第三修正系数。所述第一修正系数为所述电阻模块的衬偏电压的一阶电压修正系数，所述第二修正系数为所述电阻模块的衬偏电压的二阶电压修正系数，所述第三修正系数为所述电阻模块的衬偏电压随电阻宽度变化的修正系数。所述第一修正系数、所述第二修正系数以及所述第三修正系数通过拟合调试获取。
在实际应用时，可在SPICE仿真系统中通过对比实测数据和仿真数据，来不断拟合调试所述第一修正系数、所述第二修正系数以及所述第三修正系数，以使得实测数据和仿真数据尽可能吻合，如图6所示。
可选地，所述电阻模块为P阱电阻，所述P阱电阻具有第一端口11、第二端口12以及第三端口13，所述第一端口11为所述P阱电阻的高压偏置端口，所述第二端口12为所述P阱电阻的低压偏置端口，所述第三端口13为所述P阱电阻的N型隔离端口。
所述第一电压源ex1的电压值满足：
ex1＝(1+p1*max(abs(v(3,1)),abs(v(3,2)))*(1-p3/w2)+p2*max(abs(v(3,1)),abs(v(3,2)))2*(1-p3/w2)*(1-p3/w2))
其中，ex1为所述第一电压源ex1的电压值，p1为所述第一修正系数。p2为所述第二修正系数，p3为所述第三修正系数，w为P阱在所述P阱电阻的版图的宽度，v(3,1)为所述第三端口13与所述第一端口11的电压差，v(3,2)为所述第三端口13与所述第二端口12的电压差。
本发明提出的技术方案对P阱电阻建立了3端电路模型，并在电阻第一端口11和第二端口12串联分别添加一个压控电阻也即所述第一修正电阻Rvs1以及所述第二修正电阻Rvs2，压控电阻有独立的电压控制电压源也即所述第一电压源ex1以及所述第二电压源ex2，受第一端口11跟第三端口13之间电压和第一端口11跟第二端口12之间电压差的变化影响，并且建立了压控电阻中电压控制电压源随第一端口11跟第三端口13和第一端口11跟第二端口12之间电压差的数学关系式，并且赋予可用于拟合的电压修正系数，从而能较好的实现电阻随不同衬偏电压变化而变化的特性，较好的反映了电阻的电阻衬偏效应。
具体如下，根据原先的电阻等效模型的基础上进行了电路改进后的等效电路如图5所示，电路中添加了修正电阻系数p1和p2，并在电阻上并联了电压控制电压信号源ex1,ex2。ex1,ex2随电路中第一端口11和第三端口13以及第二端口12和第三端口13之间的电压差构成关系式,ex1处的电压等于：
(1+p1*max(abs(v(3,1)),abs(v(3,2)))*(1-p3/w2)+p2*max(abs(v(3,1)),abs(v(3,2)))2
*(1-p3/w2)*(1-p3/w2))
需要注意的是，所述第二电压源ex2的电压值与所述第一电压源ex1的电压值相等，所述第一修正电阻Rvs1以及所述第二修正电阻Rvs2的值需根据所述电阻模块的偏置电压大小调整。
将修改后的等效电路模型进行仿真，并且和图3中的实测数据进行比对拟合，通过拟合调试参数p1、p2和p3，得到的仿真曲线和实测曲线的比对结果，如图6所示，图6为改进后的等效电路仿真和实测结果的对比，其中点线为实测数值，实线为仿真曲线。可以看出，通过本发明实施例提供的方案可以得到能够较好反映电阻随衬偏电压Vs变化而变化的仿真曲线，并且模型的精度较好。
本发明实施例还提出一种仿真装置10，如图7所示，用于在SPICE仿真系统中建立电阻模块的仿真模型，包括：
仿真模型获取单元101，用于获取所述电阻模块的仿真模型，所述仿真模型包括第一电阻、第二电阻、第一寄生二极管D1、第二寄生二极管D2以及修正电路，所述第一电阻与所述第二电阻用于仿真所述电阻模块的阻值，所述第一寄生二极管D1以及所述第二寄生二极管D2用于仿真所述电阻模块的N埋层对P阱的寄生二极管，所述修正电路用于仿真所述电阻模块的电阻衬偏效应；
仿真参数获取单元102，用于获取所述电阻模块的仿真参数；
仿真处理单元103，用于基于所述仿真模型和所述仿真参数进行SPICE仿真。
可选地，所述仿真参数获取单元102可用于获取第一修正系数、第二修正系数以及第三修正系数。所述第一修正系数为所述电阻模块的衬偏电压的一阶电压修正系数，所述第二修正系数为所述电阻模块的衬偏电压的二阶电压修正系数，所述第三修正系数为所述电阻模块的衬偏电压随电阻宽度变化的修正系数。所述第一修正系数、所述第二修正系数以及所述第三修正系数通过拟合调试获取。
本发明实施例还提出一种仿真装置，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述特征描述中任一项所述的仿真方法。
本发明实施例还提出一种可读存储介质，其上存储有计算机程序，所述计算机程序被一处理器执行时能实现上述特征描述中任一项所述的仿真方法。
本发明提出一种仿真方法和装置及可读存储介质，与现有技术不同之处在于，在SPICE仿真系统中采用的三端电路等效电路模型基础上，在模型中加入了修正电路，利用所述修正电路来仿真所述电阻模块的电阻衬偏效应，可以在SPICE仿真系统中反映电阻的电阻衬偏效应。因此，根据所述电阻模块的仿真模型和仿真参数获取的仿真结果可以更好地反映实际电路中电阻的电阻衬偏效应，有效提高了SPICE仿真系统的仿真精度，从而获得更为精确的电路仿真结果。
另外，可通过拟合调试来获取所述电阻模块的衬偏电压的一阶电压修正系数、所述电阻模块的衬偏电压的二阶电压修正系数以及所述电阻模块的衬偏电压随电阻宽度变化的修正系数。从而能较好的实现电阻随不同衬偏电压变化而变化的特性，较好的反映了电阻的电阻衬偏效应。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”或“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种仿真方法，用于在SPICE仿真系统中建立电阻模块的仿真模型，其特征在于，所述仿真方法包括：
S1：获取所述电阻模块的仿真模型，所述仿真模型包括第一电阻、第二电阻、第一寄生二极管、第二寄生二极管以及修正电路，所述第一电阻与所述第二电阻用于仿真所述电阻模块的阻值，所述第一寄生二极管以及所述第二寄生二极管用于仿真所述电阻模块的N埋层对P阱的寄生二极管，所述修正电路用于仿真所述电阻模块的电阻衬偏效应，所述修正电路包括第一修正电阻、第二修正电阻、第一电压源以及第二电压源，其中：
所述第一修正电阻、所述第一电阻、所述第二电阻和所述第二修正电阻顺次串联连接，并组成一串联电路；
所述第一电压源与所述第一修正电阻并联连接，所述第二电压源与所述第二修正电阻并联连接；
所述第一寄生二极管与所述第二寄生二极管分别与所述串联电路的两端连接；
S2：获取所述电阻模块的仿真参数；
S3：基于所述仿真模型和所述仿真参数进行SPICE仿真。
2.如权利要求1所述的一种仿真方法，其特征在于，所述S2中：所述仿真参数包括第一修正系数、第二修正系数以及第三修正系数；
所述第一修正系数为所述电阻模块的衬偏电压的一阶电压修正系数，所述第二修正系数为所述电阻模块的衬偏电压的二阶电压修正系数，所述第三修正系数为所述电阻模块的衬偏电压随电阻宽度变化的修正系数；
所述第一修正系数、所述第二修正系数以及所述第三修正系数通过拟合调试获取。
3.如权利要求2所述的一种仿真方法，其特征在于，所述电阻模块为P阱电阻，所述P阱电阻具有第一端口、第二端口以及第三端口，所述第一端口为所述P阱电阻的高压偏置端口，所述第二端口为所述P阱电阻的低压偏置端口，所述第三端口为所述P阱电阻的N型隔离端口；
所述第一电压源的电压值满足：
ex1＝(1+p1*max(abs(v(3,1)),abs(v(3,2)))*(1-p3/w2)+p2*max(abs(v(3,1)),abs(v(3,
2)))2*(1-p3/w2)*(1-p3/w2))
其中，ex1为所述第一电压源的电压值，p1为所述第一修正系数，p2为所述第二修正系数，p3为所述第三修正系数，w为P阱在所述P阱电阻的版图的宽度，v(3,1)为所述第三端口与所述第一端口的电压差，v(3,2)为所述第三端口与所述第二端口的电压差。
4.如权利要求3所述的一种仿真方法，其特征在于，所述第二电压源的电压值与所述第一电压源的电压值相等。
5.如权利要求2所述的一种仿真方法，其特征在于，在SPICE仿真系统中对比所述电阻模块的实测数据和仿真数据，拟合调试所述第一修正系数、所述第二修正系数以及所述第三修正系数以使得仿真数据与实测数据对应相等。
6.如权利要求1所述的一种仿真方法，其特征在于，根据所述电阻模块的偏置电压大小调整所述第一修正电阻以及所述第二修正电阻的值。
7.一种仿真装置，其特征在于，用于在SPICE仿真系统中建立电阻模块的仿真模型，包括：
仿真模型获取单元，用于获取所述电阻模块的仿真模型，所述仿真模型包括第一电阻、第二电阻、第一寄生二极管、第二寄生二极管以及修正电路，所述第一电阻与所述第二电阻用于仿真所述电阻模块的阻值，所述第一寄生二极管以及所述第二寄生二极管用于仿真所述电阻模块的N埋层对P阱的寄生二极管，所述修正电路用于仿真所述电阻模块的电阻衬偏效应，所述修正电路包括第一修正电阻、第二修正电阻、第一电压源以及第二电压源，其中：
所述第一修正电阻、所述第一电阻、所述第二电阻和所述第二修正电阻顺次串联连接，并组成一串联电路；
所述第一电压源与所述第一修正电阻并联连接，所述第二电压源与所述第二修正电阻并联连接；
所述第一寄生二极管与所述第二寄生二极管分别与所述串联电路的两端连接；
仿真参数获取单元，用于获取所述电阻模块的仿真参数；
仿真处理单元，用于基于所述仿真模型和所述仿真参数进行SPICE仿真。
8.如权利要求7所述的一种仿真装置，其特征在于，所述仿真参数获取单元用于获取第一修正系数、第二修正系数以及第三修正系数；
所述第一修正系数为所述电阻模块的衬偏电压的一阶电压修正系数，所述第二修正系数为所述电阻模块的衬偏电压的二阶电压修正系数，所述第三修正系数为所述电阻模块的衬偏电压随电阻宽度变化的修正系数；
所述第一修正系数、所述第二修正系数以及所述第三修正系数通过拟合调试获取。
9.一种仿真装置，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至6中任一项所述的仿真方法。
10.一种可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被一处理器执行时能实现权利要求1至5中任一项所述的仿真方法。
CN201911025744.8A 2019-10-25 2019-10-25 一种仿真方法和装置及可读存储介质 Active CN110750944B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911025744.8A CN110750944B (zh) 2019-10-25 2019-10-25 一种仿真方法和装置及可读存储介质
US16/911,326 US11256842B2 (en) 2019-10-25 2020-06-24 Simulation method, simulation device and readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911025744.8A CN110750944B (zh) 2019-10-25 2019-10-25 一种仿真方法和装置及可读存储介质

Publications (2)

Publication Number Publication Date
CN110750944A CN110750944A (zh) 2020-02-04
CN110750944B true CN110750944B (zh) 2023-06-02

Family

ID=69280096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911025744.8A Active CN110750944B (zh) 2019-10-25 2019-10-25 一种仿真方法和装置及可读存储介质

Country Status (2)

Country Link
US (1) US11256842B2 (zh)
CN (1) CN110750944B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112651201B (zh) * 2020-12-18 2022-08-16 华虹半导体(无锡)有限公司 扩散电阻的建模方法
CN112928208B (zh) * 2021-01-22 2024-05-28 上海华虹宏力半导体制造有限公司 一种非对称的电压偏置效应的高压高阻值多晶硅电阻模型
CN113128160B (zh) * 2021-04-28 2022-07-19 华虹半导体(无锡)有限公司 集成电路的仿真模型的建立方法
CN116578155B (zh) * 2023-07-14 2023-09-15 上海英联电子科技有限公司 一种修调电路的调节方法和系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352973A (en) * 1993-01-13 1994-10-04 Analog Devices, Inc. Temperature compensation bandgap voltage reference and method
JP2000348082A (ja) * 1999-06-07 2000-12-15 Nec Corp 回路シミュレータ及び回路シミュレーション方法並びに記録媒体
CN1971569A (zh) * 2005-11-22 2007-05-30 上海华虹Nec电子有限公司 一种改进的高压器件仿真模型及其应用方法
CN103838927A (zh) * 2014-03-06 2014-06-04 上海华虹宏力半导体制造有限公司 电阻模块的spice电路仿真模型、spice仿真方法和装置
CN104298796A (zh) * 2013-07-19 2015-01-21 上海华虹宏力半导体制造有限公司 肖特基二极管的等效电路及仿真方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11288430B2 (en) * 2017-11-27 2022-03-29 Globalfoundries U.S. Inc. Producing models for dynamically depleted transistors using systems having simulation circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352973A (en) * 1993-01-13 1994-10-04 Analog Devices, Inc. Temperature compensation bandgap voltage reference and method
JP2000348082A (ja) * 1999-06-07 2000-12-15 Nec Corp 回路シミュレータ及び回路シミュレーション方法並びに記録媒体
CN1971569A (zh) * 2005-11-22 2007-05-30 上海华虹Nec电子有限公司 一种改进的高压器件仿真模型及其应用方法
CN104298796A (zh) * 2013-07-19 2015-01-21 上海华虹宏力半导体制造有限公司 肖特基二极管的等效电路及仿真方法
CN103838927A (zh) * 2014-03-06 2014-06-04 上海华虹宏力半导体制造有限公司 电阻模块的spice电路仿真模型、spice仿真方法和装置

Also Published As

Publication number Publication date
US20210124862A1 (en) 2021-04-29
CN110750944A (zh) 2020-02-04
US11256842B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
CN110750944B (zh) 一种仿真方法和装置及可读存储介质
US7404157B2 (en) Evaluation device and circuit design method used for the same
CN108474820A (zh) 用于计量系统的参考电路
CN104579263B (zh) 一种高响应速度、低温度系数的复位电路
CN107111329B (zh) 低电压、高度精确的电流镜
US11934609B2 (en) Multi-bias mode current conveyor, configuring a multi-bias mode current conveyor, touch sensing systems including a multi-bias mode current conveyor, and related systems, methods and devices
CN103810316B (zh) 降低寄生失配的方法
CN105302943A (zh) 一种偏置电压显性相关的失配模型及其提取方法
CN202994881U (zh) 一种相对误差电压检测电路
US6490546B1 (en) Method for obtaining DC convergence for SOI FET models in a circuit simulation program
US20060090147A1 (en) Inspection method and inspection apparatus for semiconductor integrated circuit
CN103810311A (zh) 对双极型晶体管进行仿真的方法及双极型晶体管仿真电路
CN100561488C (zh) Mos管电阻的建模方法
CN109117528B (zh) 基于bsim4模型的mos器件子电路温度模型及建模方法
CN107341305B (zh) 基于毫米波超低功率应用的肖特基二极管精确建模方法
CN108038322A (zh) 一种spice集中模型的建模方法及系统
CN104503527A (zh) 基准电流产生电路
JP2005268417A (ja) 等価回路モデル作製方法
JP2011204004A (ja) Ｓｐｉｃｅモデルパラメータ出力装置及び出力方法
CN110765708B (zh) 一种仿真方法
CN103811372A (zh) 晶体管的测试结构以及测试方法
CN102799721A (zh) 半导体器件温度系数建模方法以及电路设计方法
CN113945856B (zh) 基于浮动电源域的电源电压uvlo检测电路
JP2010061547A (ja) 半導体デバイス設計支援装置及び基板ネットリスト作成方法
CN109977564B (zh) 一种提高soi工艺二极管模型适用性的方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant