CN107111329B - 低电压、高度精确的电流镜 - Google Patents

低电压、高度精确的电流镜 Download PDF

Info

Publication number
CN107111329B
CN107111329B CN201580061940.4A CN201580061940A CN107111329B CN 107111329 B CN107111329 B CN 107111329B CN 201580061940 A CN201580061940 A CN 201580061940A CN 107111329 B CN107111329 B CN 107111329B
Authority
CN
China
Prior art keywords
transistor
current
pair
coupled
current mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580061940.4A
Other languages
English (en)
Other versions
CN107111329A (zh
Inventor
M·罗汉姆
戴亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107111329A publication Critical patent/CN107111329A/zh
Application granted granted Critical
Publication of CN107111329B publication Critical patent/CN107111329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/456—A scaled replica of a transistor being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/474—A current mirror being used as sensor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本公开的某些方面一般性地涉及低电压、精确的电流镜(200)，其包括第一对晶体管(M4，M5)、与第一对晶体管(M4，M5)共源共栅的第二对晶体管(M2，M3)、耦合到第二对晶体管(M2，M3)的切换网络(201)、以及耦合到切换网络(201)的第三对晶体管(MO，M1)。第一对晶体管与第二对晶体管之间的输入节点(208)可以被配置为接收用于电流镜的输入电流，并且在第一对晶体管处的输出节点(210)可以被配置为汇集与输入电流成比例的用于电流镜的输出电流。这种电流镜架构供给了混合的低压/高压解决方案，容忍低输入电压，提供高输出阻抗，并且供给低面积和功率消耗。

Description

低电压、高度精确的电流镜
相关申请的交叉引用
本申请要求2015年6月30日提交的美国专利申请No.14/755,435的优先权，其要求2014年11月20日提交并且名称为“LOW VOLTAGE,HIGHLY ACCURATE CURRENT MIRROR”的美国临时专利申请系列号No.62/082,266的权益，其以它的整体通过引用并入本文。
技术领域
本公开的某些方面一般性地涉及电子电路，并且更特别地涉及具有高度精确的电流比的低压电流镜。
背景技术
电流镜是一种类型的电流放大器，其提供与输入电流成比例的高阻抗输出电流。该输出电流典型地用来驱动用于高增益的负载。简单的电流镜一般由单个输入晶体管和单个输出晶体管的配对构成，该配对的栅电极连结在一起并连结至输入晶体管的漏极处的输入电压节点。晶体管的源极连接至两个晶体管共用的参考电压节点。输入晶体管的漏极和栅极连接至提供静态参考电流的电流源。因为输入晶体管和输出晶体管使它们的栅极和源极连结在一起，所以对应的输出电流出现在输出晶体管的传导路径中。一般地，输入晶体管和输出晶体管是相同的并且电流中存在基本上单位增益。这样的电流镜通常用来提供高增益放大器级中的有源负载。
发明内容
本公开的某些方面一般性地涉及低电压、精确的电流镜电路，其可以被用于例如集成电路(IC)中的分布式电流感测。
本公开的某些方面提供了一种电流镜。该电流镜典型地包括第一对晶体管、与第一对晶体管共源共栅的第二对晶体管、耦合到第二对晶体管的切换网络、以及耦合到切换网络的第三对晶体管。对于某些方面，第一对晶体管与第二对晶体管之间的输入节点被配置为接收用于电流镜的输入电流，并且在第一对晶体管处的输出节点被配置为汇集与输入电流成比例的用于电流镜的输出电流。
根据某些方面，切换网络被配置为周期性地(或随机地)交换第二对晶体管与第三对晶体管之间的连接。
根据某些方面，切换网络包括动态元件匹配(DEM)电路。
根据某些方面，该电流镜进一步包括电流源，该电流源被配置为将偏置电流供应给第一对晶体管中的晶体管。偏置电流与输入电流相比可以是可忽略的。对于某些方面，该电流镜还可以包括源极跟随器，该源极跟随器耦合至电流源并且耦合至第一对晶体管中的该晶体管。源极跟随器可以包括第一晶体管和与第一晶体管共源共栅的第二晶体管。在这种情况中，第一晶体管的栅极可以耦合至电流源并且耦合至第一对晶体管中的该晶体管的漏极。第一晶体管的源极可以耦合至第二晶体管的漏极或第二晶体管的栅极中的至少一个。对于某些方面，源极跟随器进一步包括下列中的至少一个：第一电容器，连接在第一晶体管的栅极与第一晶体管的源极之间；或第二电容器，连接在第一晶体管的栅极与第一对晶体管中的该晶体管的源极之间，其中第一对晶体管中的该晶体管的源极耦合至输入节点。第二晶体管的栅极可以耦合至第三对晶体管的栅极。对于某些方面，第一对晶体管中的该晶体管的源极耦合至输入节点，并且第一对晶体管中的另一晶体管的漏极耦合至输出节点。对于某些方面，电流源耦合至第一供电节点，并且第三对晶体管耦合至第二供电节点，第二供电节点具有比第一供电节点低的电压。
根据某些方面，第一晶体管对包括第一晶体管和第二晶体管，并且第一晶体管的栅极耦合至第二晶体管的栅极。对于某些方面，第二对晶体管包括第三晶体管和第四晶体管，第三晶体管的栅极耦合至第四晶体管的栅极，第一晶体管的源极耦合至第三晶体管的漏极，并且第二晶体管的源极耦合至第四晶体管的漏极。在这种情况中，第三对晶体管可以包括第五晶体管和第六晶体管，第五晶体管的栅极可以耦合至第六晶体管的栅极，并且第三晶体管与第四晶体管之间的第一尺寸比可以等于第五晶体管与第六晶体管之间的第二尺寸比。第一晶体管与第二晶体管之间的第三尺寸比可以不同于第一尺寸比和第二尺寸比。第三尺寸比可以基于电流镜的偏置电流与电流镜的输出电流之间的比，第一晶体管的漏极可以被配置为接收偏置电流，并且第二晶体管的漏极可以被配置为汇集输出电流。在这种情况中，偏置电流与输入电流相比可以是可忽略的，并且第一晶体管的源极和第三晶体管的漏极可以耦合至输入节点。在切换网络的第一配置中，第三晶体管的源极可以耦合至第五晶体管的漏极并且第四晶体管的源极可以耦合至第六晶体管的漏极。在切换网络的第二配置中，第三晶体管的源极可以耦合至第六晶体管的漏极，并且第四晶体管的源极可以耦合至第五晶体管的漏极。对于某些方面，第一晶体管和第三晶体管在电流镜的输入和偏置电流支路中，并且第二晶体管和第四晶体管在电流镜的输出电流支路中。第四晶体管可以具有比第三晶体管小的尺寸。第二晶体管可以具有比第一晶体管大的尺寸。
根据某些方面，电流镜的输入电流与电流镜的输出电流之间的比是15:1。然而，可以替代地使用其他电流比。
根据某些方面，第二对晶体管中的晶体管将输入节点与切换网络分离。
根据某些方面，输入节点、第二对晶体管、切换网络、以及第三对晶体管在低电压域中操作，并且输出节点和第一对晶体管在高电压域中操作。在这种情况中，第二对晶体管可以被配置为减少低电压域与高电压域之间的电荷共享。
本公开的某些方面提供了一种用于生成与输入电流成比例的输出电流的装置。该装置一般包括：用于接收输入电流的部件；用于生成偏置电流的部件；用于汇集输出电流的第一部件，其中输出电流与偏置电流成比例；与第一部件共源共栅的用于汇集输出电流的的第二部件，其中输出电流与输入电流和偏置电流之和成比例；用于汇集输出电流的第三部件；以及用于交换第二部件与第三部件之间的连接的部件，其中用于接收输入电流的部件连接在第一部件与第二部件之间。
附图说明
因此，本公开的上面记载的特征可以被详细理解的方式、上面简要概述的更特定的描述可以通过参考多个方面来得到，其中的一些方面在附图中被图示。然而，将注意到，附图仅图示了本公开的某些典型方面并且因此不被考虑为是对它的范围的限制，因为该描述可以承认其他等同有效的方面。
图1图示了根据本公开的某些方面的分布式片上电流感测。
图2是根据本公开的某些方面的用于电流镜的示例电路图。
图3是根据本公开的某些方面的将源极跟随器添加至图2的电流镜的示例电路图。
图4是根据本公开的某些方面的用于具有15:1输入与输出电流比的电流镜的示例电路图。
具体实施方式
本公开的各种方面在下文被描述。应当明显的是，本文中的教导可以按各种各样的形式被具体化，并且本文中公开的任何具体结构、功能、或两者仅是代表性的。基于本文中的教导，本领域的技术人员应当明白本文中公开的方面可以独立于任何其他方面被实施，并且这些方面中的两个或更多方面可以按各种方式组合。例如，可以使用本文中阐述的任何数目的方面来实施装置或实践方法。另外，附加于本文中阐述的一个或多个方面或者与之不同地，可以使用其他结构、功能、或结构和功能来实施这样的装置或实践这样的方法。此外，方面可以包括权利要求的至少一个元素。
词语“示例性”在本文中用来意指“用作示例、实例、或例证”。本文中被描述为“示例性”的任何方面不是必然被解释为相对于其他方面是优选的或有利的。
示例电流镜
在许多应用中，可能合意的是测量集成电路(IC)的各种块(例如，中央处理单元(CPU)、数字信号处理器(DSP)等)的实际的实时的电流消耗。对这些块的电流感测提供了用于不断增加的功率管理挑战的工具，并且可以被使用作为诊断工具或作为用于功率极限管理的主动控制。
图1图示了具有多个电流传感器110的IC 100(也称为“芯片”)，该多个电流传感器110分布在该IC的各种部分中。在这种分布式片上电流感测方案中，IC 100包括来自低电压域的相对大的电流，它们将在中央感测接口120处以高精度被测量。经常地，高压源在IC100的感测接口侧是可用的，但是电流从低电压域被提供。为了测量这样的电流，可以利用电流镜，优选地是具有足够精确的电流比、低功耗、以及小的面积惩罚的电流镜。
常规的电流镜存在多种问题。例如，归因于一些IC中用于镜的低可用电压余量，某些电流镜电路可能根本无法起作用。例如，IC 100中的供电电压(Vdd)可能低至630mV，并且从传感器110至感测接口120的路由中的电流乘电阻(IR)下降可能高达150mV。此外，利用未来的技术，Vdd和晶体管阈值电压(Vth)两者正趋向于较低，但是IR下降保持相同，所以情况变得更加严重。关于面积，常规的电流镜电路的尺寸典型为大，从而电路可以利用最小栅源电压(Vgs)来处理大电流，这产生大的面积开销。此外在典型的电流镜中，电流比可能归因于晶体管中的失配而不精确。再者，典型地归因于避免大长度器件的面积考虑，常规电流镜的输出阻抗是相当有限的。按共源共栅地添加另一行晶体管是不实际的，因为这更加限制了电压余量。
在解决共源共栅的电流镜电路中的这些问题中的至少一些问题的一种尝试中，小偏置电流可以被注入输入晶体管的漏极，并且输入电流可以在这一输入晶体管的源极处被提供。在这种情况中，输入电压可以下降到输入电流支路中的另一晶体管的漏源电压(Vds)。这一改变允许低压操作(例如，阈值电压(Vth)可以为～500mV并且Vds可以为～140mV)。此外，动态元件匹配(DEM)电路可以被使用在共源共栅的晶体管对之间，以便于平均晶体管之间的失配。然而，电流镜拓扑中的偏置电流晶体管与输出电流晶体管之间的电流密度失配可能引入大误差，并且输出阻抗可能不足够高。
图2是根据本公开的某些方面的用于电流镜200的示例电路图。电流镜200包括第一对晶体管M4和M5、与第一对晶体管M4和M5共源共栅连接的第二对晶体管M2和M3、耦合到第二对晶体管M2和M3的切换网络201(例如，DEM)、以及耦合到切换网络201的第三对晶体管M0和M1。晶体管M4可以充当偏置晶体管，它的漏极耦合至偏置电流源202，偏置电流源202被配置为从第一供电节点(例如，VDD_高)供应小偏置电流(I偏置)，第一供电节点也称为供电(或电压)轨。对于某些方面，晶体管M0和M1的源极耦合至第二供电节点206，第二供电节点206可以具有比第一供电节点204低的电压。对于某些方面，如图2中所图示的，共源共栅的晶体管M4和M5的栅极连接在一起并且利用偏置电压(V3)被偏置。类似地，对于某些方面，第二对晶体管M2和M3的栅极连接在一起并且利用另一偏置电压(V2)被偏置。对于某些方面，如所示出的，第三对晶体管M0和M1的栅极也连接在一起并且耦合至被电流源202偏置的晶体管M4的漏极。
切换网络201被配置为交换第二对晶体管M2和M3与第三对晶体管M0和M1之间的连接。对于某些方面，交换晶体管对之间的连接牵涉到将M2的源极从与M0的漏极连接切换至与M1的漏极连接，或者反之亦然。在这种情况中，利用切换网络201来交换连接还牵涉到将M3的源极从与M1的漏极连接切换至与M0的漏极连接，或者反之亦然。这些连接可以例如(根据周期性控制信号，诸如时钟)周期性地、或随机地被交换。
在图2中，第一对晶体管与第二对晶体管之间的输入节点208被配置为接收用于电流镜200的输入电流(I入)。如上文描述的，I偏置可以为小，这可能意味着与I偏置相比于I入是可忽略的。对于某些方面，输入节点208耦合至晶体管M4的源极并且耦合至晶体管M2的漏极。第一对晶体管处的输出节点210被配置为汇集(sink)用于电流镜200的输出电流(I出)，其中I出与I入成比例。对于某些方面，输出节点210耦合至晶体管M5的漏极。
如所示出的，在切换网络201与第一行共源共栅的晶体管M4和M5之间具有第二行共源共栅的晶体管M2和M3允许了图2中的上方器件为高电压(HV)并且下方器件为低电压(LV)。这种混合的低压/高压解决方案消除了上面描述的常规电流镜的问题。图2中的电流镜200容忍低输入电压，提供高输出阻抗，并且实现低面积。第二行共源共栅的晶体管M2和M3隔离切换网络201，以消除从两个不同电压的电荷共享。晶体管M5增大了电流镜200的输出电阻。M5:M4的尺寸比(K)基于例如I出与I偏置的典型比被决定。对于某些方面，电流镜200利用N:1低压DEM用于在晶体管M0和M1之间进行匹配。M0:M1(以及M2:M3)的尺寸比(N)，例如基于用于电流镜200的I出与I入的所期望的比而被决定。对于某些方面，作为一种示例，N等于15。
对于某些方面，图2的电流镜200能够处理从至少40μA至2.2mA范围的输入电流。此外，电流镜200利用例如630mV的最小供电电压进行操作，其典型地对于常规电流镜是过低的。
图3是根据本公开的某些方面的图示了源极跟随器向图2的电流镜200的添加的示例电路图。图3中的源极跟随器包括晶体管M6和M8，它们共源共栅地被连接。源极跟随器用于将(在连接到M4的漏极和偏置电流源202的节点302处)的镜电压偏移至较高电压。对于某些方面，晶体管M8的栅极耦合至节点302，并且晶体管M8的源极耦合至晶体管M6的漏极或栅极中的至少一个。对于某些方面，晶体管M6的漏极和栅极短接在一起。
对于某些方面，电容器C1和/或C2被添加用于稳定性。电容器C1可以耦合至节点302，并且耦合至晶体管M8的源极、晶体管M6的栅极、晶体管M6的漏极、或晶体管M0的栅极中的至少一个。电容器C2可以耦合至节点302并且耦合至输入节点208。
根据某些方面，共源共栅偏置电压发生器304被用来生成偏置电压V3和V2，以分别用于第一行共源共栅的晶体管M4和M5以及第二行共源共栅的晶体管M2和M3。对于某些方面，共源共栅偏置电压发生器304耦合至晶体管M7的漏极，其可以类似于晶体管M1被确定尺寸。对于某些方面，如所示出的，晶体管M7的源极耦合至第二供电节点206，并且晶体管M7的栅极耦合至晶体管M1、M0和M6的栅极。
图4是根据本公开的某些方面的用于具有15:1输入与输出电流比(I入/I出)的电流镜400的示例电路图。该电路类似于图2的电流镜200，其中M0:M1的尺寸比和M2:M3的尺寸比均为15:1。电阻器R1和R2被添加用于连同由偏置电流源202供应的偏置电流来偏置第一、第二和第三晶体管对的栅极。
上面描述的各种操作或方法可以由能够执行对应功能的任何适合的部件来执行。该部件可以包括各种硬件和/或软件组件和/或模块，包括但不限于电路、专用集成电路(ASIC)、或处理器。一般地，在附图中图示了操作的场合，那些操作可以具有带相似编号的相应的对应的“部件加功能”组件。
例如，用于接收输入电流的部件可以包括端子或输入节点(例如，如图2中所描绘的输入节点208)。用于生成偏置电流的部件可以包括电流源(例如，如图2中所图示的偏置电流源202)。用于汇集输出电流的第一、第二、和/或第三部件可以每个包括一对晶体管(例如，如图2中所示出的晶体管M4和M5、晶体管M2和M3、或晶体管M0和M1)。用于交换第二部件与第三部件之间的连接的部件可以包括切换网络(例如，如图2中所图示的切换网络201)。
如本文中所使用的，术语“确定”涵盖各种各样的动作。例如，“确定”可以包括运算、计算、处理、导出、调查、查找(例如，在表、数据库或另一数据结构中查找)、查明等。此外，“确定”可以包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)等。此外，“确定”可以包括解决、选择、选取、建立等。
如本文中所使用的，提及项目列表“中的至少一个”的短语指代那些项目的任何组合，包括单个成员。作为一种示例，“a、b或c中的至少一个”意图为覆盖：a、b、c、a-b、a-c、b-c、a-b-c、以及与多个相同元素的任何组合(例如，a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c和c-c-c或a、b和c的任何其他排序)。
关于本发明描述的各种说明性的逻辑块、模块和电路可以利用被设计为执行本文所描述的功能的通用处理器、数字信号处理器(DSP)、ASIC、现场可编程门阵列(FPGA)或其他可编程逻辑设备(PLD)、分立门或晶体管逻辑、分立硬件组件、或它们的任何组合来实施或执行。通用处理器可以是微处理器，但是在替换方式中，处理器可以是任何在商业上可用的处理器、控制器、微控制器、或状态机。处理器还可以被实施为计算设备的组合，例如DSP和微处理器的组合、多个微处理器的组合、一个或多个微处理器连同DSP核心的组合、或任何其他这样的配置。
本文中公开的方法包括用于实现所描述的方法的一个或多个步骤或动作。方法步骤和/或动作彼此可以被互换而不偏离权利要求的范围。换句话说，除非规定了步骤或动作的具体顺序，否则具体步骤和/或动作的顺序和/或使用可以被修改而不偏离权利要求的范围。
所描述的功能可以在硬件、软件、固件或它们的任何组合中实施。如果在硬件中实施，则示例硬件配置可以包括无线节点中的处理系统。处理系统可以利用总线架构来实施。总线可以取决于处理系统的具体应用和总体设计约束而包括任何数目的互连总线和桥接器。总线可以将包括处理器、机器可读介质和总线接口的各种电路链接在一起。总线接口可以用来将网络适配器(除了其他事物以外)经由总线连接至处理系统。网络适配器可以用来实施物理(PHY)层的信号处理功能。在用户终端120(参见图1)的情况中，用户接口(例如，小键盘、显示器、鼠标、操纵杆等)也可以连接至总线。总线还可以链接各种其他电路，诸如定时源、外设、电压调节器、功率管理电路等，它们在本领域中是公知的并且因此未进一步描述。
处理系统可以被配置作为通用处理系统，其具有提供处理器功能的一个或多个微处理器和提供机器可读介质的至少一部分的外部存储器，它们全部通过外部总线架构与其他支持电路系统链接在一起。替换地，处理系统可以利用能够执行贯穿于本公开所描述的各种功能的具有处理器、总线接口、用户接口(在接入终端的情况中)、支持电路系统、和集成到单个芯片中的机器可读介质的至少一部分的ASIC、或者利用一个或多个FPGA、PLD(可编程逻辑设备)、控制器、状态机、门控逻辑、分立硬件组件、或任何其他适合的电路系统、或电路的任何组合来实施。本领域的技术人员将认识到如何取决于特定应用和施加在总体系统上的总体设计约束来最佳地实施用于处理系统的所描述的功能。
将理解，权利要求不限于上面说明的精确配置和组件。在上面描述的方法和装置的布置、操作和细节中可以进行各种修改、改变和变化而不偏离权利要求的范围。

Claims (30)

1.一种电流镜，包括：
第一对晶体管；
第二对晶体管，与所述第一对晶体管共源共栅；
切换网络，耦合到所述第二对晶体管；
第三对晶体管，耦合到所述切换网络，其中所述第一对晶体管与所述第二对晶体管之间的输入节点被配置为接收用于所述电流镜的输入电流，并且其中所述第一对晶体管中的晶体管的端子被配置为汇集用于所述电流镜的输出电流，所述输出电流与所述输入电流成比例；以及
电流源，被配置为将偏置电流供应给所述第一对晶体管中的另一晶体管。
2.根据权利要求1所述的电流镜，其中所述切换网络被配置为周期性地交换所述第二对晶体管与所述第三对晶体管之间的连接。
3.根据权利要求1所述的电流镜，其中所述切换网络包括动态元件匹配(DEM)电路。
4.根据权利要求1所述的电流镜，其中所述第一对晶体管中的所述另一晶体管的漏极耦合到所述电流源并且耦合到所述第三对晶体管的栅极。
5.根据权利要求1所述的电流镜，其中所述偏置电流与所述输入电流相比是可忽略的。
6.根据权利要求1所述的电流镜，进一步包括源极跟随器，所述源极跟随器耦合至所述电流源并且耦合至所述第一对晶体管中的所述另一晶体管。
7.根据权利要求6所述的电流镜，其中：
所述源极跟随器包括第一晶体管和与所述第一晶体管共源共栅的第二晶体管；
所述第一晶体管的栅极耦合至所述电流源并且耦合至所述第一对晶体管中的所述另一晶体管的漏极；以及
所述第一晶体管的源极耦合至所述第二晶体管的漏极或所述第二晶体管的栅极中的至少一个。
8.根据权利要求7所述的电流镜，其中所述源极跟随器进一步包括下列中的至少一个：
第一电容器，连接在所述第一晶体管的所述栅极与所述第一晶体管的所述源极之间；或者
第二电容器，连接在所述第一晶体管的所述栅极与所述第一对晶体管中的所述另一晶体管的源极之间，其中所述第一对晶体管中的所述另一晶体管的所述源极耦合至所述输入节点。
9.根据权利要求7所述的电流镜，其中所述第二晶体管的所述栅极耦合至所述第三对晶体管的栅极。
10.根据权利要求1所述的电流镜，其中所述第一对晶体管中的所述另一晶体管的源极耦合至所述输入节点，并且其中所述第一对晶体管中的所述晶体管的漏极耦合至所述电流镜的输出节点。
11.根据权利要求1所述的电流镜，其中所述电流源耦合至第一供电节点，并且其中所述第三对晶体管耦合至第二供电节点，所述第二供电节点具有比所述第一供电节点低的电压。
12.根据权利要求1所述的电流镜，其中所述电流镜的所述输入电流与所述电流镜的所述输出电流之间的比是15:1。
13.根据权利要求1所述的电流镜，其中所述第二对晶体管中的晶体管将所述输入节点与所述切换网络分离。
14.根据权利要求1所述的电流镜，其中所述输入节点、所述第二对晶体管、所述切换网络、以及所述第三对晶体管在低电压域中操作，并且其中所述电流镜的输出节点和所述第一对晶体管在高电压域中操作。
15.根据权利要求14所述的电流镜，其中所述第二对晶体管被配置为减少所述低电压域与所述高电压域之间的电荷共享。
16.一种电流镜，包括：
第一对晶体管，包括晶体管和另一晶体管；
第二对晶体管，与所述第一对晶体管共源共栅；
切换网络，耦合到所述第二对晶体管；以及
第三对晶体管，耦合到所述切换网络，其中：
所述第一对晶体管与所述第二对晶体管之间的输入节点被配置为接收用于所述电流镜的输入电流；
所述第一对晶体管中的所述晶体管的端子被配置为汇集用于所述电流镜的输出电流，所述输出电流与所述输入电流成比例；
所述第二对晶体管包括第一晶体管和第二晶体管；
所述第一晶体管的栅极耦合至所述第二晶体管的栅极；
所述另一晶体管的源极耦合至所述第一晶体管的漏极；并且所述晶体管的源极耦合至所述第二晶体管的漏极。
17.根据权利要求16所述的电流镜，其中所述晶体管的栅极耦合至所述另一晶体管的栅极。
18.根据权利要求13所述的电流镜，其中：
所述第三对晶体管包括第三晶体管和第四晶体管；
所述第三晶体管的栅极耦合至所述第四晶体管的栅极；并且
所述第一晶体管与所述第二晶体管之间的第一尺寸比等于所述第三晶体管与所述第四晶体管之间的第二尺寸比。
19.根据权利要求18所述的电流镜，其中所述晶体管与所述另一晶体管之间的第三尺寸比不同于所述第一尺寸比和所述第二尺寸比。
20.根据权利要求19所述的电流镜，其中：
所述第三尺寸比基于所述电流镜的偏置电流与所述电流镜的所述输出电流之间的比；
所述另一晶体管的漏极被配置为接收所述偏置电流；并且
所述晶体管的漏极被配置为汇集所述输出电流。
21.根据权利要求20所述的电流镜，其中所述偏置电流小于所述输入电流，并且其中所述另一晶体管的源极和所述第一晶体管的漏极耦合至所述输入节点。
22.根据权利要求18所述的电流镜，其中：
在所述切换网络的第一配置中，所述第一晶体管的源极耦合至所述第三晶体管的漏极，并且所述第二晶体管的源极耦合至所述第四晶体管的漏极；并且
在所述切换网络的第二配置中，所述第一晶体管的所述源极耦合至所述第四晶体管的所述漏极，并且所述第二晶体管的所述源极耦合至所述第三晶体管的所述漏极。
23.根据权利要求16所述的电流镜，其中所述另一晶体管和所述第一晶体管在所述电流镜的输入和偏置电流支路中，并且其中所述晶体管和所述第二晶体管在所述电流镜的输出电流支路中。
24.根据权利要求16所述的电流镜，其中所述第二晶体管具有比所述第一晶体管小的尺寸。
25.一种电流镜，包括：
第一对晶体管，包括晶体管和另一晶体管；
第二对晶体管，与所述第一对晶体管共源共栅；
切换网络，耦合到所述第二对晶体管；以及
第三对晶体管，耦合到所述切换网络，其中：
所述第一对晶体管与所述第二对晶体管之间的输入节点被配置为接收用于所述电流镜的输入电流；
所述第一对晶体管中的所述晶体管的端子被配置为汇集用于所述电流镜的输出电流，所述输出电流与所述输入电流成比例；并且
所述晶体管具有比所述另一晶体管大的尺寸。
26.一种用于生成与输入电流成比例的输出电流的装置，包括：
用于接收所述输入电流的部件；
用于生成偏置电流的部件；
用于汇集所述输出电流的第一部件，其中所述输出电流与所述偏置电流成比例；
与所述第一部件共源共栅的用于汇集所述输出电流的第二部件，其中所述输出电流与所述输入电流和所述偏置电流之和成比例；
用于汇集所述输出电流的第三部件；以及
用于交换所述第二部件与所述第三部件之间的连接的部件，其中用于接收所述输入电流的所述部件连接在所述第一部件与所述第二部件之间。
27.根据权利要求26所述的装置，其中：
用于接收所述输入电流的所述部件、所述第二部件、所述第三部件、以及用于交换连接的所述部件在低电压域中操作；
所述第一部件在高电压域中操作；并且
所述第二部件被配置为减少所述低电压域与所述高电压域之间的电荷共享。
28.根据权利要求26所述的装置，其中用于所述第一部件汇集与所述偏置电流成比例的所述输出电流的第一比大于用于所述第二部件汇集与所述输入电流和所述偏置电流之和成比例的所述输出电流的第二比。
29.根据权利要求26所述的装置，其中所述偏置电流与所述输入电流相比是可忽略的。
30.根据权利要求26所述的装置，其中用于交换连接的所述部件被配置为随机地交换所述第二部件与所述第三部件之间的所述连接。
CN201580061940.4A 2014-11-20 2015-10-23 低电压、高度精确的电流镜 Active CN107111329B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462082266P 2014-11-20 2014-11-20
US62/082,266 2014-11-20
US14/755,435 US9898028B2 (en) 2014-11-20 2015-06-30 Low voltage, highly accurate current mirror
US14/755,435 2015-06-30
PCT/US2015/057172 WO2016081153A1 (en) 2014-11-20 2015-10-23 Low voltage, highly accurate current mirror

Publications (2)

Publication Number Publication Date
CN107111329A CN107111329A (zh) 2017-08-29
CN107111329B true CN107111329B (zh) 2019-05-10

Family

ID=56010132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580061940.4A Active CN107111329B (zh) 2014-11-20 2015-10-23 低电压、高度精确的电流镜

Country Status (5)

Country Link
US (1) US9898028B2 (zh)
EP (1) EP3221966A1 (zh)
JP (1) JP2017536043A (zh)
CN (1) CN107111329B (zh)
WO (1) WO2016081153A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6453553B2 (ja) * 2014-03-26 2019-01-16 株式会社メガチップス カレントミラー回路及びこれを用いた受信装置
EP3644157B1 (en) 2018-10-24 2022-12-14 Sciosense B.V. Electric circuit arrangement to control current generation
CN110082584B (zh) * 2019-05-24 2024-01-30 深圳市思远半导体有限公司 低电压宽带宽高速电流采样电路
US11469223B2 (en) * 2019-05-31 2022-10-11 Analog Devices International Unlimited Company High precision switched capacitor MOSFET current measurement technique
US11079414B2 (en) * 2019-07-26 2021-08-03 Nxp B.V. Current sense circuit and method thereof
CN112860001B (zh) * 2021-01-19 2022-04-29 烽火通信科技股份有限公司 一种快速电流镜电路
CN116187222B (zh) * 2022-12-09 2024-02-02 海光集成电路设计(北京)有限公司 一种芯片设计方法、装置及相关设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229556A (zh) * 1997-06-16 1999-09-22 皇家菲利浦电子有限公司 交流/直流功率负载控制电路
WO2006120246A1 (en) * 2005-05-13 2006-11-16 Texas Instruments Deutschland Gmbh Voltage controlled current source device
US8400220B1 (en) * 2011-08-16 2013-03-19 Adtran, Inc. Quiescent current control for class AB output stages

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874964A (en) * 1987-05-28 1989-10-17 Sony Corporation Current generating circuit
CA2204829A1 (en) * 1997-05-08 1998-11-08 Alain Z. Shang Optical receiver suitable for optical interconnects
US6903539B1 (en) 2003-11-19 2005-06-07 Texas Instruments Incorporated Regulated cascode current source with wide output swing
US7161432B2 (en) 2005-04-18 2007-01-09 Analog Devices, Inc. Current mirror with low headroom requirement
US7336133B2 (en) * 2006-03-31 2008-02-26 Intel Corporation Buffered cascode current mirror
JP4808069B2 (ja) * 2006-05-01 2011-11-02 富士通セミコンダクター株式会社 基準電圧発生回路
WO2011004512A1 (ja) * 2009-07-08 2011-01-13 パナソニック株式会社 フィルタ回路及びこれを備えた光ディスク装置
CN102347738B (zh) * 2010-08-04 2014-04-02 中国科学院微电子研究所 一种两级全差分低噪声低失调斩波运算放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229556A (zh) * 1997-06-16 1999-09-22 皇家菲利浦电子有限公司 交流/直流功率负载控制电路
WO2006120246A1 (en) * 2005-05-13 2006-11-16 Texas Instruments Deutschland Gmbh Voltage controlled current source device
US8400220B1 (en) * 2011-08-16 2013-03-19 Adtran, Inc. Quiescent current control for class AB output stages

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Chopper-Stabilized Bidirectional Current Acquisition Circuits for Electrochemical Amperometric Biosensors;HAMED MAZHAB JAFARI ET AL;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTENMS》;20130424;第60卷;1149-1157
High-Accuracy,High-Precision DEM-CCII Amplifiers;STORNELLI V ET ALL;《CIRCUITS AND SYSTEMS》;20070527;2196-2199

Also Published As

Publication number Publication date
CN107111329A (zh) 2017-08-29
US9898028B2 (en) 2018-02-20
WO2016081153A1 (en) 2016-05-26
JP2017536043A (ja) 2017-11-30
US20160147247A1 (en) 2016-05-26
EP3221966A1 (en) 2017-09-27

Similar Documents

Publication Publication Date Title
CN107111329B (zh) 低电压、高度精确的电流镜
Magnelli et al. A 2.6 nW, 0.45 V temperature-compensated subthreshold CMOS voltage reference
US6631502B2 (en) Method of analyzing integrated circuit power distribution in chips containing voltage islands
Kok et al. CMOS voltage references: an analytical and practical perspective
Gupta Design and Implementation of a Scribe Line Measurement Transistor Test Array Structure in 14nm FinFET CMOS Technology
Afoakwa et al. Brim: Bistable resistively-coupled Ising machine
CN105676928B (zh) 一种带隙基准电路
CN105974996B (zh) 一种基准电压源
CN106951020A (zh) 具有电压生成电路的半导体器件
CN105824349A (zh) 自校准带隙基准电路、带隙基准电压自校准系统和方法
CN110750944B (zh) 一种仿真方法和装置及可读存储介质
CN105974989A (zh) 一种基于亚阈值的低功耗全cmos基准源电路
Far Subthreshold bandgap voltage reference aiming for energy harvesting: 100na, 5 ppm/c, 40 ppm/v, psrr-88db
CN103294100A (zh) 一种补偿电阻温漂系数的基准电流源电路
CN103995555B (zh) 一种应用于超低功耗带隙基准的正温度系数产生电路
CN205405320U (zh) 一种带阻抗调节的耗尽管基准电路
Lin et al. Thermal-driven analog placement considering device matching
Graupner et al. Generator based approach for analog circuit and layout design and optimization
CN103246311B (zh) 带有高阶曲率补偿的无电阻带隙基准电压源
Kokert et al. Medlay: A reconfigurable micro-power management to investigate self-powered systems
Poongan et al. A 53-µA-Quiescent 400-mA load demultiplexer based CMOS multi-voltage domain low dropout regulator for RF energy harvester
Xiaoying et al. The interior point branch and cut method for optimal power flow
CN105739586A (zh) 一种电流基准源电路
Cini A low-offset high CMRR current-mode instrumentation amplifier using differential difference current conveyor
JP2005197622A (ja) 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路の電流値相対ばらつき特性評価方法、半導体集積回路の抵抗値相対ばらつき特性評価方法、半導体集積回路の製造方法、制御プログラムおよび可読記録媒体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant