CN110750234B

CN110750234B - 一种超高速实时物理随机数产生方法

Info

Publication number: CN110750234B
Application number: CN201910936562.XA
Authority: CN
Inventors: 张建国; 刘锋; 王云才; 李璞; 王安帮; 王鑫; 杜海鋆
Original assignee: Taiyuan University of Technology
Current assignee: Taiyuan University of Technology
Priority date: 2019-09-29
Filing date: 2019-09-29
Publication date: 2023-03-21
Anticipated expiration: 2039-09-29
Also published as: CN110750234A

Abstract

本发明属于集成电路技术领域，具体为一种超高速实时物理随机数产生方法，包括物理熵源、加扰电路及吉比特收发器三个模块；物理熵源使用191个二输入异或门和1个二输入异或非门级联而成，二输入逻辑门的输出节点可实现混沌模拟信号的输出；使用加扰电路来提高输出物理随机数的质量，并实现混沌模拟信号向混沌数字信号的转换；最后使用吉比特收发器将64路经过加扰电路输出的混沌数字信号串行化输出为超高速实时物理随机数；该物理随机数发生器的输出具有良好的统计特性；实现了对高速物理随机数的小型化和集成化，适应物理随机数发生器的发展趋势。

Description

一种超高速实时物理随机数产生方法

技术领域

本发明涉及集成电路、密码芯片领域，尤其是一种超高速实时物理随机数产生方法，适用于保密通信领域。

背景技术

随着通信技术以及计算机技术的不断发展，通信数据的带宽、速率都在不断增加，很多通信数据的吞吐量已经达到T bps的水平。有些敏感信息的传输需要对传输的数据能够进行有效加密，基于随机物理现象生成的物理随机数相比于基于算法实现的伪随机数能更好的保证加密的可靠性。在保密通信领域，物理随机数成为首选。

基于信息论鼻祖香农的“一次一密”理论，为保证高吞吐量数据的通信的绝对安全，需要实时生成速率不低于通信速率的真随机数来对传输的数据进行加密和解密。基于以上香农的“一次一密”理论，器件小型化发展趋势、以及通信带宽的不断增加，未来随机数发生器的发展也必然朝着小型化、实时、高速率方向发展。

到目前为止已有很多种方法能够实现高速、实时的物理随机数，如利用光子集成和混沌激光的方法产生物理随机数可以将随机数的输出速率提高到一个非常高的水平，基本能够满足高速率保密通信的要求。然而，基于上述方法实现的物理随机数发生器由于其庞大的体积而难以适应如今器件小型化、集成化的发展趋势。

基于以上背景，能够将高速、实时物理随机数发生器集成于一块很小的芯片，对保密通信的发展具有十分重要的作用和意义。

发明内容

本发明克服现有技术存在的不足，提出了一种超高速、实时物理随机数发生器的装置及方法，以适应高速率保密通信的需求。

本发明是通过如下技术方案实现的。

一种超高速实时物理随机数产生方法，具体包括以下步骤：

1）利用简单逻辑器件构建物理熵源：使用191个二输入异或门和1个异或非门共192个逻辑门实现192路混沌信号的输出；逻辑门的具体连接方式为，每个二输入逻辑门的输出都级联到相邻逻辑门的一个输入端口上，每个逻辑门相邻两个逻辑门；混沌模拟信号通过每个逻辑门的输出端口输出，192个逻辑门共能够输出192路互不相同的信号。

2）使用加扰电路将产生的192路混沌模拟信号处理为64路独立、并行物理随机数输出；该加扰电路通过256个三输入异或门和192个D触发器连接实现。

3）使用吉比特收发器将产生的64路并行物理随机数，在所述吉比特收发器工作时钟156.25MHz频率下串行化输出超高速实时物理随机数。吉比特收发器(GTX)的数据发送时钟外接输出，然后作为加扰电路中的D触发器工作时钟。

优选的，所述256个三输入异或门由192个三输入异或门个和64个三输入异或门组成。

更优的，其中192个三输入异或门的一个输入连接到对应二输入逻辑门的输出节点上，其输出连接到D触发器的输入上，其另外两个输入信号分别连接到相邻三输入异或门经D触发器的输出上。

优选的，从D触发器输出的192路信号每三路信号通过三输入异或门，或输出为64路相互独立。

优选的，所述加扰电路中所有D触发器工作在156.25MHz同一时钟频率下。

优选的，所述吉比特收发器的数据发送时钟外接输出，作为加扰电路中的D触发器工作时钟。

优选的，所述吉比特收发器使用一对156.25MHz的差分时钟输入作为时钟源，其输出的时钟经过一个混合时钟管理单元生成两路时钟信号，一路供吉比特收发器内部数据传输使用，一路用做外部数据的发送时钟。

优选的，吉比特收发器所产生的外部数据的发送时钟用做64bit并行物理随机数的发送时钟的同时，还作为加扰电路中所有D触发器的时钟输入。

优选的，一对156.25MHz的差分时钟作为主时钟，其通过吉比特收发器所产生的时钟用以吉比特收发器的发送时钟和加扰电路中D触发器的输入时钟。

本发明相对于现有技术所产生的有益效果为。

1）本发明方法能够实时产生10Gbps以上的超高速、实时物理随机数，随机序列有良好的统计特性，可通过NIST SP-800 22统计测试。

2）本发明基于FPGA器件实现，全部采用数字器件构成，基于Verilog HDL代码实现10Gbps以上超高速实时物理随机数，其实现原理能够很容易的移植到其他FPGA平台上。

3）物理随机数发生器的所有模块集成于一块FPGA中，实现了对高速物理随机数的小型化和集成化，适应物理随机数发生器的发展趋势。

附图说明

图1是本发明所述超高速实时物理随机数发生装置的电路结构框图。

其中100为熵源模块；200为加扰电路模块；300为吉比特收发器模块。

图2是本发明熵源模块内部电路结构图。

图3是本发明加绕电路模块电路图。

图4是本发明吉比特收发器原理图。

图5是本发明所述装置产生的时序图。

图6是本发明所述装置所产生的10Gbps物理随机数的NIST测试结果。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，结合实施例和附图，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。下面结合实施例和附图详细说明本发明的技术方案，但保护范围不被此限制。

本发明基于Xilinx Kintex-7 XC7K325T FPGA平台构建实现10Gbps的高速、实时物理随机数发生器。其结构框图如图1所示，主要由熵源模块100、加扰电路模块200和吉比特收发器(GTX) 300三个主要的模块组成，所有模块集成于一块FPGA中。10Gbps高速实时物理随机数通过吉比特收发器(GTX)的差分输出口输出。

所述熵源模块100如图2所示，该模块通过1个二输入异或非门101₀和191个二输入异或门101_i(1≤i≤191)相互级联实现，每个器件的输出端口T[i]都级联到相邻器件的一个输入端口上。首先分析三种特殊情况，第一，异或非门101₀的输出T[0]连接到异或门101₁和异或门101₁₉₁的一个输入端口上；异或门101₁的输出T[1]连接到异或非门101₀和异或门101₂的一个输入端口上；异或门101₁₉₁的输出T[63]连接到异或非门101₀和异或门101₆₂的一个输入端口上。最后分析一种普遍情况，对于异或门101_i的输出T[i]将连接到相邻器件101_i-1的一个输入端口和另一个相邻器件101_i+1的一个输入端口上。192位输出将在自然震荡频率下随机变化，每个输出端口均能够产生随机的模拟信号T[i] ( 0≤i≤191)。

加扰电路模块200，如图3所示：由192个异或门201_i(0≤i≤191)和一系列D触发器202_i(0≤i≤191)构成和64个异或门203_i(0≤i≤63)。每一个异或门201都由一个输出端口和三个输入端口构成；每一个D触发器具有一个数据输出端口、一个数据输入端口和一个时钟输入端口。异或门201的输出端口S[i] ( 0≤i≤191)连接到触发器202的输入端口上。

首先，异或门201_i(0≤i≤191)的第一输入端口连接到对应二输入逻辑门101_i(0≤i≤191)的输出端口T[i] (0≤i≤191)上。

其次，对于异或门201_i(1≤i≤190)：(a)其第二输入端口连接到D触发器202_i-1的输出端口上；(b)第三输入端口连接到D触发器202_i+1的输出端口上。

然后，对于异或门201₀：(a)其第二输入端口连接到D触发器202₁₉₁的输出端口上；(b)第三输入端口连接到D触发器202₁的输出端口上。对于异或门201₆₃：(a)第二输入端口连接到D触发器202₁的输出端口上；(b)第三输入端口连接D触发器202₁₉₀的输出端口上。

最后，对于从D触发器输出的信号R[i] (0≤i≤191),不重复地选择其中不同的三路信号R[l] (0≤i≤191) ,R[m] (0≤m≤191), R[n] (0≤n≤191)(l≠m≠n)经异或门203_i(0≤i≤63)输出为64路独立、并都具有良好统计特性的并行物理随机数。

高速串行收发器(GTX)模块300如图4所示，该模块选择模块200所生成的并行物理随机数，在用户发送时钟156.25MHz时钟频率下输出10Gbps码率的高速实时物理随机数，该时钟与模块200中D触发器工作于同一时钟频率，且模块200中D触发器的工作频率由高速串行收发器(GTX)模块产生。串行收发器(GTX)使用一对156.25MHz的差分时钟(refclk_n/p)输入作为时钟源，其所产生的时钟(TXUSRCLK2, 156.25MHz)作为串行收发器(GTX)的发送时钟及加扰电路模块中D触发器的时钟源。

如图5所示，为了验证本发明所产生物理随机数的质量，我们用80GHz带宽的示波器观察了其输出时序。如图6所示，并从物理随机数发生器的输出采集1Gbit的物理随机数，对其进行NIST SP800-22 中所推荐的统计测试，该物理随机数可通过其所有的测试项，证明其良好的输出特性。

以上内容是结合具体的优选实施方式对本发明所做的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明的前提下，还可以做出若干简单的推演或替换，都应当视为属于本发明由所提交的权利要求书确定专利保护范围。

Claims

1.一种超高速实时物理随机数产生方法，其特征在于，具体包括以下步骤：

1）利用简单逻辑器件构建物理熵源：使用191个二输入异或门和1个异或非门共192个逻辑门实现192路混沌信号的输出；逻辑门的具体连接方式为，每个二输入逻辑门的输出都级联到相邻逻辑门的一个输入端口上，每个逻辑门相邻两个逻辑门；混沌模拟信号通过每个逻辑门的输出端口输出，192个逻辑门共能够输出192路互不相同的信号；

2）使用加扰电路将产生的192路混沌模拟信号处理为64路独立、并行物理随机数输出；该加扰电路通过256个三输入异或门和192个D触发器连接实现；

3）使用吉比特收发器将产生的64路并行物理随机数，在所述吉比特收发器工作时钟156.25MHz频率下串行化输出超高速实时物理随机数；吉比特收发器的数据发送时钟外接输出，然后作为加扰电路中的D触发器工作时钟。

2.根据权利要求1所述的一种超高速实时物理随机数产生方法，其特征在于，所述256个三输入异或门由192个三输入异或门个和64个三输入异或门组成。

3.根据权利要求2所述的一种超高速实时物理随机数产生方法，其特征在于，其中192个三输入异或门的一个输入连接到对应二输入逻辑门的输出节点上，其输出连接到D触发器的输入上，其另外两个输入信号分别连接到相邻三输入异或门经D触发器的输出上。

4.根据权利要求1所述的一种超高速实时物理随机数产生方法，其特征在于，从D触发器输出的192路信号每三路信号通过三输入异或门，或输出为64路相互独立。

5.根据权利要求1所述的一种超高速实时物理随机数产生方法，其特征在于，所述加扰电路中所有D触发器工作在156.25MHz同一时钟频率下。

6.根据权利要求1所述的一种超高速实时物理随机数产生方法，其特征在于，所述吉比特收发器的数据发送时钟外接输出，作为加扰电路中的D触发器工作时钟。

7.根据权利要求1所述的一种超高速实时物理随机数产生方法，其特征在于，所述吉比特收发器使用一对156.25MHz的差分时钟输入作为时钟源，其输出的时钟经过一个混合时钟管理单元生成两路时钟信号，一路供吉比特收发器内部数据传输使用，一路用做外部数据的发送时钟。

8.根据权利要求1所述的一种超高速实时物理随机数产生方法，其特征在于，吉比特收发器所产生的外部数据的发送时钟用做64bit并行物理随机数的发送时钟的同时，还作为加扰电路中所有D触发器的时钟输入。

9.根据权利要求1所述的一种超高速实时物理随机数产生方法，其特征在于，一对156.25MHz的差分时钟作为主时钟，其通过吉比特收发器所产生的时钟用以吉比特收发器的发送时钟和加扰电路中D触发器的输入时钟。