CN110740411B - 接口电路、微机电声学传感器和接口电路的驱动方法 - Google Patents

Abstract

本发明实施例公开了一种接口电路、微机电声学传感器和接口电路的驱动方法。接口电路包括输入级器件和放大器，输入级器件的输入端和接口电路的输入端之间串接第一选通开关，输入级器件的输入端连接第一接地开关；放大器的第一输入端和输入级器件的输出端之间串接第一电容，放大器的第一输入端连接第二接地开关；放大器的第二输入端、输出端和第二电容连接至少两个第二选通开关，至少两个第二选通开关的导通或断开调节第二电容在放大器的第二输入端以及输出端之间的连接关系；第二电容的第一电极连接放大器的输出端，第二电容的第二电极连接第三接地开关。本发明实施例抑制了接口电路的噪声，提高了输出信号的信噪比。

Description

接口电路、微机电声学传感器和接口电路的驱动方法

技术领域

本发明实施例涉及电子电路技术领域，尤其涉及一种接口电路、微机电声学传感器和接口电路的驱动方法。

背景技术

随着电子电路技术的发展，微机电声学传感器(例如麦克风)作为一种声音信号转换为电信号的装置，广泛应用于手机、电脑、平板电脑、音频记录仪、电话会议系统等客户应用中。

在现有技术中，微机电声学传感器包括MEMS(Micro-Electro-MechanicalSystem)声学芯片和专用集成电路(ASIC，Application Specific Integrated Circuit)，专用集成电路包括接口电路。微机电声学传感器的噪声来源主要是MEMS声学芯片和接口电路，虽然现有技术中已经采用了较多的噪声抑制手段，然而微机电声学传感器仍然存在较大的噪声干扰，不能满足人们对声学传感器的高信噪比的要求。

发明内容

本发明实施例提供一种接口电路、微机电声学传感器和接口电路的驱动方法，以抑制接口电路的噪声，提高输出信号的信噪比。

第一方面，本发明实施例提供了一种接口电路，包括：

输入级器件，包括输入端和输出端，所述输入级器件的输入端和所述接口电路的输入端之间串接第一选通开关，所述输入级器件的输入端连接第一接地开关，所述输入级器件用于由高阻抗到低阻抗的阻抗转换；

放大器、第一电容和第二电容，所述放大器包括第一输入端、第二输入端和输出端；所述放大器的第一输入端和所述输入级器件的输出端之间串接所述第一电容，所述放大器的第一输入端连接第二接地开关；所述放大器的输出端连接所述接口电路的输出端；所述放大器的第二输入端、输出端和所述第二电容连接至少两个第二选通开关，所述至少两个第二选通开关的导通或断开调节所述第二电容在所述放大器的第二输入端以及输出端之间的连接关系；所述第二电容的第一电极连接所述放大器的输出端，所述第二电容的第二电极连接第三接地开关。

可选地，所述至少两个第二选通开关包括第二甲选通开关和第二乙选通开关；

所述第二甲选通开关的第一端和所述第二乙选通开关的第一端连接，并连接所述放大器的第二输入端；所述第二甲选通开关的第二端连接所述第三接地开关；所述第二乙选通开关的第二端连接所述放大器的输出端。

可选地，所述第一接地开关还包括控制端，所述第一接地开关的控制端接入第一时钟周期信号；

所述第二接地开关还包括控制端，所述第二接地开关的控制端接入所述第一时钟周期信号；

所述第二甲选通开关还包括控制端，所述第二甲选通开关的控制端接入所述第一时钟周期信号；

所述第一选通开关还包括控制端，所述第一选通开关的控制端接入第二时钟周期信号；

所述第二乙选通开关还包括控制端，所述第二乙选通开关的控制端接入所述第二时钟周期信号；

所述第三接地开关还包括控制端，所述第三接地开关的控制端接入所述第二时钟周期信号。

可选地，所述第一选通开关包括并联连接的第一PMOS和第一NMOS，所述第一PMOS的源极和所述第一NMOS的漏极连接，并作为所述第一选通开关的第一端；所述第一PMOS的漏极和所述第一NMOS的源极连接，并作为所述第一选通开关的第二端；所述第一PMOS的栅极和所述第一NMOS的栅极接入时钟信号；

可选地，所述第二选通开关包括并联连接的第二PMOS和第二NMOS，所述第二PMOS的源极和所述第二NMOS的漏极连接，并作为所述第二选通开关的第二端；所述第二PMOS的漏极和所述第二NMOS的源极连接，并作为所述第二选通开关的第二端；所述第二PMOS的栅极和所述第二NMOS的栅极接入时钟信号。

可选地，所述第一接地开关包括并联连接的第三PMOS和第三NMOS，所述第三PMOS的源极和所述第三NMOS的漏极连接，并作为所述第一接地开关的第一端；所述第三PMOS的漏极和所述第三NMOS的源极连接，并作为所述第一接地开关的第二端；所述第三PMOS的栅极和所述第三NMOS的栅极接入时钟信号；或者，所述第一接地开关包括第三NMOS，所述第三NMOS的漏极作为所述第一接地开关的第一端，所述第三NMOS的源极作为所述第一接地开关的第二端，所述第三NMOS的栅极接入时钟信号；

可选地，所述第二接地开关包括并联连接的第四PMOS和第四NMOS，所述第四PMOS的源极和所述第四NMOS的漏极连接，并作为所述第二接地开关的第一端；所述第四PMOS的漏极和所述第四NMOS的源极连接，并作为所述第二接地开关的第二端；所述第四PMOS的栅极和所述第四NMOS的栅极接入时钟信号；或者，所述第二接地开关包括第四NMOS，所述第四NMOS的漏极作为所述第二接地开关的第一端，所述第四NMOS的源极作为所述第二接地开关的第二端，所述第四NMOS的栅极接入时钟信号；

可选地，所述第三接地开关包括并联连接的第五PMOS和第五NMOS，所述第五PMOS的源极和所述第五NMOS的漏极连接，并作为所述第三接地开关的第一端；所述第五PMOS的漏极和所述第五NMOS的源极连接，并作为所述第三接地开关的第二端；所述第五PMOS的栅极和所述第五NMOS的栅极接入时钟信号；或者，所述第三接地开关包括第五NMOS，所述第五NMOS的漏极作为所述第三接地开关的第一端，所述第五NMOS的源极作为所述第三接地开关的第二端，所述第五NMOS的栅极接入时钟信号。

可选地，所述输入级器件包括第六PMOS；所述第六PMOS的栅极作为所述输入级器件的输入端；所述第六PMOS的源极与所述电源输入端连接，且作为所述输入级器件的输出端；所述第六PMOS的漏极接地。

第二方面，本发明实施例还提供了一种微机电声学传感器，包括：MEMS声学芯片和如本发明任意实施例所述的接口电路；

所述MEMS声学芯片的输出端与所述接口电路的输入端电连接。

可选地，所述MEMS声学芯片为电容型MEMS声学芯片；

所述微机电声学传感器还包括电荷泵，所述MEMS声学芯片的输入端与所述电荷泵的输出端电连接。

可选地，所述电荷泵和所述接口电路集成于专用集成电路内。

第三方面，本发明实施例还提供了一种如本发明任意实施例所述的接口电路的驱动方法，包括：以预设时钟频率交替设置的第一时钟周期和第二时钟周期；

在所述第一时钟周期，控制所述第一选通开关断开、第一接地开关和第二接地开关导通，以将所述输入级器件的偏差电压存储至所述第一电容；

控制所述至少两个第二选通开关的导通或断开、第三接地开关断开，以使所述第二电容连接至所述放大器的第二输入端和所述接口电路的输出端之间，以维持所述接口电路的输出电压；

在所述第二时钟周期，控制所述第一选通开关导通、第一接地开关和第二接地开关断开，以导通所述输入级器件的输入信号，所述第一电容两端的电压抵消所述输入级器件的输出信号中的所述偏差电压；

控制所述至少两个第二选通开关的导通或断开、第三接地开关导通，以使所述第二电容连接至所述接口电路的输出端和地之间，以将所述接口电路的输出端的电压存储至所述第二电容。

可选地，所述至少两个第二选通开关包括第二甲选通开关和第二乙选通开关；所述第二甲选通开关的第一端和所述第二乙选通开关的第一端连接，并连接所述放大器的第二输入端；所述第二甲选通开关的第二端连接所述第三接地开关；所述第二乙选通开关的第二端连接所述放大器的输出端；

在所述第一时钟周期，控制所述至少两个第二选通开关的导通或断开，包括：

控制第二甲选通开关导通、第二乙选通开关断开；

在所述第二时钟周期，控制所述至少两个第二选通开关的导通或断开，包括：

控制第二甲选通开关断开、第二乙选通开关导通。

可选地，所述预设时钟频率高于所述接口电路的采样频率。

本发明实施例通过在接口电路中设置包括第一选通开关、第一接地开关、第一电容、第二接地开关、第二电容、至少两个第二选通开关和第二接地开关的开关电容电路，通过控制开关电容电路中各开关的导通和关断状态，能够控制接口电路在第一时钟周期将输入级器件的偏差电压存储至第一电容，并维持接口电路的输出电压，在第二时钟周期导通输入级器件的输入信号，将接口电路的输出端的电压存储至第二电容，实现了在确保接口电路稳定输出有用信号的基础上，不仅能够将放大器的第一输入端的电压中由输入级器件引起的失调减除，还能够将由输入级器件引起的闪烁噪声减除。由于输入级器件引起的闪烁噪声是接口电路中噪声的主要来源，所以减除输入级器件的闪烁噪声可以大大减小接口电路的噪声，使得接口电路的等效输入信号的信噪比接近MEMS声学芯片的本征信噪比，提升了接口电路输出信号的信噪比。

附图说明

图1为本发明实施例提供的一种接口电路的电路图；

图2为本发明实施例提供的一种接口电路的工作周期的时序示意图；

图3为本发明实施例提供的一种接口电路在第一时钟周期的连接状态示意图；

图4为本发明实施例提供的一种接口电路在第二时钟周期的连接状态示意图；

图5为本发明实施例提供的另一种接口电路的结构示意图；

图6为本发明实施例提供的一种微机电声学传感器的电路图；

图7为本发明实施例提供的另一种微机电声学传感器的电路图；

图8为本发明实施例提供的一种接口电路的驱动方法的流程示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，现有的微机电声学传感器输出信号的噪声较大，不能满足人们对声学传感器的高信噪比的要求，经发明人研究发现，出现该问题的原因在于：

对于微机电声学传感器，等效到接口电路的输入端的信号大小由MEMS声学芯片决定，等效到接口电路输入端是指不考虑后续电路的放大处理，若信号被放大，信号中的噪声也会同步放大。因此，等效到接口电路输入端的信号的信噪比能够体现接口电路输出端的信号的信噪比。然而，接口电路本身也会对信号产生噪声干扰，使得等效到接口电路的输入端的信号噪声包括MEMS声学芯片噪声和接口电路噪声。

其中，接口电路的噪声主要由输入级器件决定，输入级器件实现由高阻抗到低阻抗的阻抗转换，输入级器件的噪声包括闪烁噪声。闪烁噪声主要由输入级器件工艺缺陷水平和面积决定，输入级器件的面积越大，闪烁噪声越小，然而对于电容型MEMS声学芯片，由于MEMS声学芯片的电容较小，若将输入级器件的尺寸做大，虽然能减小闪烁噪声，但是会在很大程度上衰减有用信号。

有鉴于此，本发明实施例提供了一种接口电路。图1为本发明实施例提供的一种接口电路的电路图。参见图1，该接口电路适用于微机电声学传感器。接口电路包括：第一选通开关S1、第一接地开关S2、输入级器件M1、第一电容C1、第二接地开关S3、放大器A1、第二电容C2、至少两个第二选通开关(图1中示例性地示出了两个第二选通开关，分别为第二甲选通开关S4和第二乙选通开关S5)和第三接地开关S6。

输入级器件M1包括输入端M1-1和输出端M1-2，输入级器件M1的输入端M1-1和接口电路的输入端10之间串接第一选通开关S1，输入级器件M1的输入端M1-1连接第一接地开关S2，输入级器件M1用于由高阻抗到低阻抗的阻抗转换。放大器A1包括第一输入端A1-1、第二输入端A1-2和输出端A1-3，放大器A1的第一输入端A1-1和输入级器件M1的输出端M1-2之间串接第一电容C1，放大器A1的第一输入端A1-1连接第二接地开关S3；放大器A1的输出端A1-3连接接口电路的输出端20；放大器A1的第二输入端A1-2、输出端A1-3和第二电容C2连接至少两个第二选通开关，至少两个第二选通开关的导通或断开调节第二电容C2在放大器A1的第二输入端A1-2以及输出端A1-3之间的连接关系；第二电容C2的第一电极连接放大器A1的输出端A1-3，第二电容C2的第二电极连接第三接地开关S6。

其中，第一选通开关S1、第一接地开关S2、第一电容C1、第二接地开关S3、第二电容C2、至少两个第二选通开关和第二接地开关S3构成了接口电路的开关电容电路，通过控制开关电容电路中各开关的导通和关断状态，可以实现对接口电路的噪声抑制。

示例性地，图2为本发明实施例提供的一种接口电路的工作周期的时序示意图。参见图2，该接口电路的工作过程包括以预设时钟频率交替设置的第一时钟周期Φa和第二时钟周期Φb。第一接地开关S2、第二接地开关S3和部分第二选通开关(例如第二甲选通开关S4)由第一时钟信号VΦa控制，第一选通开关S1、第三接地开关S6和另外部分第二选通开关(例如第二乙选通开关S5)由第二时钟信号VΦb控制。当第一时钟信号VΦa为高电平时，第一接地开关S2、第二接地开关S3和部分第二选通开关导通；当第一时钟信号VΦa为低电平时，第一接地开关S2、第二接地开关S3和部分第二选通开关断开。当第二时钟信号VΦb为高电平时，第一选通开关S1、第三接地开关S6和部分第二选通开关导通，当第二时钟信号VΦb为低电平时，第一选通开关S1、第三接地开关S6和部分第二选通开关断开。可选地，第一时钟周期Φa和第二时钟周期Φb不交叠，即第一时钟周期Φa和第二时钟周期Φb存在一段时间的间隔，以避免接口电路中的开关同时导通，提升接口电路在第一时钟周期Φa和第二时钟周期Φb切换过程中的稳定性。

图3为本发明实施例提供的一种接口电路在第一时钟周期的连接状态示意图。参见图3，在第一时钟周期Φa，第一选通开关S1断开、第一接地开关S2和第二接地开关S3导通，以将输入级器件M1的输出端M1-2和输入端之间的偏差电压存储至第一电容C1。此时，输入级器件M1的输入端M1-1接地，输入级器件M1的输出端M1-2电压Vgs1被存储在第一电容C1上，第二接地开关S3导通，使输入级器件M1的输出端M1-2与放大器A1断开。

部分第二选通开关(例如第二甲选通开关S4)导通、另外部分第二选通开关(例如第二乙选通开关S5)断开、第三接地开关S6断开，以使第二电容C2连接至放大器A1的第二输入端A1-2和接口电路的输出端20之间，以维持接口电路的输出电压。由于接口电路的输出端20连接的负载多为电阻负载，因此，在第一时钟周期Φa，与第二电容C2直接连接在接口电路的输出端20相比，将第二电容C2连接至放大器A1的第二输入端A1-2和接口电路的输出端20之间，能够使得接口电路的输出端20的电压维持恒定。

图4为本发明实施例提供的一种接口电路在第二时钟周期的连接状态示意图。参见图4，在第二时钟周期Φb，第一选通开关S1导通、第一接地开关S2和第二接地开关S3断开，以导通输入级器件M1的输入信号。此时，输入级器件M1的输入端M1-1正常连接接口电路的输入端10，输入级器件M1的输出端M1-2通过第一电容C1连接到放大器A1的第一输入端A1-1，第一电容C1两端的电压保持第一时钟周期Φa时的电压Vgs1，输入级器件M1的输出端M1-2和输入端的电压为Vgs2，接口电路的输入端10的电压为Vin，则放大器A1的第一输入端A1-1的电压为Vin+Vgs2-Vgs1。由于接口电路中由输入级器件M1的输出端M1-2和输入端M1-1的偏差电压引起的直流分量在第一时钟周期Φa和第二时钟周期Φb近似相等，以及由闪烁噪声引起的低频分量在第一时钟周期Φa和第二时钟周期Φb近似相等，因此，Vgs1和Vgs2近似相等，即放大器A1的第一输入端A1-1的电压Vin+Vgs2-Vgs1近似为Vin，实现了第一电容C1两端的电压抵消输入级器件M1的输出信号中的偏差电压，从而实现了噪声的自归零。

部分第二选通开关(例如第二甲选通开关S4)断开、另外部分第二选通开关(例如第二乙选通开关S5)导通、第三接地开关S6导通，以使第二电容C2连接至接口电路的输出端20和地之间，以将接口电路的输出端20的电压存储至第二电容C2。由此，信号由接口电路的输入端10输入，经输入级器件M1完成由高阻到低阻的阻抗转换，然后通过由放大器A1构成的输出驱动电路驱动后续负载。

综上，本发明实施例通过在接口电路中设置开关电容电路，实现了在确保接口电路稳定输出有用信号的基础上，不仅能够将放大器A1的第一输入端A1-1的电压中由输入级器件M1引起的失调减除，还能够将由输入级器件M1引起的闪烁噪声减除。由于输入级器件M1引起的闪烁噪声是接口电路中噪声的主要来源，所以减除输入级器件M1的闪烁噪声可以大大减小接口电路的噪声，提升了接口电路输出信号的信噪比。

继续参见图1-图4，在上述各实施例的基础上，可选地，至少两个第二选通开关包括第二甲选通开关S4和第二乙选通开关S5；第二甲选通开关S4的第一端和第二乙选通开关S5的第一端连接，并连接放大器A1的第二输入端A1-2；第二甲选通开关S4的第二端连接第三接地开关S6；第二乙选通开关S5的第二端连接放大器A1的输出端A1-3。至少两个第二选通开关这样设置，在第二时钟周期Φb，控制第二乙选通开关S5和第三接地开关S6导通，控制第二甲选通开关S4断开，放大器A1电路为单位增益负反馈的形式，放大器A1的输出电压与其第一输入端A1-1的电压相等，第二电容C2存储放大器A1的输出端A1-3的电压。在第一时钟周期Φa，控制第二甲选通开关S4导通，控制第二乙选通开关S5和第三接地开关S6断开，将第二电容C2连接至放大器A1的第二输入端A1-2和输出端之间，能够使得放大器A1的输出端A1-3的电压维持恒定。

需要说明的是，图1中示例性地示出了放大器电路的为单位增益负反馈的形式，并非对本发明的限定，在其他实施例中，还可以设置放大器电路为比例放大器的形式，以通过调整信号的放大倍数来达到标定灵敏度。

图5为本发明实施例提供的另一种接口电路的结构示意图。参见图5，在上述各实施例的基础上，可选地，第一接地开关S2还包括控制端S2-1，第一接地开关S2的控制端S2-1接入第一时钟周期信号；第一时钟周期信号控制第一接地开关S2在第一时钟周期Φa导通，在第二时钟周期Φb断开。第二接地开关S3还包括控制端S3-1，第二接地开关S3的控制端S3-1接入第一时钟周期信号；第一时钟周期信号控制第二接地开关S3在第一时钟周期Φa导通，在第二时钟周期Φb断开。第二甲选通开关S4还包括控制端(图5中示例性地，第二甲选通开关S4的控制端包括第一控制端S4-1和第二控制端S4-2)，第二甲选通开关S4的控制端接入第一时钟周期信号；第一时钟周期信号控制第二甲选通开关S4在第一时钟周期Φa导通，在第二时钟周期Φb断开。第一选通开关S1还包括控制端(图5中示例性地，第一选通开关S1的控制端包括第一控制端S1-1和第二控制端S1-2)，第一选通开关S1的控制端接入第二时钟周期信号；第二时钟周期信号控制第一选通开关S1在第一时钟周期Φa断开，在第二时钟周期Φb导通。第二乙选通开关S5还包括控制端(图5中示例性地，第二乙选通开关S5的控制端包括第一控制端S5-1和第二控制端S5-2)，第二乙选通开关S5的控制端接入第二时钟周期信号；第二时钟周期信号控制第二乙选通开关S5在第一时钟周期Φa断开，在第二时钟周期Φb导通。第三接地开关S6还包括控制端S6-1，第三接地开关S6的控制端S6-1接入第二时钟周期信号；第二时钟周期信号控制第三接地开关S6在第一时钟周期Φa断开，在第二时钟周期Φb导通。本发明实施例设置第一接地开关S2、第二接地开关S3、第二甲选通开关S4的控制端与第一时钟周期信号电连接，可以使得第一接地开关S2、第二接地开关S3和第二甲选通开关S4在第一时钟周期Φa导通，第二时钟周期Φb关断。设置第一选通开关S1、第三接地开关S6和第二乙选通开关S5的控制端与第二时钟周期信号电连接，可以使得第一选通开关S1、第二接地开关S3和第二乙选通开关S5在第二时钟周期Φb断开。

继续参见图5，在上述各实施例的基础上，可选地，第一选通开关S1包括并联连接的第一PMOS和第一NMOS，第一PMOS的源极和第一NMOS的漏极连接，并作为第一选通开关S1的第一端；第一PMOS的漏极和第一NMOS的源极连接，并作为第一选通开关S1的第二端；第一PMOS的栅极和第一NMOS的栅极接入时钟信号。第一选通开关S1这样设置，将第一PMOS和第一NMOS相互作为互补MOS，以使接口电路的输入端10无论输入高电平还是低电平，第一选通开关S1均能正常导通。其中，第一PMOS的栅极和第一NMOS的栅极接入的时钟信号的电平状态相反。

继续参见图5，在上述各实施例的基础上，可选地，第二选通开关(例如第二乙选通开关S5)包括并联连接的第二PMOS和第二NMOS，第二PMOS的源极和第二NMOS的漏极连接，并作为第二选通开关的第二端；第二PMOS的漏极和第二NMOS的源极连接，并作为第二选通开关的第二端；第二PMOS的栅极和第二NMOS的栅极接入时钟信号。第二选通开关这样设置，将第二PMOS和第二NMOS相互作为互补MOS，以使接口电路的输出端20无论输入高电平还是低电平，第二选通开关均能正常导通。其中，第二PMOS的栅极和第二NMOS的栅极接入的时钟信号的电平状态相反。

继续参见图5，在上述各实施例的基础上，可选地，第一接地开关S2包括第三NMOS，第三NMOS的漏极作为第一接地开关S2的第一端，第三NMOS的源极作为第一接地开关S2的第二端，第三NMOS的栅极接入时钟信号。其中，第三NMOS的源极接地，当其栅极接低电平时，第三NMOS能够可靠导通。第一接地开关S2这样设置，与设置互补型MOS相比，在确保第一接地开关S2可靠导通的基础上，降低了成本。

需要说明的是，图5中示例性地示出了第一接地开关S2仅包括第三NMOS，并非对本发明的限定，在其他实施例中，还可以设置第一接地开关S2包括并联连接的第三PMOS和第三NMOS，第三PMOS的源极和第三NMOS的漏极连接，并作为第一接地开关S2的第一端；第三PMOS的漏极和第三NMOS的源极连接，并作为第一接地开关S2的第二端；第三PMOS的栅极和第三NMOS的栅极接入时钟信号。

继续参见图5，在上述各实施例的基础上，可选地，第二接地开关S3包括第四NMOS，第四NMOS的漏极作为第二接地开关S3的第一端，第四NMOS的源极作为第二接地开关S3的第二端，第四NMOS的栅极接入时钟信号。其中，第四NMOS的源极接地，当其栅极接低电平时，第四NMOS能够可靠导通。第二接地开关S3这样设置，与设置互补型MOS相比，在确保第二接地开关S3可靠导通的基础上，降低了成本。

需要说明的是，图5中示例性地示出了第二接地开关S3仅包括第四NMOS，并非对本发明的限定，在其他实施例中，还可以设置第二接地开关S3包括并联连接的第四PMOS和第四NMOS，第四PMOS的源极和第四NMOS的漏极连接，并作为第二接地开关S3的第一端；第四PMOS的漏极和第四NMOS的源极连接，并作为第二接地开关S3的第二端；第四PMOS的栅极和第四NMOS的栅极接入时钟信号。

继续参见图5，在上述各实施例的基础上，可选地，第三接地开关S6包括第五NMOS，第五NMOS的漏极作为第三接地开关S6的第一端，第五NMOS的源极作为第三接地开关S6的第二端，第五NMOS的栅极接入时钟信号。其中，第五NMOS的源极接地，当其栅极接低电平时，第五NMOS能够可靠导通。第三接地开关S6这样设置，与设置互补型MOS相比，在确保第三接地开关S6可靠导通的基础上，降低了成本。

需要说明的是，图5中示例性地示出了第三接地开关S6仅包括第五NMOS，并非对本发明的限定，在其他实施例中，还可以设置第三接地开关S6包括并联连接的第五PMOS和第五NMOS，第五PMOS的源极和第五NMOS的漏极连接，并作为第三接地开关S6的第一端；第五PMOS的漏极和第五NMOS的源极连接，并作为第三接地开关S6的第二端；第五PMOS的栅极和第五NMOS的栅极接入时钟信号。

继续参见图5，在上述各实施例的基础上，可选地，输入级器件M1包括第六PMOS；第六PMOS的栅极作为输入级器件M1的输入端M1-1；第六PMOS的源极与电源输入端连接，且作为输入级器件M1的输出端M1-2；第六PMOS的漏极接地。输入级器件M1这样设置，在实现阻抗转换的基础上，简化了电路结构。

继续参见图5，在上述各实施例的基础上，可选地，接口电路还包括电流源，电流源的输出端与输入级器件M1的输出端M1-2电连接，以向接口电路提供偏置电流。

本发明实施例还提供了一种微机电声学传感器，该微机电声学传感器例如可以是MEMS硅麦克风。图6为本发明实施例提供的一种微机电声学传感器的电路图。参见图6，该微机电声学传感器包括：MEMS声学芯片1和如本发明任意实施例所提供的接口电路2；MEMS声学芯片1的输出端与接口电路2的输入端10电连接。该微机电声学传感器包括本发明任意实施例所提供的接口电路2，其技术原理和产生的技术效果类似，这里不再赘述。

其中，MEMS声学芯片1的类型例如可以是压电型MEMS声学芯片或者电容型MEMS声学芯片。由于MEMS声学芯片1的输出阻抗较大，接口电路2中的输入级器件M1的输入阻抗较大，以此实现阻抗匹配。示例性地，MEMS声学芯片1的类型是压电型MEMS声学芯片，当MEMS声学芯片1受到声音的振动，导致其内部电荷发生变化，将声音信号转化为电信号，该电信号通过接口电路2的输入端10输入到后续电路。

在上述各实施例的基础上，可选地，接口电路2集成于专用集成电路内，以实现微机电声学传感器的集成化，减小微机电声学传感器的尺寸。

图7为本发明实施例提供的另一种微机电声学传感器的电路图。参见图7，MEMS声学芯片1为电容型MEMS声学芯片；微机电声学传感器还包括电荷泵3，MEMS声学芯片1的输入端与电荷泵3的输出端电连接。其中，电荷泵3用以向电荷泵3提供偏置电压，当MEMS声学芯片1受到声音的振动，导致其电容发生变化，从而将声音信号转化为电信号，该电信号通过接口电路2的输入端10输入到后续电路。

在上述各实施例的基础上，可选地，电荷泵3和接口电路2集成于专用集成电路内，以实现微机电声学传感器的集成化，减小微机电声学传感器的尺寸。

本发明实施例还提供了一种接口电路的驱动方法，该驱动方法适用于驱动本发明任意实施例所提供的接口电路。图8为本发明实施例提供的一种接口电路的驱动方法的流程示意图。参见图8，该接口电路的驱动方法包括：以预设时钟频率交替设置的第一时钟周期和第二时钟周期。

S110、在第一时钟周期，控制第一选通开关断开、第一接地开关和第二接地开关导通，以将输入级器件的偏差电压存储至第一电容；控制至少两个第二选通开关的导通或断开、第三接地开关断开，以使第二电容连接至放大器的第二输入端和接口电路的输出端之间，以维持接口电路的输出电压。

S120、在第二时钟周期，控制第一选通开关导通、第一接地开关和第二接地开关断开，以导通输入级器件的输入信号，第一电容两端的电压抵消输入级器件的输出信号中的偏差电压；控制至少两个第二选通开关的导通或断开、第三接地开关导通，以使第二电容连接至接口电路的输出端和地之间，以将接口电路的输出端的电压存储至第二电容。

本发明实施例通过在以预设时钟频率交替设置的第一时钟周期和第二时钟周期内，分别控制接口电路的开关的导通和关断，在第一时钟周期将输入级器件的偏差电压存储至第一电容，并维持接口电路的输出电压，在第二时钟周期导通输入级器件的输入信号，将接口电路的输出端的电压存储至第二电容，实现了在确保接口电路稳定输出有用信号的基础上，不仅能够将放大器的第一输入端的电压中由输入级器件引起的失调减除，还能够将由输入级器件引起的闪烁噪声减除。由于输入级器件引起的闪烁噪声是接口电路中噪声的主要来源，所以减除输入级器件的闪烁噪声可以大大减小接口电路的噪声，使得接口电路的等效输入信号的信噪比接近MEMS声学芯片的本征信噪比，提升了接口电路输出信号的信噪比。

在上述实施例中，至少两个第二选通开关的设置方式有多种，相应地，对至少两个第二选通开关的控制方式有多种。示例性地，至少两个第二选通开关包括第二甲选通开关和第二乙选通开关；第二甲选通开关的第一端和第二乙选通开关的第一端连接，并连接放大器的第二输入端；第二甲选通开关的第二端连接第三接地开关；第二乙选通开关的第二端连接放大器的输出端。相应地，在第一时钟周期，控制至少两个第二选通开关的导通或断开，包括：控制第二甲选通开关导通、第二乙选通开关断开，以使第二电容连接至放大器的第二输入端和接口电路的输出端之间，以维持接口电路的输出电压。在第二时钟周期，控制至少两个第二选通开关的导通或断开，包括：控制第二甲选通开关断开、第二乙选通开关导通，以使第二电容连接至接口电路的输出端和地之间，以将接口电路的输出端的电压存储至第二电容。

在上述各实施例的基础上，可选地，预设时钟频率高于接口电路的采样频率，以确保接口电路的开关电容电路在导通和关断的过程中不会影响信号的正常传输。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (11)

1.一种接口电路，其特征在于，包括：

输入级器件，包括输入端和输出端，所述输入级器件的输入端和所述接口电路的输入端之间串接第一选通开关，所述输入级器件的输入端连接第一接地开关，所述输入级器件用于由高阻抗到低阻抗的阻抗转换；

放大器、第一电容和第二电容，所述放大器包括第一输入端、第二输入端和输出端；所述放大器的第一输入端和所述输入级器件的输出端之间串接所述第一电容，所述放大器的第一输入端连接第二接地开关；所述放大器的输出端连接所述接口电路的输出端；所述放大器的第二输入端、输出端和所述第二电容连接至少两个第二选通开关，所述至少两个第二选通开关的导通或断开调节所述第二电容在所述放大器的第二输入端以及输出端之间的连接关系；所述第二电容的第一电极连接所述放大器的输出端，所述第二电容的第二电极连接第三接地开关；

所述至少两个第二选通开关包括第二甲选通开关和第二乙选通开关；

所述第二甲选通开关的第一端和所述第二乙选通开关的第一端连接，并连接所述放大器的第二输入端；所述第二甲选通开关的第二端连接所述第三接地开关；所述第二乙选通开关的第二端连接所述放大器的输出端。

2.根据权利要求1所述的接口电路，其特征在于，

所述第一接地开关还包括控制端，所述第一接地开关的控制端接入第一时钟周期信号；

所述第二接地开关还包括控制端，所述第二接地开关的控制端接入所述第一时钟周期信号；

所述第二甲选通开关还包括控制端，所述第二甲选通开关的控制端接入所述第一时钟周期信号；

所述第一选通开关还包括控制端，所述第一选通开关的控制端接入第二时钟周期信号；

所述第二乙选通开关还包括控制端，所述第二乙选通开关的控制端接入所述第二时钟周期信号；

所述第三接地开关还包括控制端，所述第三接地开关的控制端接入所述第二时钟周期信号。

3.根据权利要求1所述的接口电路，其特征在于，

所述第一选通开关包括并联连接的第一PMOS和第一NMOS，所述第一PMOS的源极和所述第一NMOS的漏极连接，并作为所述第一选通开关的第一端；所述第一PMOS的漏极和所述第一NMOS的源极连接，并作为所述第一选通开关的第二端；所述第一PMOS的栅极和所述第一NMOS的栅极接入时钟信号；

所述第二选通开关包括并联连接的第二PMOS和第二NMOS，所述第二PMOS的源极和所述第二NMOS的漏极连接，并作为所述第二选通开关的第二端；所述第二PMOS的漏极和所述第二NMOS的源极连接，并作为所述第二选通开关的第二端；所述第二PMOS的栅极和所述第二NMOS的栅极接入时钟信号。

4.根据权利要求1所述的接口电路，其特征在于，

所述第一接地开关包括并联连接的第三PMOS和第三NMOS，所述第三PMOS的源极和所述第三NMOS的漏极连接，并作为所述第一接地开关的第一端；所述第三PMOS的漏极和所述第三NMOS的源极连接，并作为所述第一接地开关的第二端；所述第三PMOS的栅极和所述第三NMOS的栅极接入时钟信号；或者，所述第一接地开关包括第三NMOS，所述第三NMOS的漏极作为所述第一接地开关的第一端，所述第三NMOS的源极作为所述第一接地开关的第二端，所述第三NMOS的栅极接入时钟信号；

所述第二接地开关包括并联连接的第四PMOS和第四NMOS，所述第四PMOS的源极和所述第四NMOS的漏极连接，并作为所述第二接地开关的第一端；所述第四PMOS的漏极和所述第四NMOS的源极连接，并作为所述第二接地开关的第二端；所述第四PMOS的栅极和所述第四NMOS的栅极接入时钟信号；或者，所述第二接地开关包括第四NMOS，所述第四NMOS的漏极作为所述第二接地开关的第一端，所述第四NMOS的源极作为所述第二接地开关的第二端，所述第四NMOS的栅极接入时钟信号；

所述第三接地开关包括并联连接的第五PMOS和第五NMOS，所述第五PMOS的源极和所述第五NMOS的漏极连接，并作为所述第三接地开关的第一端；所述第五PMOS的漏极和所述第五NMOS的源极连接，并作为所述第三接地开关的第二端；所述第五PMOS的栅极和所述第五NMOS的栅极接入时钟信号；或者，所述第三接地开关包括第五NMOS，所述第五NMOS的漏极作为所述第三接地开关的第一端，所述第五NMOS的源极作为所述第三接地开关的第二端，所述第五NMOS的栅极接入时钟信号。

5.根据权利要求1所述的接口电路，其特征在于，所述输入级器件包括第六PMOS；所述第六PMOS的栅极作为所述输入级器件的输入端；所述第六PMOS的源极与电源输入端连接，且作为所述输入级器件的输出端；所述第六PMOS的漏极接地。

6.一种微机电声学传感器，其特征在于，包括：MEMS声学芯片和如权利要求1-5任一项所述的接口电路；

所述MEMS声学芯片的输出端与所述接口电路的输入端电连接。

7.根据权利要求6所述的微机电声学传感器，其特征在于，所述MEMS声学芯片为电容型MEMS声学芯片；

所述微机电声学传感器还包括电荷泵，所述MEMS声学芯片的输入端与所述电荷泵的输出端电连接。

8.根据权利要求7所述的微机电声学传感器，其特征在于，所述电荷泵和所述接口电路集成于专用集成电路内。

9.一种如权利要求1所述的接口电路的驱动方法，其特征在于，包括：以预设时钟频率交替设置的第一时钟周期和第二时钟周期；

在所述第一时钟周期，控制所述第一选通开关断开、第一接地开关和第二接地开关导通，以将所述输入级器件的偏差电压存储至所述第一电容；

控制所述至少两个第二选通开关的导通或断开、第三接地开关断开，以使所述第二电容连接至所述放大器的第二输入端和所述接口电路的输出端之间，以维持所述接口电路的输出电压；

在所述第二时钟周期，控制所述第一选通开关导通、第一接地开关和第二接地开关断开，以导通所述输入级器件的输入信号，所述第一电容两端的电压抵消所述输入级器件的输出信号中的所述偏差电压；

控制所述至少两个第二选通开关的导通或断开、第三接地开关导通，以使所述第二电容连接至所述接口电路的输出端和地之间，以将所述接口电路的输出端的电压存储至所述第二电容。

10.根据权利要求9所述的接口电路的驱动方法，其特征在于，所述至少两个第二选通开关包括第二甲选通开关和第二乙选通开关；

所述第二甲选通开关的第一端和所述第二乙选通开关的第一端连接，并连接所述放大器的第二输入端；所述第二甲选通开关的第二端连接所述第三接地开关；所述第二乙选通开关的第二端连接所述放大器的输出端；

在所述第一时钟周期，控制所述至少两个第二选通开关的导通或断开，包括：

控制第二甲选通开关导通、第二乙选通开关断开；

在所述第二时钟周期，控制所述至少两个第二选通开关的导通或断开，包括：

控制第二甲选通开关断开、第二乙选通开关导通。

11.根据权利要求9所述的接口电路的驱动方法，其特征在于，所述预设时钟频率高于所述接口电路的采样频率。

Images