CN110729776A - 一种dpm环路迟滞控制电路 - Google Patents
一种dpm环路迟滞控制电路 Download PDFInfo
- Publication number
- CN110729776A CN110729776A CN201910583584.2A CN201910583584A CN110729776A CN 110729776 A CN110729776 A CN 110729776A CN 201910583584 A CN201910583584 A CN 201910583584A CN 110729776 A CN110729776 A CN 110729776A
- Authority
- CN
- China
- Prior art keywords
- circuit
- loop
- dpm
- pull
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明公开了一种DPM环路迟滞控制电路，包括预放大电路、求和电路、比较器电路和下拉开关电路，预放大电路包括主环路OTA电路和DPM环路OTA电路，主环路OTA电路的输出与求和电路的输入相连接，DPM环路OTA电路的输出与求和电路的输入相连接，比较器电路与DPM环路OTA电路的输入相连接，下拉开关电路与比较器电路的输出相连接，比较器电路的输出控制下拉开关电路工作，下拉开关电路控制主环路OTA电路的输出，产生迟滞控制效应。
Description
技术领域
本发明涉及充电电路技术领域，具体而言，涉及一种DPM环路迟滞控制电路。
背景技术
充电器电路包括三个主环路：系统电压环路(Vsys环路)用于保证系统端的供电电压，恒流充电环路(CC环路)用于控制电池的充电电流，恒压充电环路(CV环路)用于保证电池充电电压。除此三个主环路之外，还需要额外的辅助环路以避免适配器过载，导致适配器被拉死，也就是DPM环路。
DPM(Dynamic Power Management)功能，是现有充电器必不可少的功能，目前DPM环路主要包括：VDPM环路和IDPM环路。VDPM环路：当输入过载导致适配器输出电压被拉低至额定值时，输入限压环路开始工作，通过负反馈调节输出功率，维持适配器输出电压不小于额定值。IDPM环路：当输入过载导致适配器输出电流达到额定值时，输入限流环路开始工作，通过负反馈调节输出功率，维持适配器输出电流不大于额定值。对于DPM环路控制电路，其难点在于：1)多环路并行工作时，需要避免环路之间的来回切换；2)保证DPM环路的精度，避免适配器过载。
当输出功率增加至临界导致DPM环路触发时，由于噪声等干扰可能导致占空比抖动，引起反复触发DPM环路又退出DPM环路，从而引起占空比反复切换，最终使得输出电压产生较大纹波。因此，一般需要对DPM环路进行迟滞设计。现有技术中，以IDPM环路为例，当输入电流升高至额定值I1时，触发IDPM环路，立即把IDPM环路的基准降低至I1-ΔI，从而使环路处于深度IDPM环路中，避免反复切换。但临界触发IDPM环路之后，IDPM环路基准由I1被减小至I1-ΔI，使得输入带载功率减小为Vin*ΔI，降低了带载能力，并且环路迟滞特性是否存在来回切换严重依赖于ΔI的大小。
发明内容
本发明的目的在于提供一种简单可靠且不减弱适配器带载能力的DPM迟滞控制电路。
为实现上述目的，本发明提供了一种DPM环路迟滞控制电路，包括预放大电路、求和电路、比较器电路和下拉开关电路，
所述预放大电路包括主环路OTA电路和DPM环路OTA电路，所述主环路OTA电路的输出与所述求和电路的输入相连接，所述DPM环路OTA电路的输出与所述求和电路的输入相连接，所述比较器电路的输入与所述DPM环路OTA电路的输入相连接，所述下拉开关电路与所述比较器电路的输出相连接，所述比较器电路的输出控制所述下拉开关电路工作，所述下拉开关电路控制所述主环路OTA电路的输出，产生迟滞控制效应。
作为本发明进一步的改进，所述主环路OTA电路和所述DPM环路OTA电路的结构相同，均把输入的电压信号进行预放大后转成电流信号。
作为本发明进一步的改进，所述求和电路把所述预放大电路输出的电流信号进行叠加求和。
作为本发明进一步的改进，所述下拉开关电路中下拉开关的漏极与所述主环路OTA电路的输出端相连接，所述下拉开关电路中下拉开关的源极与地相连接，所述下拉开关电路中下拉开关的栅极与所述比较器电路的输出端相连接，所述下拉开关电路把所述比较器电路的输出信号转换为下拉电流信号，所述下拉电流信号作为迟滞信号对所述主环路OTA电路的输出实现控制。
作为本发明进一步的改进，所述DPM环路OTA电路的正输入端为DPM基准电压Vref_idmp，所述DPM环路OTA电路的负输入端为反馈电压Vfb_iin；所述比较器电路的正输入端为反馈电压Vfb_iin，所述比较器电路的负输入端为DPM基准电压Vref_idmp。
本发明的有益效果为：通过在多环路控制的充电电路中增加DPM环路迟滞控制电路，临界触发DPM之后，通过削弱其他环路的控制作用，从而使环路处于深度DPM环路控制之下，避免了临界状态下的环路来回切换，且不改变DPM环路基准，而且通过合理设置下拉开关的下拉能力，可以在不减小输入带载能力的情况下实现DPM的迟滞控制。
附图说明
图1为平均电流模Buck-Boost NVDC Charger环路的示意图；
图2为本发明实施例所述的一种DPM环路迟滞控制电路的示意图；
图3为本发明实施例所述的一种DPM环路迟滞控制电路的电路工作过程中的信号变化示意图。
具体实施方式
为了对本发明的技术方案进行更详细的说明，以促进对本发明的进一步理解，下面结合附图描述本发明的具体实施方式。但应当理解，所有示意性实施例及其说明用于解释本发明，并不构成对本发明的唯一限定。
如图2所示，本发明实施例所述的一种DPM环路迟滞控制电路，包括预放大电路、求和电路、比较器电路和下拉开关电路，预放大电路包括主环路OTA电路和DPM环路OTA电路，主环路OTA电路的输出与求和电路的输入相连接，DPM环路OTA电路的输出与求和电路的输入相连接(预放大电路的OTA电路的输出均作为求和电路的输入)，比较器电路的输入与DPM环路OTA电路的输入相连接，下拉开关电路与比较器电路的输出相连接，比较器电路的输出控制下拉开关电路工作，下拉开关电路控制主环路OTA电路的输出，产生迟滞控制效应。
进一步的，主环路OTA电路和DPM环路OTA电路的结构相同，均把输入的电压信号进行预放大后转成电流信号。
进一步的，求和电路把预放大电路输出的电流信号进行叠加求和。
进一步的，下拉开关电路中下拉开关的漏极与主环路OTA电路的输出端相连接，下拉开关电路中下拉开关的源极与地相连接，下拉开关电路中下拉开关的栅极与比较器电路的输出端相连接，下拉开关电路把比较器电路的输出信号转换为下拉电流信号，该下拉电流作为迟滞信号对主环路OTA电路的输出实现控制。
进一步的，DPM环路OTA电路的正输入端为DPM基准电压Vref_idmp，DPM环路OTA电路的负输入端为反馈电压Vfb_i in；比较器电路的正输入端为反馈电压Vfb_iin，比较器电路的负输入端为DPM基准电压Vref_idmp。
如图1所示，将本发明的IDPM环路迟滞控制电路应用到平均电流模Buck-BoostNVDC Charger的环路控制电路中(此处仅展示了四个环路，其他比如VDPM环路同理)。Vsys、CC、CV、IDPM等环路经过预放大之后，通过求和送进电压误差放大器EA_voltage，然后与电感电流平均值进行求和放大之后分别与Ramp_buck和Ramp_boost进行比较得到PWM信号，经过控制逻辑与功率驱动级Control&Driver之后去控制Q1、Q2、Q3和Q4的开关动作。
以Vsys环路与IDPM环路为例展示本次发明的详细设计内容(其他环路同理适用)。当环路正常没有触发到IDPM时，Vsys环路OTA的差分输入Vfb_vsys＝Vref_vsys，IDPM环路OTA的差分输入Vfb_iin<Vref_idpm，OTA电路的输出OTA_OUT主要由Vsys环路的输出Otaout_vsys贡献控制作用，即整个电路处于Vsys环路控制之下，OTA_OUT送到电压误差放大器的负向输入端。本实施例中，DPM环路迟滞控制电路的具体控制过程为：参见图3，当负载电流不断增大时，输入电流也会同步增大，当输入电流反馈Vfb_iin无限接近IDPM环路的基准电压Vref_idpm时，DPM环路OTA电路的输出otaout_idpm逐渐增高，Otaout_idpm对OTA_OUT的控制作用越来越强，同时比较器的输出idpm_state变高。idpm_state信号反馈回去控制下拉开关N1，当idpm_state变高以后，N1被打开，Otaout_vsys会被下拉，进一步减小Otaout_vsys对OTA_OUT的控制作用，也即进一步削弱了Vsys环路的控制作用，使环路完全处于IDPM的控制之中。当输入电流减小，至Vfb_iin<Vref_idpm时，idpm_state变低，N1的Otaout_vsys的下拉解除，电路重新回到Vsys环路控制之下。而在未使用DPM环路迟滞控制电路的设计中，当触发到IDPM环路以后，会通过idpm_state信号去减小Vref_iin，从而使环路完全处于IDPM的控制之中，避免在Vsys环路与IDPM环路之间来回切换，但这种方式减弱了输入带载能力。
本发明所述的DPM环路迟滞控制电路可用于任何带有DPM的多环路Charger电路和DCDC电路。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种DPM环路迟滞控制电路，其特征在于，包括预放大电路、求和电路、比较器电路和下拉开关电路，
所述预放大电路包括主环路OTA电路和DPM环路OTA电路，所述主环路OTA电路的输出与所述求和电路的输入相连接，所述DPM环路OTA电路的输出与所述求和电路的输入相连接，所述比较器电路的输入与所述DPM环路OTA电路的输入相连接，所述下拉开关电路与所述比较器电路的输出相连接，所述比较器电路的输出控制所述下拉开关电路工作，所述下拉开关电路控制所述主环路OTA电路的输出，产生迟滞控制效应。
2.根据权利要求1所述的DPM环路迟滞控制电路，其特征在于，所述主环路OTA电路和所述DPM环路OTA电路的结构相同，均把输入的电压信号进行预放大后转成电流信号。
3.根据权利要求1所述的DPM环路迟滞控制电路，其特征在于，所述求和电路把所述预放大电路输出的电流信号进行叠加求和。
4.根据权利要1求所述的DPM环路迟滞控制电路，其特征在于，所述下拉开关电路中下拉开关的漏极与所述主环路OTA电路的输出端相连接，所述下拉开关电路中下拉开关的源极与地相连接，所述下拉开关电路中下拉开关的栅极与所述比较器电路的输出端相连接，所述下拉开关电路把所述比较器电路的输出信号转换为下拉电流信号，所述下拉电流信号作为迟滞信号对所述主环路OTA电路的输出实现控制。
5.根据权利要1求所述的DPM环路迟滞控制电路，其特征在于，所述DPM环路OTA电路的正输入端为DPM基准电压Vref_idmp，所述DPM环路OTA电路的负输入端为反馈电压Vfb_iin；所述比较器电路的正输入端为反馈电压Vfb_iin，所述比较器电路的负输入端为DPM基准电压Vref_idmp。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910583584.2A CN110729776B (zh) | 2019-07-01 | 2019-07-01 | 一种dpm环路迟滞控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910583584.2A CN110729776B (zh) | 2019-07-01 | 2019-07-01 | 一种dpm环路迟滞控制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110729776A true CN110729776A (zh) | 2020-01-24 |
| CN110729776B CN110729776B (zh) | 2021-07-06 |
Family
ID=69217074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910583584.2A Active CN110729776B (zh) | 2019-07-01 | 2019-07-01 | 一种dpm环路迟滞控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110729776B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111262434A (zh) * | 2020-02-20 | 2020-06-09 | 上海南芯半导体科技有限公司 | 一种升降压dc-dc转换器及控制方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170126045A1 (en) * | 2015-10-28 | 2017-05-04 | Anpec Electronics Corporation | Compensation circuit and energy storage device thereof |
| CN109145672A (zh) * | 2017-06-19 | 2019-01-04 | 北京微光互联科技有限公司 | 基于双摄像头实现dpm二维码识别方法 |
-
2019
- 2019-07-01 CN CN201910583584.2A patent/CN110729776B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170126045A1 (en) * | 2015-10-28 | 2017-05-04 | Anpec Electronics Corporation | Compensation circuit and energy storage device thereof |
| CN109145672A (zh) * | 2017-06-19 | 2019-01-04 | 北京微光互联科技有限公司 | 基于双摄像头实现dpm二维码识别方法 |
Non-Patent Citations (1)
| Title |
|---|
| 曾春保等: "性能优良的电流型控制逆变电源", 《电力电子技术》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111262434A (zh) * | 2020-02-20 | 2020-06-09 | 上海南芯半导体科技有限公司 | 一种升降压dc-dc转换器及控制方法 |
| CN111262434B (zh) * | 2020-02-20 | 2022-03-29 | 上海南芯半导体科技股份有限公司 | 一种升降压dc-dc转换器及控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110729776B (zh) | 2021-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220286050A1 (en) | Efficient use of energy in a switching power converter | |
| US10250135B2 (en) | Fast response control circuit and control method thereof | |
| US8018212B1 (en) | Buck-boost regulator | |
| US20110121653A1 (en) | Parallel powering of portable electrical devices | |
| US6420858B1 (en) | DC-to-DC converter circuit having a power saving mode | |
| US20110006744A1 (en) | System, method and apparatus to transition between pulse width modulation and pulse-frequency modulation in a switch mode power supply | |
| US9991775B1 (en) | Constant on-time converter having fast transient response | |
| US20060268974A1 (en) | Pulse width modulation regulator system with automatically switching pulse skipping mode | |
| WO2020015376A1 (zh) | 一种提高开关电源重载切轻载动态响应的控制方法 | |
| US11594971B2 (en) | Control circuit and control method for switching regulator | |
| CN105471262A (zh) | 用于升降压调节器的三阶段控制器 | |
| US10216211B2 (en) | Control method and control circuit for voltage switch circuit and usb power delivery | |
| TWI634728B (zh) | 運作於脈衝省略模式的控制電路及具有其之電壓轉換器 | |
| US20170288550A1 (en) | Ultrasonic control system and method for a buck-boost power converter | |
| CN112583250A (zh) | Llc谐振变换器控制电路和llc谐振变换电路 | |
| CN112636597A (zh) | 电源管理电路和集成电路及其过流保护方法 | |
| CN103633831B (zh) | 控制电路、时间计算单元及控制电路操作方法 | |
| CN110729776B (zh) | 一种dpm环路迟滞控制电路 | |
| CN111162675A (zh) | 一种含有主辅结构的降压型直流电压转换电路 | |
| KR20210015457A (ko) | Dsm을 이용한 부스트 dc-dc 변환기, 부스트 dc-dc 변환기를 위한 듀티비 제어기 및 이를 구성하는 방법 | |
| US10511162B2 (en) | Range extender and circuit protection method | |
| CN112117920A (zh) | 电源供应器及其控制方法及电源供应系统 | |
| US20220271649A1 (en) | Self-adjusting dc/dc converter soft-start mechanism | |
| CN115224924A (zh) | 一种开关电源的片内软启动电路及控制方法 | |
| KR20110120518A (ko) | 양방향 ｄｃ/ｄｃ 컨버터 ｐｗｍ제어 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |