CN110727470A

CN110727470A - 一种混合式非失性存储装置

Info

Publication number: CN110727470A
Application number: CN201810699354.8A
Authority: CN
Inventors: 王春林; 戴瑾
Original assignee: Shanghai Ciyu Information Technologies Co Ltd
Current assignee: Shanghai Ciyu Information Technologies Co Ltd
Priority date: 2018-06-29
Filing date: 2018-06-29
Publication date: 2020-01-24
Anticipated expiration: 2038-06-29
Also published as: CN110727470B

Abstract

本发明公开了一种混合式非易失性存储装置，包括NAND闪存、MRAM、控制电路，MRAM的第一部分作为内存使用，第二部分用来存储快速启动代码，第三部分用作NAND闪存的缓存，第四部分用作存储控制NAND闪存的必要信息。控制电路包括DDR接口、MRAM控制器、NAND闪存控制器、多通路选择器。在MRAM中存储装置的快速启动代码，存储装置启动时通过DDR接口直接运行这些快速启动代码。在MRAM中存储用于NAND闪存的逻辑物理地址对照表、损耗均衡表和NAND管理代码。本发明的有益效果：基于MRAM和FLASH的混合式非易失型内存，并具有高速度、低功耗和大容量的特点。

Description

一种混合式非失性存储装置

技术领域

本发明涉及一种存储器，特别涉及一种混合式非失性存储装置，属于存储技术领域。

背景技术

现行的手机、平板电脑存储技术通常包括易失性的运行内存和非易失性的数据存储器(如ROM、HDD、SSD等)。其中，运行内存速度快，但容量小，并且在掉电或关机时数据会全部丢失。数据存储器速度较慢，但容量大，并且在掉电或者关机时数据不会丢失。智能手机由于尺寸的限制，还很难支持HDD或SSD，一般使用NAND闪存来作为数据存储器。

NAND是一种整块读写的存储设备，写(写入0)比读慢得多，擦除(写入1)则比写还要慢得多。最小可读写的单元叫页(page)，最小可擦除的单元叫块(block)，一个块(block)往往由很多页(page)组成，块(block)擦除后里面的页(page)可以进行单独的写入(program)操作。

NAND闪存的一个问题是NAND具有有限的寿命。里面的每一个页(page)经过一定次数的擦写以后，就会永久失效不能继续使用。目前的产业发展趋势是NAND的容量和数据密度增长非常快，但却是以降低寿命为代价。可擦写次数从最初的10万次降低到目前的3000次左右。

本发明的重要背景是MRAM技术的发展。MRAM是一种新的内存和存储技术，可以像RAM一样快速随机读写，还可以像NAND闪存一样在断电后永久保留数据。不像NAND，MRAM可以无限多次地擦写。但预计未来相当长一段时间内，MRAM的容量比NAND低，成本比NAND高。

发明内容

本发明所要解决的技术问题：将MRAM和NAND的优点结合起来，提供一种既经济又高效的非易失性存储解决方案。

为了解决上述技术问题，本发明提供了一种混合式非易失性存储装置，包括NAND闪存、MRAM、控制电路，MRAM的第一部分作为内存使用，MRAM的第二部分用来存储快速启动代码，MRAM的第三部分用作NAND闪存的缓存，MRAM的第四部分用作存储控制NAND闪存的必要信息。快速启动代码是高优先级程序和数据。

进一步地，控制电路包括DDR接口、MRAM控制器、NAND闪存控制器、多通路选择器。

进一步的，MRAM控制器和NAND闪存控制器可以是专用集成电路，也可以是通用处理器。

进一步地，多通路选择器控制以下三条双向路径：(1)DDR到MRAM；(2)DDR到NAND闪存；(3)MRAM到NAND闪存。

进一步地，在MRAM中存有存储装置的快速启动代码，存储装置启动时直接运行这些快速启动代码。

进一步地，在MRAM中存有外部系统主控芯片(如CPU)的快速启动代码，外部系统启动时通过DDR接口直接运行这些快速启动代码。

进一步地，对于DDR接口输入的地址，如果超越了MRAM的地址范围，控制电路将地址映射到NAND闪存中。

进一步地，在MRAM中存储用于NAND闪存的逻辑物理地址对照表、损耗均衡表和NAND管理代码。

进一步地，MRAM、控制电路和NAND闪存组合封装在同一个COMBO芯片里。

进一步地，COMBO芯片还集成DRAM。

本发明的有益效果：基于MRAM和FLASH的混合式非易失型内存，并具有高速度、低功耗和大容量的特点。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明由更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1是本发明一个较佳实施例的一种混合式非易失性存储装置的架构示意图；

图2是本发明另一个较佳实施例的一种混合式非易失性存储装置的架构示意图；

图3是对比专利1中的一种基于DDR接口的固体硬盘的架构示意图；

图4是对比专利2中的一种使用MRAM作为固件运行内存和读写缓存的固体硬盘的架构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

在软件层面，手机和计算机的架构如下：应用软件向操作系统发出打开、关闭、读、写文件指令；操作系统中的文件系统部分把读、写文件的指令转化为读、写存储块的指令；NAND驱动与管理软件接受读写存储块区的指令，进行缓存、写均衡等优化，向芯片发出读页、写块等指令；在计算机和手机中，NAND管理软件通常在SSD或者存储卡内部的控制芯片上运行。在手机中，有时候NAND读写软件也会作为跟操作系统紧密相关的软件模块，在主控芯片上运行。

本发明提出了一种基于MRAM和FLASH的混合式非易失型存储装置，并具有高速度、低功耗和大容量的特点。本发明属于半导体芯片领域，其最重要的应用在于对待机功耗要求很严格的手持设备、物联网和可穿戴电子设备等领域。

本发明提出的一种基于MRAM和FLASH的混合式非易失型存储装置的架构如图1与图2所示。包括NAND闪存、MRAM、控制电路。MRAM的一部分作为内存使用，一部分用来储存高优先级的程序和数据，如各种快速启动代码。其他部分中一部分用作NAND闪存的缓存，提高了NAND闪存的读写速度，并能保证写入NAND闪存的数据在意外断电时不丢失，另一部分用作存储控制NAND闪存的必要信息，可以使NAND闪存启动及读写速度更快。混合式非易失型存储装置既具有内存功能，也具有外部存储器功能。

MRAM、控制电路和NAND闪存组合封装在同一个COMBO芯片里。COMBO芯片还可以集成DRAM，提供更多的运行内存。

控制电路包括DDR接口、MRAM控制器、NAND闪存控制器、多通路选择器。多通路选择器控制以下三条双向路径：(1)DDR到MRAM；(2)DDR到NAND闪存；(3)MRAM到NAND闪存。MRAM控制器和NAND闪存控制器可以是专用集成电路，也可以是通用处理器。

在MRAM中存有存储装置的快速启动代码，存储装置启动时直接运行这些快速启动代码，以保证启动速度。

在MRAM中存有主控芯片(如CPU)的快速启动代码，外部系统启动时通过DDR接口直接运行这些快速启动代码，以保证启动速度。大数据量的用户数据(如图片、视频等)存储在NAND闪存中。

在MRAM中存储用于管理NAND闪存必需的逻辑物理地址对照表、损耗均衡表和NAND管理代码等。从而避免为NAND闪存控制器单独配置存储空间和断电保持电路。

对于DDR接口输入的地址，如果超越了MRAM的地址范围，控制电路将地址映射到NAND闪存中，即把数据存到NAND闪存中。通过使用低成本的NAND闪存扩展内存的容量。

本发明的混合式非易失型存储装置具有以下众多优势：

1.基于MRAM和NAND闪存的存储装置首先具有非易失性的特点，可以极大的减少设备开机或者重启时间。

2.待机时可完全关闭该存储装置的电源，使其功耗为零。

3.使用部分MRAM来存储NAND闪存的控制信息，节省了NAND闪存控制器的面积。

4.使用部分MRAM做为NAND闪存的数据缓存，提高了NAND闪存的写入速度；完全解决了NAND闪存断电时的数据丢失问题，从而省去了断电保持电路。

5.在MRAM不足时，使用部分NAND闪存作为扩展内存，增大了内存空间。

6.复用DDR接口做为主控芯片到数据存储器的接口，加快了主控芯片访问数据存储器(NAND闪存)的速度，增加了数据带宽，并节省了主控芯片的数据存储器接口、引脚和走线，简化了主控芯片的数据存储控制逻辑。

7.主控芯片无需单独的DDR内存。

8.主控芯片无需单独的数据存储器接口，可减少主控芯片管脚。

9.这样的架构制成COMBO芯片，用一个芯片解决了存储、存储管理、快速启动和运行的问题。减小了主板面积，对手机类产品尤其重要。

对比专利1描述了一种基于DDR接口的固体硬盘，如图3所示。其特点只在于使用DDR作为固体硬盘接口。而本专利虽然也使用了DDR接口，但同时包含了控制电路和MRAM等对比专利1中所不具有的部分。本专利实现的是一种通用存储器，是一种混合式的存储，即有内存功能也有硬盘功能。而这种实现是基于MRAM的高速且非易失的特点。这是使用FLASH颗粒所做不到的。另外，本专利中的控制电路和MRAM的快速启动和NAND管理等功能也是对比专利1中所不具有的。

对比专利2描述了一种使用MRAM作为固件运行内存和读写缓存的固体硬盘，如图4所示。其特点在于将MRAM加入FLASH控制器中代替本来使用的SRAM或SDRAM。本专利的不同之处在于，MRAM是作为整个系统的通用存储器，替代系统内存和硬盘。整个系统中不再需要内存，CPU或主控芯片直接通过DDR接口访问MRAM。系统及程序直接运行在MRAM上，高优先级的程序(如快速启动代码)和数据也直接存储在MRAM中，而FLASH作为MRAM的一个扩展，存储特别大的文件。本专利的优点在于减少了系统部件(内存)以及系统接口(EMMC/UFS/SATA等硬盘接口)，降低了系统成本和功耗，加快了系统启动速度，提升了数据访问速度。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims

1.一种非易失性存储装置，其特征在于，包括NAND闪存、MRAM、控制电路，所述MRAM的第一部分作为内存使用，所述MRAM的第二部分用来存储快速启动代码，所述MRAM的第三部分用作NAND闪存的缓存，所述MRAM的第四部分用作存储控制NAND闪存的必要信息。

2.根据权利要求1所述的一种非易失性存储装置，其特征在于，所述控制电路包括DDR接口、MRAM控制器、NAND闪存控制器、多通路选择器。

3.根据权利要求2所述的一种非易失性存储装置，其特征在于，所述MRAM控制器和所述NAND闪存控制器是专用集成电路或通用处理器。

4.根据权利要求2所述的一种非易失性存储装置，其特征在于，所述多通路选择器控制以下三条双向路径：(1)所述DDR到所述MRAM；(2)所述DDR到所述NAND闪存；(3)所述MRAM到所述NAND闪存。

5.根据权利要求2所述的一种非易失性存储装置，其特征在于，在所述MRAM中存有所述存储装置的快速启动代码，所述存储装置启动时直接运行这些快速启动代码。

6.根据权利要求2所述的一种非易失性存储装置，其特征在于，在所述MRAM中存有外部系统主控芯片的快速启动代码，所述外部系统启动时通过所述DDR接口直接运行这些快速启动代码。

7.根据权利要求2所述的一种非易失性存储装置，其特征在于，对于所述DDR接口输入的地址，如果超越了所述MRAM的地址范围，所述控制电路将所述地址映射到所述NAND闪存中。

8.根据权利要求1所述的一种非易失性存储装置，其特征在于，在所述MRAM中存储用于所述NAND闪存的逻辑物理地址对照表、损耗均衡表和NAND管理代码。

9.根据权利要求1所述的一种非易失性存储装置，其特征在于，所述MRAM、所述NAND闪存和所述控制电路组合封装在同一个COMBO芯片里。

10.根据权利要求9所述的一种非易失性存储装置，其特征在于，所述COMBO芯片还集成DRAM。