CN110718468B - 一种钐掺杂的金属氧化物薄膜晶体管及其制备方法和应用 - Google Patents

一种钐掺杂的金属氧化物薄膜晶体管及其制备方法和应用 Download PDF

Info

Publication number
CN110718468B
CN110718468B CN201910916180.0A CN201910916180A CN110718468B CN 110718468 B CN110718468 B CN 110718468B CN 201910916180 A CN201910916180 A CN 201910916180A CN 110718468 B CN110718468 B CN 110718468B
Authority
CN
China
Prior art keywords
samarium
metal oxide
thin film
doped metal
oxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201910916180.0A
Other languages
English (en)
Other versions
CN110718468A (zh
Inventor
许望颖
李彦苇
洪利萍
朱德亮
吕有明
柳文军
方明
韩舜
曹培江
曾玉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN201910916180.0A priority Critical patent/CN110718468B/zh
Publication of CN110718468A publication Critical patent/CN110718468A/zh
Application granted granted Critical
Publication of CN110718468B publication Critical patent/CN110718468B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01062Samarium [Sm]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及薄膜晶体管技术领域,具体涉及一种钐掺杂的金属氧化物薄膜晶体管及其制备方法和应用。所述制备方法包括以下步骤:提供含有钐离子、铟离子的盐溶液;采用旋涂方式将所述盐溶液涂覆在在洁净的二氧化硅表面,并进行退火处理,在二氧化硅表面得到钐掺杂的金属氧化物薄膜,所述钐掺杂的金属氧化物薄膜的均方根粗糙度为(0.200~0.215)nm。本发明提供的制备方法具有工艺简单、可操作性强、产品表观均一性好、生产效率高,并且能够降低生产成本以及提高金属氧化物薄膜和二氧化硅界面间的载流子密度和钝化陷阱密度等特点,获得的金属氧化物薄膜的平整度高,并且有优异的电性能和稳定性。

Description

一种钐掺杂的金属氧化物薄膜晶体管及其制备方法和应用
技术领域
本发明属于薄膜晶体管技术领域,具体涉及一种钐掺杂的金属氧化物薄膜晶体管及其制备方法和应用。
背景技术
金属氧化物薄膜晶体管作为平板显示器的关键器件,由于其具有高迁移率、亚阈值摆幅小、关态电流低、均匀性好等优异的电性能而越来越受到人们的重视,常见的金属氧化物有SnO、ZnO、IGZO、In2O3等。虽然In2O3金属氧化物半导体具有良好的薄膜质量,但是纯的In2O3薄膜晶体管存在阈值电压较大,关态电流大、偏置应力稳定性差等问题,这导致In2O3薄膜晶体管无法得到很好的推广应用。
发明内容
针对目前In2O3薄膜晶体管存在的阈值电压较大,关态电流大、偏置应力稳定性差等问题,本发明提供一种钐掺杂的金属氧化物薄膜晶体管及其制备方法。
为实现上述目的,本发明采用的技术方案如下:
一种钐掺杂的金属氧化物薄膜晶体管的制备方法,包括以下步骤:
提供含有钐离子、铟离子的盐溶液;
采用旋涂方式将所述盐溶液涂覆在在洁净的二氧化硅表面,并进行退火处理,在二氧化硅表面得到钐掺杂的金属氧化物薄膜,所述钐掺杂的金属氧化物薄膜的均方根粗糙度为(0.200~0.215)nm。
相应地,一种钐掺杂的金属氧化物薄膜晶体管,包括钐掺杂的金属氧化物薄膜,所述钐掺杂的金属氧化物薄膜中钐的摩尔含量为2%~10%、厚度(4~10)nm、均方根粗糙度为(0.200~0.215)nm。
进一步地,一种平板显示设备,包括晶体管,所述晶体管为上述所述的钐掺杂的金属氧化物薄膜晶体管。
本发明的技术效果为:
相对于现有技术,本发明提供的钐掺杂的金属氧化物薄膜晶体管的制备方法,通过旋涂的方式在二氧化硅表面获得一层均方根粗糙度为(0.200~0.215)nm的钐掺杂的金属氧化物薄膜,该方法具有工艺简单、可操作性强、产品表观均一性好、生产效率高,并且能够降低生产成本以及提高金属氧化物薄膜和二氧化硅界面间的载流子密度和钝化陷阱密度等特点,获得的金属氧化物薄膜的平整度高,并且有优异的电性能和稳定性。
本发明提供的钐掺杂的金属氧化物薄膜晶体管,由于掺杂了特定摩尔含量的钐,并且其有特定厚度以及特定的均方根粗糙度,减少了氧空位缺陷,降低了陷阱密度和载流子浓度,因而具有优异的电学性能和偏置稳定性。
本发明提供的平板显示设备,由于其晶体管为钐掺杂的金属氧化物薄膜晶体管,因而具有优异的电学性能和偏置稳定性。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例1~3及对比例1制备的金属氧化物薄膜的XRD衍射线;
图2为本发明实施例1制备的金属氧化物薄膜透射电镜图;
图3为本发明实施例1~3及对比例1制备的金属氧化物薄膜的光透射率和光学带隙图;
图4为本发明实施例1~3及对比例1制备的金属氧化物薄膜的光致发光谱图(PL谱图);
图5为本发明实施例1~3及对比例1制备的金属氧化物薄膜的XPS图;
图6(a)~6(e)为本发明实施例1~3及对比例1制备的金属氧化物薄膜晶体管的转移曲线和输出曲线;
图7为本发明实施例1~3及对比例1制备的金属氧化物薄膜晶体管的正偏压稳定性曲线;
图8为本发明实施例1~3及对比例1制备的金属氧化物薄膜晶体管的负偏压稳定性曲线;
图9为本发明实施例1~3及对比例1制备的金属氧化物薄膜晶体管的迁移率(Mobility)统计图;
图10为本发明实施例1~3及对比例1制备的金属氧化物薄膜晶体管的亚阈值摆幅统计图;
图11为本发明实施例1~3及对比例1制备的金属氧化物薄膜晶体管的阀门电压统计图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
本发明提供一种钐掺杂的金属氧化物薄膜晶体管的制备方法,其包括以下步骤:
步骤S01.提供含有钐离子、铟离子的盐溶液以及具有二氧化硅(SiO2)层的P型硅衬底;
步骤S02.采用丙酮、乙醇等对P型硅衬底表面进行超声清洗处理,使得二氧化硅表面清洁无污渍,并采用去离子水去除表面残留的丙酮、乙醇等,采用保护气氛吹干,避免二氧化硅表面残留水分、氧化性气体或者还原性气体,最后采用等离子清洗机对二氧化硅表面进行清洗处理,使得二氧化硅表面干燥、洁净;
步骤S03.采用旋涂的方式,将所述盐溶液涂覆在二氧化硅表面,形成钐掺杂的金属氧化物薄膜前驱体层。
步骤S04.将旋涂得到掺杂的金属氧化物薄膜前驱体层的P型硅衬底置于大气环境下,(300~350)℃退火(0.5~1.5)h,即可在二氧化硅层表面得到钐掺杂的金属氧化物薄膜,得到的钐掺杂的金属氧化物为SmxIn2-xO3,0<x≤0.1。
上述步骤S01中,优选地,盐溶液的中铟离子的摩尔浓度为0.36~0.4mol/L,而钐离子的摩尔量为0.008~0.04mol/L,在该比例下,结合旋涂速度的转速为(4000~5000)rpm,可以使得退火处理后的钐掺杂的金属氧化物薄膜的均方根粗糙度在(0.200~0.215)nm区间。在该均方根粗糙度下,得到的光学带隙在(3.40~3.45)eV区间,而载流子密度达到(9.0×1015~8.5×1016)cm-3
本发明在上述旋涂转速的范围内,其均方根差异不大,因此无论是4000rpm、4100rpm、4200rpm、4300rpm、4400rpm、4500rpm、4600rpm、4700rpm、4800rpm、4900rpm、5000rpm等转速都具有可行性。
优选地,所述盐溶液为硝酸钐和硝酸铟的混合溶液。采用钐的硝酸盐以及铟的硝酸盐作为原料,可以有效避免引入杂质或者发生其他副反应。
步骤S03中,在旋涂过程中,可以使用旋涂机进行旋涂。
优选地,通过控制旋涂的量,使得得到的钐掺杂的金属氧化物薄膜的厚度在(4~10)nm之间,比如可以是4nm、5nm、6nm、7nm、8nm、9nm、10nm等。厚度太薄,会导致散射变大,而厚度过厚,则容易导致旋涂难度增大,生产成本升高。
通过调整旋涂的盐溶液浓度以及旋涂速度,控制钐掺杂的金属氧化物薄膜前驱体层的表面平整度,以确保退火处理得到的钐掺杂的金属氧化物薄膜的均方根粗糙度在(0.200~0.215)nm区间。
优选地,获得的钐掺杂的金属氧化物薄膜中钐的摩尔含量为2%~10%。钐掺杂的量太少,其无法对In3+进行改性,无法降低氧空位,而如果钐掺杂量太多,超过了10%,迁移率会变得非常小,开关比急剧下降,并且亚阈值摆幅升高,阀门电压也相应增大。在钐掺杂含量结合上述均方根粗糙度,得到的电阻率在(0.340~12.0)Ω·cm之间。
更为优选地,在制备过程中控制所述钐掺杂的金属氧化物薄膜中钐的摩尔含量为5%,所述钐掺杂的金属氧化物薄膜厚度为(4~5)nm。在该钐的摩尔含量以及厚度范围结合上述均方根粗糙度,钐掺杂的金属氧化物薄膜的迁移率达到19.55cm2V-1s-1及以上,并且开关电压达到1.09×108及以上,并且亚阈值摆幅在(0.50~0.66)V/dec之间,正偏压小于2.5V,负偏压小于3.0V。
经过上述步骤S01~S04处理后,还进一步包括采用常规工艺在钐掺杂的金属氧化物薄膜表面形成金属电极的步骤。金属电极可以是铝电极以及其他常用做金属氧化物薄膜晶体管的金属电极。
经过上述方法,可以获得一种钐掺杂的金属氧化物薄膜晶体管,包括钐掺杂的金属氧化物薄膜,所述钐掺杂的金属氧化物薄膜中钐的摩尔含量为2%~10%、厚度(4~10)nm、均方根粗糙度为(0.200~0.215)nm。
所述钐掺杂的金属氧化物薄膜晶体管的载流子迁移率在(3.67~21.7)cm2V-1s-1区间;开关比(Ion/Ioff)在4.2×104~1.5×108之间;亚阈值摆幅为(0.4~2.77)V/dec;正偏压的阈值电压偏移不大于10V,正偏压的阈值电压偏移不大于10V。
该钐掺杂的金属氧化物薄膜晶体管可以用在平板显示装置中。因而本发明还进一步提供一种平板显示设备,包括晶体管,所述晶体管为上述制备得到的钐掺杂的金属氧化物薄膜晶体管。
为更有效的说明本发明的技术方案,下面通过多个具体实施例说明。
实施例1
一种钐掺杂的金属氧化物薄膜晶体管及其制备方法。
该制备方法包括如下步骤:
S11.将硝酸铟(III)[In(NO3)3·xH2O]与六水合硝酸钐(III)[Sm(NO3)3·6H2O]的溶于去离子水中,混合得到混合溶液,控制混合溶液中In3+为0.392mol/L、Sm3+为0.008mol/L。
S12.提供具有二氧化硅层的P型硅衬底,其中,二氧化硅层的厚度为100nm,依次采用丙酮、乙醇进行超声清洗,各自超声清洗15min,再用去离子水清洗表面残留的乙醇,并使用氮气吹干,接着使用等离子清洗机对硅衬底及二氧化硅层表面进行清洗处理,得到清洁、干燥的二氧化硅层。
S13.采用注射器抽取步骤S11得到的混合溶液,并由孔径为0.22μm的针式过滤器过滤后滴加在二氧化硅层表面,设置匀胶机转速为4500rpm,旋涂30s,得到钐掺杂的金属氧化物薄膜前驱体层。
S14.将S13中得到的钐掺杂的金属氧化物薄膜前驱体层置于大气环境中,350℃退火1h,得到附着在二氧化硅层表面的钐掺杂的金属氧化物薄膜,厚度为4nm,钐在金属氧化物薄膜中的摩尔含量为2%,并进行物理性能表征。
S15.在经物理表征后的钐掺杂的金属氧化物薄膜表面沉积形成金属电极,得到钐掺杂的金属氧化物薄膜晶体管,导电沟道长L=100μm,宽W=1500μm。
实施例2
一种钐掺杂的金属氧化物薄膜晶体管及其制备方法。
该制备方法包括如下步骤:
S21.将硝酸铟(III)[In(NO3)3·xH2O]与六水合硝酸钐(III)[Sm(NO3)3·6H2O]的溶于去离子水中,混合得到混合溶液,控制混合溶液中In3+为0.38mol/L、Sm3+为0.02mol/L。
S22.提供具有二氧化硅层的P型硅衬底,其中,二氧化硅层的厚度为100nm,依次采用丙酮、乙醇进行超声清洗,各自超声清洗15min,再用去离子水清洗表面残留的乙醇,并使用氮气吹干,接着使用等离子清洗机对硅衬底及二氧化硅层表面进行清洗处理,得到清洁、干燥的二氧化硅层。
S23.采用注射器抽取步骤S21得到的混合溶液,并由孔径为0.22μm的针式过滤器过滤后滴加在二氧化硅层表面,设置匀胶机转速为4500rpm,旋涂30s,得到钐掺杂的金属氧化物薄膜前驱体层。
S24.将S23中得到的钐掺杂的金属氧化物薄膜前驱体层置于大气环境中,350℃退火1h,得到附着在二氧化硅层表面的钐掺杂的金属氧化物薄膜,厚度为4nm,钐在金属氧化物薄膜中的摩尔含量为5%,并进行物理性能表征。
S25.在经物理表征后的钐掺杂的金属氧化物薄膜表面沉积形成金属电极,得到钐掺杂的金属氧化物薄膜晶体管,导电沟道长L=100μm,宽W=1500μm。
实施例3
一种钐掺杂的金属氧化物薄膜晶体管及其制备方法。
该制备方法包括如下步骤:
S31.将硝酸铟(III)[In(NO3)3·xH2O]与六水合硝酸钐(III)[Sm(NO3)3·6H2O]的溶于去离子水中,混合得到混合溶液,控制混合溶液中In3+为0.36mol/L、Sm3+为0.04mol/L。
S32.提供具有二氧化硅层的P型硅衬底,其中,二氧化硅层的厚度为100nm,依次采用丙酮、乙醇进行超声清洗,各自超声清洗15min,再用去离子水清洗表面残留的乙醇,并使用氮气吹干,接着使用等离子清洗机对硅衬底及二氧化硅层表面进行清洗处理,得到清洁、干燥的二氧化硅层。
S33.采用注射器抽取步骤S31得到的混合溶液,并由孔径为0.22μm的针式过滤器过滤后滴加在二氧化硅层表面,设置匀胶机转速为4500rpm,旋涂30s,得到钐掺杂的金属氧化物薄膜前驱体层。
S34.将S33中得到的钐掺杂的金属氧化物薄膜前驱体层置于大气环境中,350℃退火1h,得到附着在二氧化硅层表面的钐掺杂的金属氧化物薄膜,厚度为10nm,钐在金属氧化物薄膜中的摩尔含量为10%,并进行物理性能表征。
S35.在经物理表征后的钐掺杂的金属氧化物薄膜表面沉积形成金属电极,得到钐掺杂的金属氧化物薄膜晶体管,导电沟道长L=100μm,宽W=1500μm。
对比例1
一种金属氧化物薄膜晶体管及其制备方法。
包括如下步骤:
D11.将硝酸铟(III)[In(NO3)3·xH2O]的溶于去离子水中,混匀得到溶液。
D12.提供具有二氧化硅层的P型硅衬底,其中,二氧化硅层的厚度为100nm,依次采用丙酮、乙醇进行超声清洗,各自超声清洗15min,再用去离子水清洗表面残留的乙醇,并使用氮气吹干,接着使用等离子清洗机对硅衬底及二氧化硅层表面进行清洗处理,得到清洁、干燥的二氧化硅层。
D13.采用注射器抽取步骤D11得到的溶液,并由孔径为0.22μm的针式过滤器过滤后滴加在二氧化硅层表面,设置匀胶机转速为4500rpm,旋涂30s,得到金属氧化物薄膜前驱体层。
D14.将D13中得到的金属氧化物薄膜前驱体层置于大气环境中,350℃退火1h,得到附着在二氧化硅层表面的金属氧化物薄膜,厚度为4nm,并进行物理性能表征。
D15.在经物理表征后的金属氧化物薄膜表面沉积形成金属电极,得到金属氧化物薄膜晶体管,导电沟道长L=100μm,宽W=1500μm。
为更好的说明得到的材料及晶体管的特性,对实施例1~3及对比例1的材料和晶体管进行相应的性能测试:
(1)XRD表征
将实施例1~3及对比例1制备得到的材料进行X射线粉末衍射,结果如图1所示。
由图1可见,在30.58°、35.47°、51.04°和60.68°处的衍射峰分别与In2O3晶体结构的(222)、(400)、(440)和(622)衍射峰对应较好,立方晶体系统的晶格常数可由以下公式求出。
Figure BDA0002216174450000091
其中d是平面间距,ɑ晶格常数,(HKL)晶面指数。
计算结果表明,对比例1与纯In2O3薄膜的晶格常数(10.080a)与标准值(10.077A)相似,为10.080。而实施例1~3中钐的摩尔掺杂量分别为2%、5%,对应的晶格常数分别为10.085、10.092A。XRD结果表明,钐掺杂后的氧化铟薄膜的晶体结构与In2O3相似,随着Sm浓度的增加,氧化铟薄膜的晶格常数增大。结果归因于,与In3+离子(94pm)相比,Sm3+离子(96pm)有一个大的离子半径,In3+离子被Sm3+离子取代将产生一个更大的晶格常数和大应变拉伸力,使得SmxIn2-xO3薄膜的晶格常数增大。当Sm的摩尔掺杂量达到10%时,SmxIn2-xO3薄膜呈非晶相。
(2)均方根粗糙度和TEM
原子力显微镜(AFM,Bruker Dimension ICON)观察了对比例1及实施例1~3得到的薄膜的表面形貌,可以看到均方根粗糙度分别为0.177nm、0.178nm、0.216nm、0.218nm。当均方根粗糙度达到0.200nm以上时,载流子散射不明明显,而超过0.215nm载流子出现明显的散射现象,综合考虑,本发明的均方根粗糙度控制在(0.200~0.215)nm之间。
采用扫描电镜(TEM,Tecnai G2 F20 S-TWIN)对实施例1得到的薄膜进行扫描,结果如图2所示。从图2可知,实施例1得到的薄膜分为三层,分别为钐掺杂的金属氧化物薄膜(~4nm)、SiO2、p++-Si。三层界面连续、光滑,无针孔和突起。
(3)光透过率、光学带隙及霍尔迁移率
用紫外可见分光光度计(UV-950)测定实施例1~3级对比例1获得的薄膜的光学性质,结果如图3所示。
其中透射光谱分析如图3(a)所示。从图3(a)中可知,金属氧化物薄膜在400~800nm之间的光透射率均在95%以上。
光学带隙如图3(b)所示。根据Eg的计算公式:
Figure BDA0002216174450000101
h是普朗克常数,ν是频率;由3(b)可以看到,随着钐掺杂浓度的增多,薄膜的光学带隙增大,且经过钐掺杂后的金属氧化物薄膜,其光学带隙均高于纯In2O3薄膜(3.35eV),当Sm掺杂的摩尔含量为10%时,带隙最大为3.73eV。各个实施例的光学带隙如表1所示。
采用霍尔效应测试系统(Hall,ET9007)对各实施例及对比例进行霍尔迁移率测试,结果如表1所示。
表1实施例1~3及对比例1的光学带隙参数和霍尔迁移率
Figure BDA0002216174450000102
(4)光致发光测试
采用激光共聚焦拉曼光谱仪测量光致发光性能,测试结果如图4所示。
从图4可知,钐掺杂的摩尔量由0%上升到5%时,SmxIn2-xO3薄膜光致发光强度由明显降低。结果表明,Sm3+可以作为陷阱钝化剂,可以有效SmxIn2-xO3/SiO2界面缺陷密度,而且可以减少抑制氧空位缺陷;而过量的Sm掺杂会产生缺陷态,使光致发光强度上升。
(5)金属氧化物薄膜的化学结构和组成测试
用X射线光电子能谱仪(XPS,Microlab 350)研究了实施例1~3及对比例1得到的金属氧化物薄膜的化学结构和组成,结果如图5所示。
图5(a)和表2显示了In-Sm-O薄膜的O1s峰,可以分为三个子峰,分别以529.64-529.68eV(OM)、530.50-530.56eV(OV)、531.49-531.86eV(OH)为中心。OM、OV和OH峰分别与氧晶格(M-O-M)、氧空位(VO)和金属氢氧化物(M-OH)中的氧有关。Sm引入后OM/(OM+OV+OH)比值增大,说明Sm的加入促进了金属氧化物晶格的形成。随着Sm浓度从0增加到10%,OV/(OM+OV+OH)比值从26.25下降到5.29%。结果表明,相比于In-O键能(346kJ/mol),Sm3+离子具有较强的Sm-O键能(573kJ/mol),具有较强的氧空位抑制能力。此外,随着Sm过量(10%),OH/(OM+OV+OH)比值增加,说明残余Sm-(OH)不完全脱水。
图5(b)和图5(c)为不同Sm掺杂量的In-Sm-O在In 3d和Sm 3d峰的XPS谱。随着Sm掺杂比的增加,In XPS峰向较低的结合能方向转移,表明Sm-O结合强度强于In-O。Sm 3d在1075-1085eV时的结合能分配给Sm3+离子,说明形成了Sm-O键,存在Sm2O3
表2
Sm掺杂量 0 0.02 0.05 0.10
O<sub>M</sub> 529.67 529.68 529.64 529.66
半高宽 1.41 1.51 1.58 1.53
半宽高面积 75237.82 87232.85 87456.27 92721.54
O<sub>V</sub> 530.51 530.56 530.50 530.53
半高宽 1.57 1.34 1.11 1.22
半宽高面积 37375.02 14349.66 8704.59 7426.23
O<sub>H</sub> 531.55 531.86 531.49 531.66
半高宽 2.16 1.99 2.16 2.25
半宽高面积 29754.21 33962.02 46290.81 40254.67
O<sub>V</sub>/(O<sub>M</sub>+O<sub>V</sub>+O<sub>H</sub>) 26.25% 10.68% 6.11% 5.29%
表2表明,随着钐摩尔掺杂量从0%上升到10%,OV/(OM+OV+OH)值从26.25%下降到5.29%,说明Sm3+具有良好的抑制氧空位的能力。
(6)金属氧化物薄膜晶体管的转移曲线和输出曲线
采用Keithley 2614B半导体电学性能测试仪测试转移曲线和输出曲线,检测结果如图6(a)~6(e)所示。
从图6(a)可以计算出表3所示的开关比、迁移率、阀门电压;从图6(b)6(e)可以看出不同钐掺杂的薄膜,在不同栅极电压下的工作状态。
(7)金属氧化物薄膜晶体管的正偏压稳定性曲线和负偏压稳定性曲线
采用Keithley 2614B半导体电学性能测试仪测量正偏压稳定曲线和负偏压稳定曲线,检测结果如图7、8所示,具体数据如表3所示。
从图7显示是在环境条件下对器件施加正向偏置应力(PBS,VDS=20V),不同Sm比的In-Sm-O TFTs在PBS下30min,间隔5min时的传输曲线演变。
由图7观察到,In-Sm-O器件的Vth逐渐向正方向转变。正的Vth位移归因于In-Sm-O通道或通道/介质界面的电荷捕获,氧分子的吸附也导致了Vth位移。当Sm掺杂量从0增加到5%时,Vth位移显著减小(从11.5V到2.5V),这与抑制氧空位有关。然而,10%Sm的掺杂使PBS的稳定性下降,这可能与XRD证实的结构紊乱引起的缺陷增加有关。
图8是在环境条件下对器件施加负向偏置应力(NBS,VDS=-20V)的曲线变化情况。
从图8可知,在NBS应力作用下,In-Sm-O晶体管的Vth位移为负。负的Vth位移通常归因于电子从供体陷阱释放,也与氧空位有关。因此,当Sm的添加量从0增加到5%时,Vth位移从12.5V增加到3V。然而,当Sm掺杂量接近10%时,NBS的稳定性开始恶化,这也与结构紊乱缺陷有关。高Sm掺杂导致的结晶度下降必然会导致更多的缺陷态,导致电稳定性差。总体而言,含5%Sm掺杂的In-Sm-O TFTs具有最佳的偏应力稳定性,并具有良好的电气性能。)
(8)金属氧化物薄膜晶体管的迁移率、亚阈值摆幅和阀门电压
采用Keithley 2614B半导体电学性能测试仪测量迁移率、亚阈值摆幅和阀门电压,检测结果如图9~11所示,具体数据如表3所示。
从图9~11和表3可以看出,没有掺杂的In2O3 TFTs表现出超过30cm2/Vs的高电子迁移率,但由于载流子浓度过高,Ioff(~10-7A)高,负Vth(-7.16V)大。
虽然高迁移率对高速运行很重要,但对Ioff和Vth的控制对节能也至关重要。随着Sm掺杂量从0增加到10%,Ioff从10-7A下降到~10-11A,Vth从-7.16V下降到3.21V。Sm掺入后Ioff和Vth的增强是通过抑制氧空位降低载流子浓度的结果。同时,随着Sm含量从0增加到10%,In-Sm-O TFTs的迁移率从30.64cm2/Vs下降到5.16cm2/Vs,这是5s轨道重叠减少的结果。TFT性能趋势与霍尔效应测量结果吻合较好。器件迁移率低于霍尔迁移率,这是由于介电/半导体界面散射所致。此外,随着Sm浓度从0增加到10%,SS值也从2.65V/dec提高到0.55V/dec。一般来说,SS值是通道或通道/介质界面陷阱密度(Nt)的指示器。Sm掺杂后计算的Nt从8.58×1012cm-2eV-1下降到1.78×1012cm-2eV-1。由于Sm掺杂可以抑制氧空位的形成,导致In-Sm-OTFTs中陷阱态的减少,这与离子/Ioff和Vth的改善一致。
表3
Sm掺杂量 0 0.02 0.05 0.10
迁移率cm<sup>2</sup>V<sup>-1</sup>s<sup>-1</sup> 33.6 21.7 19.55 3.67
开关比 1.74×10<sup>4</sup> 4.26×10<sup>4</sup> 1.09×10<sup>8</sup> 1.89×10<sup>5</sup>
亚阈值摆幅V/dec 2.65±0.12 126±0.08 0.66±0.05 0.55±0.15
阀门电压V -6.9 -1.6 2.0 3.0
缺陷态密度 8.59×10<sup>12</sup> 4.37×10<sup>12</sup> 2.17×10<sup>12</sup> 1.78×10<sup>12</sup>
正偏压V 11.5 8.8 2.5 3.0
负偏压V 12.5 10.0 3.0 4.5
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包括在本发明的保护范围之内。

Claims (10)

1.一种钐掺杂的金属氧化物薄膜晶体管的制备方法,其特征在于,包括以下步骤:
提供含有钐离子、铟离子的盐溶液;
采用旋涂方式将所述盐溶液涂覆在洁净的二氧化硅表面,形成钐掺杂的金属氧化物薄膜前驱体层,并进行退火处理,在二氧化硅表面得到钐掺杂的金属氧化物薄膜,所述钐掺杂的金属氧化物薄膜的均方根粗糙度为0.200~0.215nm,所述钐掺杂的金属氧化物薄膜的厚度为4~10nm。
2.如权利要求1所述的钐掺杂的金属氧化物薄膜晶体管的制备方法,其特征在于,所述钐掺杂的金属氧化物薄膜为钐掺杂的氧化铟薄膜。
3.如权利要求1所述的钐掺杂的金属氧化物薄膜晶体管的制备方法,其特征在于,所述钐掺杂的金属氧化物薄膜中钐的摩尔含量为2%~10%。
4.如权利要求1所述的钐掺杂的金属氧化物薄膜晶体管的制备方法,其特征在于,所述钐掺杂的金属氧化物薄膜中钐的摩尔含量为5%,所述钐掺杂的金属氧化物薄膜厚度为4~5nm。
5.如权利要求1所述的钐掺杂的金属氧化物薄膜晶体管的制备方法,其特征在于,所述退火温度为300~350℃,退火时间为0.5~1.5h。
6.如权利要求1所述的钐掺杂的金属氧化物薄膜晶体管的制备方法,其特征在于,还包括在所述金属氧化物薄膜形成金属电极的步骤。
7.如权利要求1所述的钐掺杂的金属氧化物薄膜晶体管的制备方法,其特征在于,所述盐溶液为硝酸钐和硝酸铟的混合溶液。
8.一种钐掺杂的金属氧化物薄膜晶体管,其特征在于,包括钐掺杂的金属氧化物薄膜,所述钐掺杂的金属氧化物薄膜中钐的摩尔含量为2%~10%、厚度4~10nm、均方根粗糙度为0.200~0.215nm。
9.如权利要求8所述的钐掺杂的金属氧化物薄膜晶体管,其特征在于,所述钐掺杂的金属氧化物薄膜晶体管的载流子迁移率在3.67~21.7cm2V-1s-1区间;开关比在4.2×104~1.5×108之间;亚阈值摆幅为0.4~2.77V/dec;正偏压的阈值电压偏移不大于10V,;所述钐掺杂的金属氧化物薄膜为钐掺杂的氧化铟薄膜。
10.一种平板显示设备,包括晶体管,其特征在于,所述晶体管为权利要求8~9任一项所述的钐掺杂的金属氧化物薄膜晶体管。
CN201910916180.0A 2019-09-26 2019-09-26 一种钐掺杂的金属氧化物薄膜晶体管及其制备方法和应用 Expired - Fee Related CN110718468B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910916180.0A CN110718468B (zh) 2019-09-26 2019-09-26 一种钐掺杂的金属氧化物薄膜晶体管及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910916180.0A CN110718468B (zh) 2019-09-26 2019-09-26 一种钐掺杂的金属氧化物薄膜晶体管及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN110718468A CN110718468A (zh) 2020-01-21
CN110718468B true CN110718468B (zh) 2022-08-02

Family

ID=69210950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910916180.0A Expired - Fee Related CN110718468B (zh) 2019-09-26 2019-09-26 一种钐掺杂的金属氧化物薄膜晶体管及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN110718468B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613662B (zh) * 2020-05-27 2021-06-11 东北大学 偏压诱导共线反铁磁材料产生自旋极化电流的调控方法
WO2024154543A1 (ja) * 2023-01-19 2024-07-25 株式会社ジャパンディスプレイ 積層構造体、薄膜トランジスタ、および電子機器
WO2024154544A1 (ja) * 2023-01-19 2024-07-25 株式会社ジャパンディスプレイ 酸化物半導体膜、薄膜トランジスタ、および電子機器
CN115954273B (zh) * 2023-03-13 2023-06-16 山东科技大学 一种气相碘掺杂的金属氧化物薄膜晶体管及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1273650A (zh) * 1998-07-06 2000-11-15 日本写真印刷株式会社 透明触摸面板用透明导电膜及用此透明导电膜的透明触摸面板和透明导电膜的制造方法
CN105005404A (zh) * 2014-04-17 2015-10-28 日东电工株式会社 透明导电性薄膜
CN106927689A (zh) * 2017-04-17 2017-07-07 华南理工大学 一种氧化物半导体薄膜及其制备工艺
CN108690968A (zh) * 2017-03-29 2018-10-23 Asm Ip控股有限公司 通过循环沉积在基材上形成掺杂金属氧化物膜的方法和相关半导体装置结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208044B2 (en) * 2004-11-24 2007-04-24 Mark A. Zurbuchen Topotactic anion exchange oxide films and method of producing the same
US7365027B2 (en) * 2005-03-29 2008-04-29 Micron Technology, Inc. ALD of amorphous lanthanide doped TiOx films
FR2913283A1 (fr) * 2007-03-02 2008-09-05 St Microelectronics Crolles 2 Augmentation de la capacite d'un dispositif capacitif par micromasquage.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1273650A (zh) * 1998-07-06 2000-11-15 日本写真印刷株式会社 透明触摸面板用透明导电膜及用此透明导电膜的透明触摸面板和透明导电膜的制造方法
CN105005404A (zh) * 2014-04-17 2015-10-28 日东电工株式会社 透明导电性薄膜
CN108690968A (zh) * 2017-03-29 2018-10-23 Asm Ip控股有限公司 通过循环沉积在基材上形成掺杂金属氧化物膜的方法和相关半导体装置结构
CN106927689A (zh) * 2017-04-17 2017-07-07 华南理工大学 一种氧化物半导体薄膜及其制备工艺

Also Published As

Publication number Publication date
CN110718468A (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
CN110718468B (zh) 一种钐掺杂的金属氧化物薄膜晶体管及其制备方法和应用
Sta et al. Structural, optical and electrical properties of undoped and Li-doped NiO thin films prepared by sol–gel spin coating method
Tsay et al. Fabrication of p-type conductivity in SnO2 thin films through Ga doping
Sharma et al. Effect of cobalt doping on microstructural and optical properties of nickel oxide thin films
Mazloom et al. Spectroscopic, microscopic, and electrical characterization of nanostructured SnO2: Co thin films prepared by sol–gel spin coating technique
Islam et al. Solution-processed la alloyed ZrO x high-k dielectric for high-performance ZnO thin-film transistors
Şahin et al. Variation of the key morphological, structural, optical and electrical properties of SILAR CdO with alkaline earth Ca2+ ions doping
Chu et al. Facile electroless deposition of zinc oxide ultrathin film for zinc acetate solution-processed transistors
KR20130095065A (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
Gao et al. High Mobility Solution-Processed Hafnium Indium Zinc Oxide TFT With an Al-Doped ${\rm ZrO} _ {2} $ Gate Dielectric
TWI553666B (zh) 透明導電膜及具備該導電膜之裝置
Jeng Improvement of transistor characteristics and stability for solution-processed ultra-thin high-valence niobium doped zinc-tin oxide thin film transistors
Choudhary Flexible substrate compatible solution processed PN heterojunction diodes with indium-gallium-zinc oxide and copper oxide
Ghemid et al. Thickness effect on structural, optoelectronic properties and photocatalytic activity of low-cost spin-coated In2O3 films
Wang et al. Synergistic effect enhances energy storage properties of BNT-based relaxor ferroelectric thin films
Das et al. Evolution of microstructural and electrical properties of sputtered HfO2 ceramic thin films with RF power and substrate temperature
El-Habib et al. Synthesis and characterization of Nd-doped CeO2 thin films grown by spray pyrolysis method: Structural, optical and electrochemical properties
Kim et al. Strontium doping effects on the characteristics of solution-processed aluminum oxide dielectric layer and its application to low-voltage-operated indium-gallium-zinc-oxide thin-film transistors
Ghasedi et al. Improvement in structural, electrical, and optical properties of Al-doped ZnO nanolayers by sodium carbonate prepared via solgel method
Xiao et al. Modification of optical and electrical properties of sol-gel-derived TiO2-doped ZrO2 gate dielectrics by annealing temperature
Lei et al. The tunable dielectric properties of sputtered yttrium oxide films
Tsay et al. Effects of Mg additions on microstructure and optical properties of sol-gel derived ZnO thin films
Hu et al. Solution-processed high stability top-gate W and F co-doped ZnSnO thin film transistors
Cheng et al. The effects of N 2 O Plasma treatment on the device performance of solution-processed a-InMgZnO Thin-film transistors
Liang et al. Solution-processed high entropy metal oxides as dielectric layers with high transmittance and performance and application in thin film transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220802