CN110708049A - 控制缓冲器电路和射频开关装置 - Google Patents

控制缓冲器电路和射频开关装置 Download PDF

Info

Publication number
CN110708049A
CN110708049A CN201910283436.9A CN201910283436A CN110708049A CN 110708049 A CN110708049 A CN 110708049A CN 201910283436 A CN201910283436 A CN 201910283436A CN 110708049 A CN110708049 A CN 110708049A
Authority
CN
China
Prior art keywords
voltage
ground
gate
buffer circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910283436.9A
Other languages
English (en)
Other versions
CN110708049B (zh
Inventor
赵炳学
金正勳
白铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110708049A publication Critical patent/CN110708049A/zh
Application granted granted Critical
Publication of CN110708049B publication Critical patent/CN110708049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本公开提供一种控制缓冲器电路和射频开关装置，所述射频开关装置包括：控制缓冲器电路，用于生成第一栅极电压和第一基体电压；以及开关电路，用于响应于所述第一栅极电压和所述第一基体电压而对至少一个信号路径进行开关。所述控制缓冲器电路包括：截止电压检测电路，用于检测所述截止电压是负电压还是地电压并且输出电压检测信号；第一栅极缓冲器电路，用于基于所述电压检测信号和频带选择信号，输出具有电压电平的第一栅极电压；以及第一基体缓冲器电路，用于基于所述电压检测信号、所述频带选择信号和模式信号，输出具有电压电平的第一基体电压。

Description

控制缓冲器电路和射频开关装置
本申请要求于2018年7月10日在韩国知识产权局提交的第10-2018-0080134号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
以下描述涉及一种控制缓冲器电路和射频开关装置。
背景技术
通常，由于功率放大器模块(PAM)支持各种频带，因此PAM可包括用于选择多个频带的射频(RF)开关、滤波器以及用于对RF信号进行放大的多个功率放大器(PA)。
由于RF开关的形状可根据PA和滤波器的配置改变并且这种PA通常被设计为具有宽的频带(包括多个频带)，因此可将具有一个输入端口和多个输出端口的单极多掷(SPMT)开关用作RF开关。
一个PAM通常包括多个单极双掷(SPDT)开关。一些SPDT开关可将负电压用作用于处理高功率信号和隔离的断开路径的截止电压，而其他SPDT开关可在处理低功率信号时将零电压(或地电压)用作截止电压而不使用负电压。
然而，由于传统的PAM包括使用不同的截止电压的SPDT开关，并且使用不同的截止电压的SPDT开关分别通过不同制造工艺生产，所以SPDT开关的制造成本增加，并且因此，存在PAM的制造成本也会增加的问题。
发明内容
提供本发明内容是为了以简化的形式介绍在下面的具体实施方式中进一步描述的构思的选择。本发明内容既不意在确定所要求保护的主题的关键特征或必要特征，也不意在用作帮助确定所要求保护的主题的范围。
一种能够选择地电压或负电压作为截止状态下的基体截止电压的控制缓冲器电路和射频开关装置。
在一个总体方面，一种射频开关的控制缓冲器电路包括：截止电压检测电路，用于检测从外部源供应的截止电压是负电压还是地电压，并且基于所述截止电压是所述负电压还是所述地电压输出具有电压电平的电压检测信号；第一栅极缓冲器电路，用于基于所述电压检测信号和频带选择信号，输出具有电压电平的第一栅极电压；以及第一基体缓冲器电路，用于基于所述电压检测信号、所述频带选择信号和模式信号，输出具有电压电平的第一基体电压。
在所述截止电压是所述地电压的情况下，所述第一基体电压可以是所述地电压；并且在所述截止电压是所述负电压的情况下，根据所述模式信号，所述第一基体电压可以是所述负电压和所述地电压中的一个。
所述第一栅极缓冲器电路可包括：负电压(VNEG)缓冲器，用于在所述电压检测信号是第一电压的情况下，根据第一频带选择信号，输出正电压和所述负电压中的一个作为所述第一栅极电压；以及地电压(VSS)缓冲器，用于在所述电压检测信号是第二电压的情况下，根据所述第一频带选择信号，输出所述正电压和所述地电压中的一个作为所述第一栅极电压。
所述第一基体缓冲器电路可包括：VNEG缓冲器，用于在所述电压检测信号是第一电压的情况下，根据所述第一频带选择信号，输出所述地电压和所述负电压中的一个作为所述第一基体电压；以及VSS缓冲器，用于在所述电压检测信号是第二电压的情况下，根据所述第一频带选择信号，输出所述地电压作为所述第一基体电压。
所述第一栅极缓冲器电路可基于所述频带选择信号而在导通模式下输出所述正电压作为所述第一栅极电压，并且可基于所述电压检测信号和所述频带选择信号而在断开模式下输出所述负电压和所述地电压中的一个作为所述第一栅极电压。
所述第一基体缓冲器电路可基于所述频带选择信号而在所述导通模式下输出所述地电压作为所述第一基体电压，并且可基于所述电压检测信号、所述模式信号和所述频带选择信号而在所述断开模式下输出所述负电压和所述地电压中的一个作为所述第一基体电压。
所述第一栅极缓冲器电路和所述第一基体缓冲器电路可在所述断开模式下，基于所述电压检测信号和所述模式信号，输出成对的所述负电压和所述负电压、成对的所述地电压和所述地电压以及成对的所述负电压和所述地电压中的一对作为成对的所述第一栅极电压和所述第一基体电压。
所述截止电压检测电路可在所述截止电压是所述负电压的情况下输出具有第一电压的所述电压检测信号，并且可在所述截止电压是所述地电压的情况下输出具有第二电压的所述电压检测信号，所述第二电压与所述第一电压不同。
在另一总体方面，一种射频开关包括：控制缓冲器电路，用于基于频带选择信号、从外部源供应的截止电压以及模式信号，生成第一栅极电压和第一基体电压；以及开关电路，用于响应于所述第一栅极电压和所述第一基体电压，对至少一个信号路径进行开关。所述控制缓冲器电路包括：截止电压检测电路，用于检测所述截止电压是负电压还是地电压，并且基于所述截止电压是所述负电压还是所述地电压，输出具有电压电平的电压检测信号；第一栅极缓冲器电路，用于基于所述电压检测信号和所述频带选择信号，输出具有电压电平的所述第一栅极电压；以及第一基体缓冲器电路，用于基于所述电压检测信号、所述频带选择信号和所述模式信号，输出具有电压电平的所述第一基体电压。
在所述截止电压是所述地电压的情况下，所述第一基体电压可以是所述地电压；并且在所述截止电压是所述负电压的情况下，根据所述模式信号，所述第一基体电压可以是所述负电压和所述地电压中的一个。
所述第一栅极缓冲器电路可包括：VNEG缓冲器，用于在所述电压检测信号是第一电压的情况下，根据第一频带选择信号，输出正电压和所述负电压中的一个作为所述第一栅极电压；以及VSS缓冲器，用于在所述电压检测信号是第二电压的情况下，根据所述第一频带选择信号，输出所述正电压和所述地电压中的一个作为所述第一栅极电压。
所述第一基体缓冲器电路可包括：VNEG缓冲器，用于在所述电压检测信号是所述第一电压的情况下，根据所述第一频带选择信号，输出所述地电压和所述负电压中的一个作为所述第一基体电压；以及VSS缓冲器，用于在所述电压检测信号是所述第二电压的情况下，根据所述第一频带选择信号，输出所述地电压作为所述第一基体电压。
所述第一栅极缓冲器电路可基于所述频带选择信号而在导通模式下输出所述正电压作为所述第一栅极电压，并且可基于所述电压检测信号和所述频带选择信号而在断开模式下输出所述负电压和所述地电压中的一个作为所述第一栅极电压。
所述第一基体缓冲器电路可基于所述频带选择信号在所述导通模式下输出所述地电压作为所述第一基体电压，并且可基于所述电压检测信号、所述模式信号和所述频带选择信号而在所述断开模式下输出所述负电压和所述地电压中的一个作为所述第一基体电压。
所述第一栅极缓冲器电路和所述第一基体缓冲器电路可在所述断开模式下，基于所述电压检测信号和所述模式信号，输出成对的所述负电压和所述负电压、成对的所述地电压和所述地电压以及成对的所述负电压和所述地电压中的一对作为成对的所述第一栅极电压和所述第一基体电压。
所述截止电压检测电路可当所述截止电压是所述负电压时输出具有第一电压的所述电压检测信号，并且所述截止电压检测电路可被配置为当所述截止电压是所述地电压时输出具有第二电压的所述电压检测信号，所述第二电压与所述第一电压不同。
在另一总体方面，一种射频开关包括：控制缓冲器电路，用于输出串联栅极电压、分路栅极电压、串联基体电压和分路基体电压；以及串联晶体管，用于响应于所述串联栅极电压和所述串联基体电压而执行导通操作或断开操作。
所述射频开关可包括分路晶体管，所述分路晶体管响应于所述分路栅极电压和所述分路基体电压而执行导通操作或断开操作。
所述射频开关可包括：串联开关，包括所述串联晶体管；以及分路开关，包括所述分路晶体管，并且所述分路开关可连接在所述串联开关的一端与地之间。
通过以下具体实施方式、附图和权利要求，其他特征和方面将是显而易见的。
附图说明
图1是示出根据示例的射频开关装置的应用的示图。
图2是根据示例的射频开关装置的示图。
图3是根据示例的射频开关装置的示图。
图4是根据示例的控制缓冲器电路的示图。
图5是根据示例的控制缓冲器电路的示图。
图6是根据示例的截止电压检测电路的示图。
图7是图4和图5的第一栅极缓冲器的示例图。
图8是图4和图5的第一基体缓冲器的示例图。
图9是图5的第二栅极缓冲器的示例图。
图10是图5的第二基体缓冲器的示例图。
图11是根据示例的第一频带选择信号、截止电压、电压检测信号、第一栅极电压和第一基体电压的电压电平的示图。
在整个附图和具体实施方式中，相同的标号指示相同的元件。附图可不按照比例绘制，为了清楚、说明及便利起见，可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容之后，在此描述的方法、设备和/或系统的各种变化、修改及等同物将是显而易见的。例如，在此描述的操作的顺序仅仅是示例，并且不限于这里所阐述的顺序，而是除了必须以特定顺序发生的操作之外，可对在此描述的操作的顺序做出在理解本申请的公开内容后将是显而易见的改变。此外，为了更加清楚和简洁，可省略本领域已知的特征的描述。
在此描述的特征可按照不同的形式实施，并且将不被解释为限于在此描述的示例。更确切地说，已经提供在此描述的示例，仅仅是为了示出在理解本申请的公开内容后将是显而易见的实现在此描述的方法、设备和/或系统的许多可行方式中的一些可行方式。
在此，注意的是，关于示例或实施例的术语“可”的使用(例如，关于示例或实施例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个示例或实施例，而全部示例和实施例不限于此。
在整个说明书中，当诸如层、区域或基板的元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”另一元件“上”、直接“连接到”另一元件或直接“结合到”另一元件，或者它们之间可存在一个或更多个其它元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，它们之间可不存在其它元件。
如在此所使用的，术语“和/或”包括相关所列项的任意一个和任意两个或更多个的任意组合。
尽管可在这里使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中所提及的第一构件、第一组件、第一区域、第一层或第一部分还可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述，在此可使用诸如“在……之上”、“上部”、“在……之下”和“下部”的空间关系术语来描述如附图所示的一个元件与另一元件的关系。这样的空间关系术语意图除了包含在附图中所描绘的方位之外，还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件位于“之上”或“上部”的元件随后将相对于另一元件位于“之下”或“下部”。因此，术语“在……之上”根据装置的空间方位而包括“在……之上”和“在……之下”两种方位。所述装置还可以以其他方式定位(例如，旋转90度或处于其他方位)，并将相应地解释在此使用的空间关系术语。
在此使用的术语仅用于描述各种示例，并且将不被用于限制本公开。除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。术语“包含”、“包括”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但是不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可发生附图中所示的形状的变化。因此，在此描述的示例不限于附图中示出的特定形状，而是包括在制造期间发生的形状的改变。
在此描述的示例的特征可以按照在理解本申请的公开内容后将是显而易见的各种方式进行组合。此外，尽管在此描述的示例具有各种配置，但是在理解本申请的公开内容后将是显而易见的其他配置也是可行的。
在下文中，将参照附图详细地描述示例。
图1是示出根据示例的射频开关装置的应用的示图。
在图1中示出的功率放大器模块(PAM)可包括：输入开关ISW 10，用于选择频带信号；功率放大器PA 20，用于对所选择的频带信号进行放大；频带开关BSW 30，用于将放大的频带信号分离；滤波器电路40，包括用于对分离的频带信号进行滤波的第一频带滤波器41和第二频带滤波器42；以及天线开关ASW 50，用于选择和输出被滤波的频带信号。
射频开关装置可应用于在图1中示出的输入开关ISW 10、频带开关BSW 30和天线开关ASW 50。输入开关ISW 10、频带开关BSW 30和天线开关ASW 50中的每者可通过堆叠多个晶体管形成。多个晶体管中的每个晶体管可包括漏极、源极、栅极和基体。
参照图1和图2，用于功率放大器PA的输入的输入开关ISW 10可被供应地电压VSS作为截止电压Voff，并且用于功率放大器PA的输出的频带开关BSW 30和天线开关ASW 50可被供应负电压VNEG作为截止电压Voff。
在频带开关BSW 30的情况下，必须对功率模块中的最大功率进行处理。例如，如果功率放大器PA的输出是30dBm，则在滤波器电路的损耗和用于阻抗匹配的无源元件的损耗的情况下，施加到天线开关ASW 50的信号的幅值将是约27dBm。
频带开关BSW 30的谐波特性可能不重要。由于存在第一频带滤波器41和第二频带滤波器42，因此频带开关BSW 30的谐波特性不是比天线开关ASW 50更重要的因素。
天线开关ASW 50的功率处理能力(PHC)可比频带开关BSW 30的PHC低，这是因为天线开关ASW 50以比频带开关BSW 30低3dB的功率操作。然而，由于天线开关ASW 50直接位于天线ANT的前面，因此天线开关ASW 50的谐波特性可能是重要的。
如上所述，为了利用一个频带开关装置使用全部输入开关ISW 10、频带开关BSW30和天线开关ASW 50，有必要使堆叠的数量最小化并且适当地使用截止电压Voff。
堆叠的数量必须根据具有最大PHC的频带开关BSW 30来设置。如下所述，堆叠的数量和RF开关装置的谐波特性与基体截止电压Vb_off最紧密相关。
当基体截止电压Vb_off是地电压VSS时，基体-漏极击穿电压BVbd被放宽，使得堆叠的数量可比当使用负电压VNEG时的堆叠的数量减少得多。然而，谐振特性由于基体-源极二极管的导通状况而劣化。
当基体截止电压Vb_off是负电压VNEG时，PHC下降，并且谐振特性得到改善。
如上所述，根据示例的一个射频开关装置可通过根据应用的位置选择地电压VSS和负电压VNEG中的一个作为基体截止电压Vb_off来应用于输入开关ISW 10、频带开关BSW30和天线开关ASW50，并且可最佳地满足每个位置所需的特性。
在下文中，将描述射频开关装置和控制缓冲器电路。
图2是根据示例的射频开关装置的示图。
参照图2，射频开关装置可包括控制缓冲器电路100和开关电路200。
控制缓冲器电路100可基于频带选择信号SBS、从外部供应的截止电压Voff以及模式信号Smd生成第一栅极电压VG1和第一基体电压VB1。
开关电路200可包括连接在第一端子T10与第二端子T20之间的至少一个第一晶体管M1。第一晶体管M1可响应于第一栅极电压VG1和第一基体电压VB1而执行导通操作或断开操作。
在图2中，开关电路200可包括第一晶体管M1，但还可包括串联堆叠在第一端子T10与第二端子T20之间的多个晶体管。在每个示例中，为了便于解释和理解，第一晶体管M1可表示多个晶体管。
例如，+VDD是正操作电压(例如，2.5V)，-VDD是负操作电压(例如，-2.5V)，并且VSS是零操作电压(例如，0V)。正电压是比地电压高的正电压，并且负电压是比地电压低的负电压。
对于每个附图，针对具有相同附图标记和相同功能的组件，可以省略不必要的冗余解释，并且可解释针对每个附图的差异。
图3是根据示例的射频开关装置的示图。
参照图3，射频开关装置可包括控制缓冲器电路100和开关电路200。
例如，控制缓冲器电路100可基于频带选择信号SBS、从外部供应的截止电压Voff以及模式信号Smd生成第一栅极电压VG1和第一基体电压VB1。
例如，第一栅极电压VG1可包括第一串联栅极电压VEG1和第一分路栅极电压VHG1，并且第一基体电压VB1可包括第一串联基体电压VEB1和第一分路基体电压VHB1。
开关电路200可包括第一串联开关SE1和第一分路开关SH1，第一串联开关SE1和第一分路开关SH1连接在第一端子T10与第二端子T20之间，并且开关电路200响应于第一栅极电压VG1和第一基体电压VB1而执行导通操作或断开操作。
第一串联开关SE1可包括串联连接在第一端子T10和第二端子T20之间的至少一个第一串联晶体管ME1，并且第一分路开关SH1可包括连接在第一串联开关SE1的一端(例如，非受控端)与地之间的至少一个第一分路晶体管MH1。
第一串联晶体管ME1可响应于第一串联栅极电压VEG1和第一串联基体电压VEB1而执行导通操作或断开操作。例如，第一串联栅极电压VEG1和第一串联基体电压VEB1可以是正电压和地电压、地电压和地电压、负电压和负电压、或负电压和地电压。
第一分路晶体管MH1可响应于第一分路栅极电压VHG1和第一分路基体电压VHB1而执行导通操作或断开操作。例如，第一分路栅极电压VHG1和第一分路基体电压VHB1可以是正电压和地电压、地电压和地电压、负电压和负电压、或负电压和地电压。
另一方面，在图3中，第一串联开关SE1可包括串联连接在第一端子T10与第二端子T20之间的多个串联晶体管。为了便于解释和理解，第一串联晶体管ME1可以是多个串联晶体管的代表性串联晶体管。
第一分路开关SH1可包括串联连接在第一串联开关SE1的一端与地之间的多个分路晶体管。为了便于解释和理解，第一分路晶体管MH1可以是多个分路晶体管的代表性分路晶体管。
例如，当频带选择信号SBS处于导通模式时，可输出正电压(例如，+VDD)作为第一栅极电压VG1并且输出地电压(例如，VSS)作为第一基体电压VB1。
在另一示例中，当频带选择信号SBS处于断开模式时，可根据截止电压Voff和模式信号Smd输出电压。也就是说，如果截止电压Voff是地电压，则可输出地电压作为第一栅极电压VG1和第一基体电压VB1。可选地，如果截止电压Voff是负电压VNEG，则可输出负电压作为第一栅极电压VG1，并且可根据模式信号Smd选择并输出负电压(例如，-VDD)和地电压(例如，VSS)中的一个作为第一基体电压VB1。这将在下面更详细地描述。
图4是根据示例的控制缓冲器电路的示图。
参照图4，控制缓冲器电路100可包括截止电压检测电路120、第一栅极缓冲器电路GB1和第一基体缓冲器电路BB1。
图5是根据示例的控制缓冲器电路的示图。
参照图5，控制缓冲器电路100可包括截止电压检测电路120、第一栅极缓冲器电路GB1、第一基体缓冲器电路BB1、第二栅极缓冲器电路GB2和第二基体缓冲器电路BB2。
参照图4和图5，截止电压检测电路120可检测截止电压Voff是负电压VNEG还是地电压(例如，VSS)，并且可输出具有根据检测的电压电平的电压检测信号SVD。例如，如果截止电压Voff是负电压VNEG，则电压检测信号SVD可以是高电平的第一电压。如果截止电压Voff是地电压(例如，VSS)，则电压检测信号SVD可以是低电平的第二电压。
第一栅极缓冲器电路GB1可输出第一串联栅极电压VEG1，第一串联栅极电压VEG1具有基于频带选择信号SBS和电压检测信号SVD确定的电压电平。例如，当频带选择信号SBS是相应的频带选择信号时，第一串联栅极电压VEG1可以是正电压，并且当频带选择信号SBS不是相应的频带选择信号时，基于电压检测信号SVD，第一串联栅极电压VEG1可以是地电压(例如，VSS)和负电压VNEG中的一个。也就是说，如果基于电压检测信号SVD，截止电压Voff是地电压(例如，VSS)，则第一串联栅极电压VEG1可以是地电压(例如，VSS)，并且如果基于电压检测信号SVD，截止电压Voff是负电压VNEG，则第一串联栅极电压VEG1可以是负电压VNEG。
第一基体缓冲器电路BB1可输出第一串联基体电压VEB1，第一串联基体电压VEB1具有基于频带选择信号SBS、电压检测信号SVD和模式信号Smd确定的电压电平。例如，当频带选择信号SBS是相应的频带选择信号时，第一串联基体电压VEB1可以是地电压，并且当频带选择信号SBS不是相应的频带选择信号时，基于电压检测信号SVD和模式信号Smd，第一串联基体电压VEB1可以是地电压(例如，VSS)和负电压VNEG中的一个。也就是说，如果基于电压检测信号SVD，截止电压Voff是地电压(例如，VSS)，则第一串联基体电压VEB1可以是地电压(例如，VSS)，并且具体地，如果基于电压检测信号SVD，截止电压Voff是负电压VNEG，则根据模式信号Smd，第一串联基体电压VEB1可以负电压VNEG和地电压(例如，VSS)中的一个。例如，当模式信号Smd具有高电平时，第一串联基体电压VEB1可以是地电压(例如，VSS)，并且当模式信号Smd具有低电平时，第一串联基体电压VEB1可以是负电压VNEG。
第一栅极缓冲器电路GB1可基于频带选择信号SBS而在导通模式下输出正电压(例如，+VDD)作为第一串联栅极电压VEG1，并且可基于频带选择信号SBS而在断开模式下基于电压检测信号SVD输出负电压VNEG和地电压(例如，VSS)中的一个作为第一串联栅极电压VEG1。
例如，在断开模式下，当电压检测信号SVD是低电平的第二电压时，第一栅极缓冲器电路GB1可输出地电压，并且当电压检测信号SVD是高电平的第一电压时，第一栅极缓冲器电路GB1可输出负电压。
例如，第一栅极缓冲器电路GB1可包括VNEG缓冲器B11和VSS缓冲器B12。
当电压检测信号SVD是高电平的第一电压时，VNEG缓冲器B11可根据频带选择信号SBS输出正电压(例如，+VDD)和负电压(例如，-VDD)中的一个作为第一串联栅极电压VEG1。
当电压检测信号SVD是低电平的第二电压时，VSS缓冲器B12可根据频带选择信号SBS输出正电压(例如，+VDD)和地电压(例如，VSS)中的一个作为第一串联栅极电压VEG1。
第一基体缓冲器电路BB1可基于频带选择信号SBS而在导通模式下输出地电压(例如，VSS)作为第一串联基体电压VEB1，并且可基于频带选择信号SBS而在断开模式下基于电压检测信号SVD和模式信号Smd输出负电压(例如，VNEG)和地电压(例如，VSS)中的一个作为第一串联基体电压VEB1。
例如，在断开模式下，当电压检测信号SVD是低电平的第二电压时，第一基体缓冲器电路BB1可输出地电压，并且当电压检测信号SVD是高电平的第一电压时，第一基体缓冲器电路BB1可基于模式信号Smd输出地电压和负电压中的一个。
例如，第一基体缓冲器电路BB1可包括VNEG缓冲器B13和VSS缓冲器B14。
当电压检测信号SVD是高电平的第一电压时，VNEG缓冲器B13可根据频带选择信号SBS输出地电压(例如，VSS)和负电压(例如，-VDD)中的一个作为第一串联基体电压VEB1。
当电压检测信号SVD是低电平的第二电压时，VSS缓冲器B14可根据频带选择信号SBS输出地电压(例如，VSS)作为第一串联基体电压VEB1或者不输出地电压(例如，VSS)作为第一串联基体电压VEB1。
因此，在断开模式下，第一栅极缓冲器电路GB1和第一基体缓冲器电路BB1可基于电压检测信号SVD和模式信号Smd，输出成对的负电压VNEG和负电压VNEG、成对的地电压(例如，VSS)和地电压(例如，VSS)以及成对的负电压VNEG和地电压(例如，VSS)中的一对作为成对的第一串联栅极电压VEG1和第一串联基体电压VEB1。
参照图5，第二栅极缓冲器电路GB2可输出第一分路栅极电压VHG1，第一分路栅极电压VHG1具有基于频带选择信号SBS和电压检测信号SVD确定的电压电平。
例如，当频带选择信号SBS是相应的频带选择信号时，第一分路栅极电压VHG1可以是正电压，并且当频带选择信号SBS不是相应的频带选择信号时，基于电压检测信号SVD，第一分路栅极电压VHG1可以是地电压(例如，VSS)和负电压VNEG中的一个。也就是说，如果基于电压检测信号SVD，截止电压Voff是地电压(例如，VSS)，则第一分路栅极电压VHG1可以是地电压(例如，VSS)，并且如果截止电压Voff是负电压VNEG，则第一分路栅极电压VHG1可以是负电压VNEG。
第二基体缓冲器电路BB2可输出第一分路基体电压VHB1，第一分路基体电压VHB1具有基于频带选择信号SBS、电压检测信号SVD和模式信号Smd确定的电压电平。
例如，当频带选择信号SBS是相应的频带选择信号时，第一分路基体电压VHB1可以是地电压，并且当频带选择信号SBS不是相应的频带选择信号时，基于电压检测信号SVD和模式信号Smd，第一分路基体电压VHB1可以是地电压(例如，VSS)和负电压VNEG中的一个。也就是说，当基于电压检测信号SVD，截止电压Voff是地电压(例如，VSS)时，第一分路基体电压VHB1可以是地电压(例如，VSS)，并且如果截止电压Voff是负电压VNEG，则根据模式信号Smd，第一分路基体电压VHB1可以是负电压VNEG或地电压(例如，VSS)。
第二栅极缓冲器电路GB2可基于频带选择信号SBS而在导通模式下输出正电压(例如，+VDD)作为第一分路栅极电压VHG1，并且可基于频带选择信号SBS而在断开模式下基于电压检测信号SVD输出负电压VNEG和地电压(例如，VSS)中的一个作为第一分路栅极电压VHG1。
例如，在断开模式下，当电压检测信号SVD是低电平的第二电压V2时，第二栅极缓冲器电路GB2可输出地电压，并且当电压检测信号SVD是高电平的第一电压V1时，第二栅极缓冲器电路GB2可输出负电压。
例如，第二栅极缓冲器电路GB2可包括VNEG缓冲器B21和VSS缓冲器B22。
当电压检测信号SVD是第一电压V1时，VNEG缓冲器B21可根据频带选择信号SBS输出正电压(例如，+VDD)和负电压(例如，-VDD)中的一个作为第一分路栅极电压VHG1。
当电压检测信号SVD是第二电压V2时，VSS缓冲器B22可根据频带选择信号SBS输出正电压(例如，+VDD)和地电压(例如，VSS)中的一个作为第一分路栅极电压VHG1。
第二基体缓冲器电路BB2可基于频带选择信号SBS而在导通模式下输出地电压(例如，VSS)作为第一分路基体电压VHB1，并且可基于频带选择信号SBS而在断开模式下基于电压检测信号SVD和模式信号Smd输出负电压VNEG和地电压(例如，VSS)中的一个作为第一分路基体电压VHB1。
例如，在断开模式下，当电压检测信号SVD是低电平的第二电压时，第二基体缓冲器电路BB2可输出地电压，并且当电压检测信号SVD是高电平的第一电压时，第二基体缓冲器电路BB2可基于模式信号Smd输出地电压和负电压中的一个。
例如，第二基体缓冲器电路BB2可包括VNEG缓冲器B23和VSS缓冲器B24。
当电压检测信号SVD是高电平的第一电压时，VNEG缓冲器B23可根据频带选择信号SBS输出地电压(例如，VSS)和负电压(例如，-VDD)中的一个作为第一分路基体电压VHB1。
当电压检测信号SVD是低电平的第二电压时，VSS缓冲器B24可根据频带选择信号SBS选择地电压(例如，VSS)作为第一分路基体电压VHB1或不选择地电压(例如，VSS)作为第一分路基体电压VHB1。
因此，在断开模式下，第二栅极缓冲器电路GB2和第二基体缓冲器电路BB2可基于电压检测信号SVD和模式信号Smd，输出成对的负电压VNEG和负电压VNEG、成对的地电压(例如，VSS)和地电压(例如，VSS)以及成对的负电压VNEG和地电压(例如，VSS)中的一对作为成对的第一分路栅极电压VHG1和第一分路基体电压VHB1。
图6是根据示例的截止电压检测电路的示例图。
例如，参照图6，截止电压检测电路120可包括比较器Comp以及串联连接在正操作电压VDD端子与截止电压Voff端子之间的第一电阻器R11和第二电阻器R12。比较器Comp可通过比较从第一电阻器R11和第二电阻器R12之间的连接节点N1处检测到的电压与参考电压VREF，根据比较结果输出具有电平的电压检测信号SVD。
例如，当截止电压Voff是负电压VNEG时，由于从连接节点N1处检测到的电压低于参考电压VREF，因此比较器Comp可输出第一电压V1(例如，高电平电压)作为电压检测信号SVD，并且当截止电压Voff是地电压VSS时，由于从连接节点N1处检测到的电压高于参考电压VREF，因此比较器Comp可输出第二电压V2(例如，低电平电压)作为电压检测信号SVD，第二电压V2的幅值与第一电压V1的幅值不同。
图7是图4和图5的第一栅极缓冲器的示例图。
参照图4、图5和图7，第一栅极缓冲器电路GB1可包括VNEG缓冲器B11和VSS缓冲器B12。
VNEG缓冲器B11可包括第一开关SW11和第二开关SW12。
例如，第一开关SW11可根据第一频带选择信号BS1选择正电压(例如，+VDD)和负电压(例如，-VDD)中的一个作为第一串联栅极电压VEG1并将选择的电压输出到第二开关SW12。
例如，如果第一频带选择信号BS1是高电平电压，则第一开关SW11可选择正电压作为第一串联栅极电压VEG1，并且如果第一频带选择信号BS1是低电平电压，则第一开关SW11可选择负电压作为第一串联栅极电压VEG1。
当电压检测信号SVD是第一电压V1时，第二开关SW12可处于导通状态，从而可将通过第一开关SW11选择的正电压(例如，+VDD)和负电压(例如，-VDD)中的一个输出为第一串联栅极电压VEG1。
与此不同，当电压检测信号SVD是第二电压V2时，第二开关SW12可处于断开状态。
此外，VSS缓冲器B12可包括第三开关SW13和第四开关SW14。
第三开关SW13可根据第一频带选择信号BS1选择正电压(例如，+VDD)和地电压(例如，VSS)中的一个作为第一串联栅极电压VEG1并将选择的电压输出到第四开关SW14。
例如，如果第一频带选择信号BS1是高电平电压，则可通过第三开关SW13选择正电压作为第一串联栅极电压VEG1，并且如果第一频带选择信号BS1是低电平电压，则可通过第三开关SW13选择地电压作为第一串联栅极电压VEG1。
当电压检测信号SVD是第二电压V2时，第四开关SW14可处于导通状态，从而可将通过第三开关SW13选择的正电压(例如，+VDD)和地电压(例如，VSS)中的一个输出为第一串联栅极电压VEG1。
当电压检测信号SVD是第一电压V1时，第四开关SW14可处于断开状态。
图8是图4和图5的第一基体缓冲器的示例图。
参照图4、图5和图8，第一基体缓冲器电路BB1可包括VNEG缓冲器B13和VSS缓冲器B14。
VNEG缓冲器B13可包括第五开关SW15和第六开关SW16。
例如，第五开关SW15可根据第一频带选择信号BS1和模式信号Smd选择地电压(例如，VSS)和负电压(例如，-VDD)中的一个作为第一串联基体电压VEB1并将选择的电压输出到第六开关SW16。
例如，如果第一频带选择信号BS1是高电平电压，则可通过第五开关SW15选择地电压作为第一串联基体电压VEB1，并且如果第一频带选择信号BS1是低电平电压，则可通过第五开关SW15选择负电压作为第一串联基体电压VEB1。
当电压检测信号SVD是第一电压V1时，第六开关SW16可处于导通状态，从而可将通过第五开关SW15选择的地电压(例如，VSS)和负电压(例如，-VDD)中的一个输出为第一串联基体电压VEB1。
当电压检测信号SVD是第二电压V2时，第六开关SW16可处于断开状态。
VSS缓冲器B14可包括第七开关SW17。
第七开关SW17可根据电压检测信号SVD选择并输出地电压(例如，VSS)作为第一串联基体电压VEB1。
进一步描述图8，图8的第一基体缓冲器电路BB1还可接收模式信号Smd，以选择第一串联基体电压VEB1。例如，当截止电压Voff是负电压时，由于电压检测信号是高电平的第一电压、第六开关SW16处于导通状态并且第七开关SW17处于断开状态，因此基体截止电压可以是负电压-VDD或地电压。
当模式信号Smd具有例如高电平时，基体截止电压可以是负电压-VDD，并且当模式信号具有低电平时，基体截止电压可以是地电压VSS。也就是说，当截止电压Voff可以是负电压并且VNEG缓冲器B13操作时，可使用模式信号Smd选择负电压-VDD和地电压VSS中的一个作为基体截止电压。
图9是图5的第二栅极缓冲器的示例图。
参照图5和图9，VNEG缓冲器B21可包括第一开关SW21和第二开关SW22。
例如，第一开关SW21可根据第一频带选择信号BS1选择正电压(例如，+VDD)和负电压(例如，-VDD)中的一个作为第一分路栅极电压VHG1，并将选择的电压输出到第二开关SW22。
例如，如果第一频带选择信号BS1是高电平电压，则可通过第一开关SW21选择负电压作为第一分路栅极电压VHG1，并且如果第一频带选择信号BS1是低电平电压，则可通过第一开关SW21可选择正电压作为第一分路栅极电压VHG1。
当电压检测信号SVD是第一电压V1时，第二开关SW22可处于导通状态，从而可将通过第一开关SW21选择的正电压(例如，+VDD)和负电压(例如，-VDD)中的一个输出为第一分路栅极电压VHG1。
当电压检测信号SVD是第二电压V2时，第二开关SW22可处于断开状态。
VSS缓冲器B22可包括第三开关SW23和第四开关SW24。
第三开关SW23可根据第一频带选择信号BS1选择正电压(例如，+VDD)和地电压(例如，VSS)中的一个作为第一分路栅极电压VHG1并将选择的电压输出到第四开关SW24。
例如，如果第一频带选择信号BS1是高电平电压，则可通过第三开关SW23选择地电压作为第一分路栅极电压VHG1，并且如果第一频带选择信号BS1是低电平电压，则可通过第三开关SW23选择正电压作为第一分路栅极电压VHG1。
当电压检测信号SVD是第二电压V2时，第四开关SW24可处于导通状态，从而可将通过第三开关SW23选择的正电压(例如，+VDD)和地电压(例如，VSS)中的一个输出为第一分路栅极电压VHG1。
可选地，当电压检测信号SVD是第一电压V1时，第四开关SW24可处于断开状态。
图10是图5的第二基体缓冲器的示例图。
参照图5和图10，第二基体缓冲器电路BB2可包括VNEG缓冲器B23和VSS缓冲器B24。
VNEG缓冲器B23可包括第五开关SW25和第六开关SW26。
例如，第五开关SW25可根据第一频带选择信号BS1和模式信号Smd选择地电压(例如，VSS)和负电压(例如，-VDD)中的一个作为第一分路基体电压VHB1并将选择的电压输出到第六开关SW26。
例如，如果第一频带选择信号BS1是高电平电压，则可通过第五开关SW25选择地电压作为第一分路基体电压VHB1，并且如果第一频带选择信号BS1是低电平电压，则可通过第五开关SW25选择负电压作为第一分路基体电压VHB1。
当电压检测信号SVD是第一电压V1时，第六开关SW26可处于导通状态，从而可将通过第五开关SW25选择的地电压(例如，VSS)和负电压(例如，-VDD)中的一个输出为第一分路基体电压VHB1。
当电压检测信号SVD是第二电压V2时，第六开关SW26可处于断开状态。
VSS缓冲器B24可包括第七开关SW27。
当电压检测信号SVD是第二电压V2时，第七开关SW27可处于导通状态。
当电压检测信号SVD是第一电压V1时，第七开关SW27可处于断开状态。
进一步描述图10，图10的第二基体缓冲器电路BB2还可接收模式信号Smd，以选择第一分路基体电压VHB1。例如，当截止电压Voff是负电压时，由于电压检测信号SVD是高电平的第一电压、第六开关SW26处于导通状态并且第七开关SW27处于断开状态，因此基体截止电压可以是负电压-VDD或地电压。
当模式信号Smd具有例如高电平时，基体截止电压可以是负电压-VDD，并且当模式信号具有低电平时，基体截止电压可以是地电压VSS。也就是说，当截止电压Voff是负电压并且VNEG缓冲器B23操作时，可使用模式信号Smd选择负电压-VDD和地电压VSS中的一个作为基体截止电压。
图11是根据示例的第一频带选择信号BS1、截止电压Voff、电压检测信号SVD、第一栅极电压VG1和第一基体电压VB1的电压电平的示例图。
在图11中，将对截止电压Voff从地电压(例如，VSS＝0V)变化到负电压(例如，-VDD＝-2.5V)的情况进行描述，例如，第一频带选择信号BS1交替包括高电平电压(例如，+2.5V)和低电平电压(例如，0V)。
例如，当截止电压Voff是地电压(例如，VSS＝0V)时，电压检测信号SVD可具有低电平，并且第一栅极电压VG1可以与第一频带选择信号BS1的电压电平同步地为+2.5V或0V，并且无论第一频带选择信号BS1的电压电平如何，第一基体电压VB1可以为0V。
作为另一示例，当截止电压Voff是负电压(例如，-VDD＝-2.5V)时，电压检测信号SVD可具有高电平，并且第一栅极电压VG1可以与第一频带选择信号BS1的电压电平同步地为+2.5V或-2.5V，并且第一基体电压VB1可以与第一频带选择信号BS1的电压电平同步地为0V或-2.5V。
通过根据在断开状态下输入的截止电压选择地电压和负电压中的一个，相应的需求性能可根据应用的布置位置而得到满足，并且因此可扩展射频开关装置的应用范围。
虽然本公开包括具体示例，但在理解本申请的公开内容之后将显而易见的是，在不脱离权利要求及其等同物的精神及范围的情况下，可在这些示例中作出形式和细节上的各种改变。在此描述的示例将仅被理解为描述性意义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似的特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合和/或通过其他组件或它们的等同物替换或补充描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，并且在权利要求及其等同物的范围之内的全部变化将被解释为包括在本公开中。

Claims (19)

1.一种射频开关的控制缓冲器电路，所述控制缓冲器电路包括：
截止电压检测电路，被配置为：检测从外部源供应的截止电压是负电压还是地电压，并且基于所述截止电压是所述负电压还是所述地电压输出具有电压电平的电压检测信号；
第一栅极缓冲器电路，被配置为：基于所述电压检测信号和频带选择信号，输出具有电压电平的第一栅极电压；以及
第一基体缓冲器电路，被配置为：基于所述电压检测信号、所述频带选择信号和模式信号，输出具有电压电平的第一基体电压。
2.根据权利要求1所述的控制缓冲器电路，其中，在所述截止电压是所述地电压的情况下，所述第一基体电压是所述地电压；并且在所述截止电压是所述负电压的情况下，根据所述模式信号，所述第一基体电压是所述负电压和所述地电压中的一个。
3.根据权利要求2所述的控制缓冲器电路，其中，所述第一栅极缓冲器电路包括：
负电压缓冲器，被配置为：在所述电压检测信号是第一电压的情况下，根据第一频带选择信号，输出正电压和所述负电压中的一个作为所述第一栅极电压；以及
地电压缓冲器，被配置为：在所述电压检测信号是第二电压的情况下，根据所述第一频带选择信号，输出所述正电压和所述地电压中的一个作为所述第一栅极电压。
4.根据权利要求3所述的控制缓冲器电路，其中，所述第一基体缓冲器电路包括：
负电压缓冲器，被配置为：在所述电压检测信号是所述第一电压的情况下，根据所述第一频带选择信号，输出所述地电压和所述负电压中的一个作为所述第一基体电压；以及
地电压缓冲器，被配置为：在所述电压检测信号是所述第二电压的情况下，根据所述第一频带选择信号，输出所述地电压作为所述第一基体电压。
5.根据权利要求4所述的控制缓冲器电路，其中，所述第一栅极缓冲器电路被进一步配置为：
基于所述频带选择信号，在导通模式下输出所述正电压作为所述第一栅极电压；并且
基于所述电压检测信号和所述频带选择信号，在断开模式下输出所述负电压和所述地电压中的一个作为所述第一栅极电压。
6.根据权利要求5所述的控制缓冲器电路，其中，所述第一基体缓冲器电路被进一步配置为：
基于所述频带选择信号，在所述导通模式下输出所述地电压作为所述第一基体电压；并且
基于所述电压检测信号、所述模式信号和所述频带选择信号，在所述断开模式下输出所述负电压和所述地电压中的一个作为所述第一基体电压。
7.根据权利要求6所述的控制缓冲器电路，其中，所述第一栅极缓冲器电路和所述第一基体缓冲器电路被进一步配置为：在所述断开模式下，基于所述电压检测信号和所述模式信号，输出成对的所述负电压和所述负电压、成对的所述地电压和所述地电压以及成对的所述负电压和所述地电压中的一对作为成对的所述第一栅极电压和所述第一基体电压。
8.根据权利要求1所述的控制缓冲器电路，其中，所述截止电压检测电路被进一步配置为：
在所述截止电压是所述负电压的情况下，输出具有第一电压的所述电压检测信号；以及
在所述截止电压是所述地电压的情况下，输出具有第二电压的所述电压检测信号，所述第二电压与所述第一电压不同。
9.一种射频开关，所述射频开关包括：
控制缓冲器电路，被配置为：基于频带选择信号、从外部源供应的截止电压以及模式信号，生成第一栅极电压和第一基体电压；以及
开关电路，被配置为：响应于所述第一栅极电压和所述第一基体电压，对至少一个信号路径进行开关，
其中，所述控制缓冲器电路包括：
截止电压检测电路，被配置为：检测所述截止电压是负电压还是地电压，并且基于所述截止电压是所述负电压还是所述地电压，输出具有电压电平的电压检测信号；
第一栅极缓冲器电路，被配置为：基于所述电压检测信号和所述频带选择信号，输出具有电压电平的所述第一栅极电压；以及
第一基体缓冲器电路，被配置为：基于所述电压检测信号、所述频带选择信号和所述模式信号，输出具有电压电平的所述第一基体电压。
10.根据权利要求9所述的射频开关，其中，在所述截止电压是所述地电压的情况下，所述第一基体电压是所述地电压；并且在所述截止电压是所述负电压的情况下，根据所述模式信号，所述第一基体电压是所述负电压和所述地电压中的一个。
11.根据权利要求10所述的射频开关，其中，所述第一栅极缓冲器电路包括：
负电压缓冲器，被配置为：在所述电压检测信号是第一电压的情况下，根据第一频带选择信号，输出正电压和所述负电压中的一个作为所述第一栅极电压；以及
地电压缓冲器，被配置为：在所述电压检测信号是第二电压的情况下，根据所述第一频带选择信号，输出所述正电压和所述地电压中的一个作为所述第一栅极电压。
12.根据权利要求11所述的射频开关，其中，所述第一基体缓冲器电路包括：
负电压缓冲器，被配置为：在所述电压检测信号是所述第一电压的情况下，根据所述第一频带选择信号，输出所述地电压和所述负电压中的一个作为所述第一基体电压；以及
地电压缓冲器，被配置为：在所述电压检测信号是所述第二电压的情况下，根据所述第一频带选择信号，输出所述地电压作为所述第一基体电压。
13.根据权利要求12所述的射频开关，其中，所述第一栅极缓冲器电路被进一步配置为：
基于所述频带选择信号，在导通模式下输出所述正电压作为所述第一栅极电压；并且
基于所述电压检测信号和所述频带选择信号，在断开模式下输出所述负电压和所述地电压中的一个作为所述第一栅极电压。
14.根据权利要求13所述的射频开关，其中，所述第一基体缓冲器电路被进一步配置为：
基于所述频带选择信号，在所述导通模式下输出所述地电压作为所述第一基体电压；并且
基于所述电压检测信号、所述模式信号和所述频带选择信号，在所述断开模式下输出所述负电压和所述地电压中的一个作为所述第一基体电压。
15.根据权利要求14所述的射频开关，其中，所述第一栅极缓冲器电路和所述第一基体缓冲器电路被进一步配置为：在所述断开模式下，基于所述电压检测信号和所述模式信号，输出成对的所述负电压和所述负电压、成对的所述地电压和所述地电压以及成对的所述负电压和所述地电压中的一对作为成对的所述第一栅极电压和所述第一基体电压。
16.根据权利要求15所述的射频开关，其中，所述截止电压检测电路被进一步配置为当所述截止电压是所述负电压时输出具有第一电压的所述电压检测信号，并且被配置为当所述截止电压是所述地电压时输出具有第二电压的所述电压检测信号，所述第二电压与所述第一电压不同。
17.一种射频开关，所述射频开关包括：
控制缓冲器电路，被配置为：
输出串联栅极电压和分路栅极电压；并且
输出串联基体电压和分路基体电压；以及
串联晶体管，被配置为响应于所述串联栅极电压和所述串联基体电压而执行导通操作或断开操作。
18.根据权利要求17所述的射频开关，所述射频开关还包括：
分路晶体管，被配置为响应于所述分路栅极电压和所述分路基体电压而执行导通操作或断开操作。
19.根据权利要求18所述的射频开关，所述射频开关还包括：
串联开关，包括所述串联晶体管；以及
分路开关，包括所述分路晶体管，其中
所述分路开关连接在所述串联开关的一端与地之间。
CN201910283436.9A 2018-07-10 2019-04-10 控制缓冲器电路和射频开关装置 Active CN110708049B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180080134A KR102069633B1 (ko) 2018-07-10 2018-07-10 제어 버퍼 회로 및 고주파 스위치 장치
KR10-2018-0080134 2018-07-10

Publications (2)

Publication Number Publication Date
CN110708049A true CN110708049A (zh) 2020-01-17
CN110708049B CN110708049B (zh) 2023-12-05

Family

ID=69139752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910283436.9A Active CN110708049B (zh) 2018-07-10 2019-04-10 控制缓冲器电路和射频开关装置

Country Status (3)

Country Link
US (1) US10868520B2 (zh)
KR (1) KR102069633B1 (zh)
CN (1) CN110708049B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784562B2 (en) * 2021-09-07 2023-10-10 Silicon Laboratories Inc. Switch activation system with fast recovery negative voltage charge pump and charge pump load monitoring
KR20230103356A (ko) 2021-12-31 2023-07-07 삼성전기주식회사 Rf 스위치 회로 및 그 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11127072A (ja) * 1997-10-24 1999-05-11 Hitachi Ltd 半導体集積回路
JP2006340579A (ja) * 2005-06-06 2006-12-14 Toshiba Mitsubishi-Electric Industrial System Corp 絶縁ゲート型半導体素子のゲート回路
JP2013175834A (ja) * 2012-02-23 2013-09-05 Hitachi Metals Ltd 高周波スイッチモジュール
US8729952B2 (en) * 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
US8829981B2 (en) * 2012-09-28 2014-09-09 Rf Micro Devices, Inc. Local voltage control for isolated transistor arrays
CN108075751A (zh) * 2016-11-18 2018-05-25 三星电机株式会社 具有动态偏置的射频开关设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519788B1 (ko) * 2002-12-12 2005-10-10 삼성전자주식회사 입력 버퍼
KR100699832B1 (ko) * 2005-01-05 2007-03-27 삼성전자주식회사 Ｍｔｃｍｏｓ 제어 회로
KR101101465B1 (ko) 2010-02-01 2012-01-05 한국과학기술원 Ｒｆ 스위치 컨트롤러
US9059702B2 (en) * 2012-07-07 2015-06-16 Skyworks Solutions, Inc. Switch linearization by non-linear compensation of a field-effect transistor
KR101616608B1 (ko) 2014-01-28 2016-04-28 삼성전기주식회사 고주파 스위치 회로 및 전자기기
US9503074B2 (en) * 2015-03-06 2016-11-22 Qualcomm Incorporated RF circuit with switch transistor with body connection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11127072A (ja) * 1997-10-24 1999-05-11 Hitachi Ltd 半導体集積回路
JP2006340579A (ja) * 2005-06-06 2006-12-14 Toshiba Mitsubishi-Electric Industrial System Corp 絶縁ゲート型半導体素子のゲート回路
JP2013175834A (ja) * 2012-02-23 2013-09-05 Hitachi Metals Ltd 高周波スイッチモジュール
US8729952B2 (en) * 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
US8829981B2 (en) * 2012-09-28 2014-09-09 Rf Micro Devices, Inc. Local voltage control for isolated transistor arrays
CN108075751A (zh) * 2016-11-18 2018-05-25 三星电机株式会社 具有动态偏置的射频开关设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
汪洋等: "0.5μm GaAs pHEMT射频矩阵开关", 《微电子学》 *

Also Published As

Publication number Publication date
KR20200006415A (ko) 2020-01-20
CN110708049B (zh) 2023-12-05
KR102069633B1 (ko) 2020-01-23
US20200021276A1 (en) 2020-01-16
US10868520B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
US9520854B2 (en) Tunable capacitor integrated on one semiconductor die or on one module
US9214922B2 (en) SPAC series programmable array of capacitors
US7391282B2 (en) Radio-frequency switch circuit and semiconductor device
KR101113492B1 (ko) 고전력 튜너블 캐패시터
KR101866103B1 (ko) 스위칭가능한 캐패시턴스를 위한 시스템 및 방법
KR20150114910A (ko) 무선 주파수 스위치를 구동하기 위한 시스템 및 방법
CN110708049B (zh) 控制缓冲器电路和射频开关装置
US9331690B2 (en) Switching circuit and RF switch including the same
CN107919869B (zh) 具有改善的谐波抑制特性的天线开关电路
US10200027B1 (en) Radio frequency switch apparatus with integrated shunt and bias
US20120274387A1 (en) RF Switching System, Module, and Methods with Improved High Frequency Performance
CN109150149B (zh) 具有改善的谐波衰减特性的射频开关设备
US20130015902A1 (en) Resistor-sharing switching circuit
US8497727B2 (en) Double pole double throw switch device
US10622984B2 (en) Radio frequency switching circuit and apparatus with reduced switching response delay
US20220337233A1 (en) Bias networks for dc or extended low frequency capable fast stacked switches
CN110098833B (zh) 用于双模式操作的控制缓冲器电路和射频开关
US10903836B2 (en) Radio-frequency switch with voltage equalization
US11742880B2 (en) Radio frequency switch system, radio frequency switch protective circuit, and protecting method thereof
KR20130105540A (ko) 집적 회로 및 무선통신장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant