CN110707530A - 一种用于3d深度获取设备的vcsel阵列及该3d深度获取设备 - Google Patents

Abstract

本发明公开了一种用于3D深度获取设备的VCSEL阵列，包括发光组件和半导体基底，所述发光组件分布在所述半导体基底的表面；所述发光组件包括至少两组发光单元组，其中每组所述发光单元组包括多个相互导通的发光单元，各组所述发光单元组按照各自相对应的图案相互交错地分布在所述半导体基底上，且由各组所述发光单元组对应的图案组成的所述发光组件对应的图案是不规则图案；所述3D深度获取设备上设有至少两组导线，各组所述导线分别连接并用于驱动各组所述发光单元组。本发明还公开了该VCSEL阵列的加工方法以及该3D深度获取设备。本发明能够在具体的3D应用中获取的深度精度与能耗之间取得很好的平衡。

Description

一种用于3D深度获取设备的VCSEL阵列及该3D深度获取设备

技术领域

本发明涉及3D深度获取设备领域，尤其涉及一种用于3D深度获取设备的 VCSEL阵列及该3D深度获取设备。

背景技术

3D深度技术正在逐步进入大众消费领域，常见的技术包括双目立体匹配、 ToF(飞行时间)和结构光。尤其是结构光技术，它能够在弱纹理区域工作，同 时具有高精度和合理的能耗，所以越来越受到人们的青睐。结构光的核心部件是 激光投射模块，它把一系列图案投射到物体上，同时成像光学模块会捕捉投射到 物体上的图案，并通过处理器处理该图案，得到物体的3D深度信息。

由于VCSEL(垂直腔面发射激光器)技术越来越成熟，性价比已经接近LED， 同时在精确度、小型化、低功耗和可靠性上都有优势，所以现在3D深度获取系 统大部分都采用VCSEL阵列作为红外光源。其中VCSEL阵列，就是在一块半导体 基底上有若干个发光单元，它们不规则的排布在半导体基底上，使得激光投射模 块投射出的图案具有较高的不相关性，如图1所示，在该VCSEL阵列上设有多个 不规则排列的发光单元(图中的实心圆代表各个发光单元)，该VCSEL阵列的深 度精度无法进行调节，且能耗较高，而VCSEL阵列的设计和加工是激光投射模块 的难点之一。

以上背景技术内容的公开仅用于辅助理解本发明的构思及技术方案，其并不 必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请 的申请日已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创 造性。

发明内容

为了解决上述技术问题，本发明提出一种用于3D深度获取设备的VCSEL阵 列及该3D深度获取设备，能够在具体的3D应用中获取的深度精度与能耗之间 取得很好的平衡。

为了达到上述目的，本发明提出以下方案：

本发明公开了一种用于3D深度获取设备的VCSEL阵列，包括发光组件和半 导体基底，所述发光组件分布在所述半导体基底的表面；其中：

所述发光组件包括至少两组发光单元组，其中每组所述发光单元组包括多个 相互导通的发光单元，各组所述发光单元组按照各自相对应的图案相互交错地分 布在所述半导体基底上，且由各组所述发光单元组对应的图案组成的所述发光组 件对应的图案是不规则图案；所述3D深度获取设备上设有至少两组导线，各组 所述导线分别连接并用于驱动各组所述发光单元组。

优选地，各组所述发光单元组的相对应的图案是规则图案或不规则图案，且 其中至少一组所述发光单元组相对应的图案是不规则图案。

优选地，各组所述发光单元组的各个所述发光单元之间依次通过镀上连接金 属连接起来，且每组所述发光单元组相对应的连接金属上分别镀有绝缘层。

优选地，所述半导体基底的表面划分为至少一个区域，在每个所述区域内分 别分布至少两组所述发光单元组，各组所述发光单元组的各个所述发光单元之间 依次通过连接金属连接起来，且在每个所述区域内的各组所述发光单元组的连接 金属相互之间无交错。

优选地，所述半导体基底的表面划分为多个所述区域，其中多个所述区域为 规则形状或不规则形状。

本发明还公开了一种上述的用于3D深度获取设备的VCSEL阵列的加工方法， 包括：

S1：将各组所述发光单元组中的多个所述发光单元分别分布在所述半导体基 底上；

S2：在任意一组所述发光单元组中的各个所述发光单元之间依次镀上连接金 属以将该组所述发光单元组中的各个所述发光单元相互导通；

S3：在步骤S2中镀上的所述连接金属上镀上绝缘层以将所述连接金属进行 电隔离；

S4：依次对每一组所述发光单元组重复步骤S2和S3，直至将所有组所述发 光单元组中各自的各个所述发光单元相互导通；

S5：将各组所述发光单元组分别连接各组所述导线。

本发明还公开了一种上述的用于3D深度获取设备的VCSEL阵列的加工方法， 包括：

S1：将各组所述发光单元组中的多个所述发光单元分别分布在所述半导体基 底上；

S2：在任意一组所述发光单元组中的各个所述发光单元之间依次镀上连接金 属以将该组所述发光单元组中的各个所述发光单元相互导通；

S3：在步骤S2中镀上的所述连接金属上镀上绝缘层以将所述连接金属进行 电隔离；

S4：依次对每一组所述发光单元组重复步骤S2和S3，直至将除其中任意一 组以外的所有组所述发光单元组中各自的各个所述发光单元相互导通；

S5：对未相互导通的该组所述发光单元组重复步骤S2；

S6：将各组所述发光单元组分别连接各组所述导线。

本发明另外还公开了一种3D深度获取设备，包括激光投射模块、成像光学 模块和处理器，其中所述激光投射模块包括DOE、准直透镜以及上述的VCSEL 阵列，其中所述VCSEL阵列上发射的光束依次透过所述准直透镜和所述DOE投 射到物体上形成预设图案，所述成像光学模块用于捕捉所述物体上的预设图像， 所述处理器连接所述成像光学模块以对所述预设图像进行处理形成所述物体的 3D深度信息。

优选地，所述处理器还连接所述激光投射模块，以用于分别控制各组所述发 光单元组。

与现有技术相比，本发明的有益效果在于：本发明提出的用于3D深度获取 设备的VCSEL阵列，将分布在半导体基底上的发光组件分为至少两组发光单元 组，且各组的发光单元组可以分别进行驱动发光，使得可以按需使用不同数量的 发光单元，从而使3D深度获取设备能够在具体的3D应用中获取的深度精度与 能耗之间取得很好的平衡；而且，由于各组发光单元组相对应的图案是相互交错 地分布在半导体基底上，使得VCSEL阵列发出的光束投影出去不会产生重叠，也 不会靠的太密集，从而不会降低后续的深度计算在解码时的匹配率，保证精度不 受影响。

在一些优选的实施例中，通过在半导体基底上划分为多个不规则形状的区 域，在每个区域分别分布多组发光单元组，其中在每个区域内的各组发光单元组 的连接金属相互之间无交错，一方面仍然可以实现保证精度的目的，另一方面也 简化了加工过程。

在另一些优选的实施例中，通过在每组发光单元组的各个发光单元之间镀上 的连接金属上镀上绝缘层，使得各组发光单元组之间相互绝缘，实现各组发光单 元组的独立驱动，进一步提升后续的深度计算在解码时的匹配率，提高获取的深 度精度。

附图说明

图1是现有技术中的VCSEL阵列的发光单元的排布示意图；

图2是本发明优选实施例的用于3D深度获取设备的VCSEL阵列的排布示意 图；

图3是图2中的局部的发光单元的连接示意图；

图4是图2中的局部的剖面示意图；

图5是图4中的A处的放大示意图；

图6是本发明优选实施例的3D深度获取设备的示意图；

图7是图6中的激光投射模块的示意图；

图8是本发明另一优选实施例的用于3D深度获取设备的VCSEL阵列的排布 示意图；

图9是图8中的左上角的区域内的两组发光单元组的连接金属连接示意图。

具体实施方式

下面对照附图并结合优选的实施方式对本发明作进一步说明。

如图2所示，本发明优选实施例公开了一种用于3D深度获取设备的VCSEL 阵列10，包括发光组件11和半导体基底12，发光组件11以二维阵列的形式分 布在半导体基底12的表面；其中发光组件11包括第一组发光单元组111和第二 组发光单元组112，其中第一组发光单元组111包括多个相互导通的第一发光单 元1111，第二组发光单元组112包括多个相互导通的第二发光单元1121，第一 组发光单元组111和第二组发光单元组112分别按照相应的第一图案和第二图案 交错地分布在半导体基底12上，且由第一组发光单元组111和第二组发光单元 组112对应的第一图案和第二图案组成的发光组件11的图案是不规则图案；3D 深度获取设备上设有第一导线13和第二导线14，第一导线13连接并驱动第一 组发光单元组111，第二导线14连接并驱动第二组发光单元组112，以使得能够 选择性地使第一组发光单元组111和第二组发光单元组112中的一组或两组发 光。

其中，实心圆表示第一发光单元1111，空心圆表示第二发光单元1121，第 一发光单元1111和第二发光单元1121可以是相同的发光单元，也可以是不同的 发光单元。第一组发光单元组111和/或第二组发光单元组112对应的第一图案 和/或第二图案是不规则图案，另第一图案和第二图案中可以有一图案是规则图 案，在本实施例中，只需要由第一组发光单元组111和第二组发光单元组112 对应的第一图案和第二图案组成的发光组件11的图案是不规则图案即可。

如图3所示，第一组发光单元组111中的各个第一发光单元1111之间依次 通过镀上连接金属1112连接起来，第二组发光单元组112中的各个第二发光单 元1121之间依次通过镀上连接金属1122连接起来，且在连接金属1112和连接 金属1122之间镀有绝缘层。如图4所示，半导体基底12包括P型分布式布拉格 反射镜(P-DBR)121、N型分布式布拉格反射镜(N-DBR)122和N电极(负极) 123，其中第一发光单元1111和第二发光单元1121分别分布在半导体基底12 上，结合图5所示，该VCSEL阵列10的加工方法包括：

S1：将第一组发光单元组111中的多个第一发光单元1111和第二组发光单 元组112中的多个第二发光单元1121分别分布在半导体基底12上；

S2：将第二组发光单元组112中的各个第二发光单元1121的各个P电极遮 挡住，并在第一组发光单元组111中的各个第一发光单元1111之间依次镀上连 接金属1112以将各个第一发光单元1111相互导通；

S3：在连接金属1112上镀上绝缘层1113以将连接金属1112进行电隔离， 其中绝缘层1113可以为氮化硅等；

S4：露出第二组发光单元组112中的各个第二发光单元1121的各个P电极， 在第二组发光单元组112中的各个第二发光单元1121之间镀上连接金属1122 以将各个第二发光单元1121相互导通；

S5：将第一组发光单元组111和第二组发光单元组112分别连接第一导线 13和第二导线14。

通过将上述在半导体基底12分布的发光组件11进行分组，且各组的发光 单元组可以分别进行驱动发光，使得可以按需使用不同数量的发光单元，在本实 施例中分为2组，在其他实施例中也可以为3组、4组甚至更多组，使得3D深 度获取设备能够在具体的3D应用中获取的深度精度与能耗之间取得很好的平 衡。

如图6，3D深度获取装置包括激光投射模块100、成像光学模块200和处理 器300，激光投射模块100将VCSEL阵列10发射的光投影到物体上形成预设图 案，成像光学模块200捕捉物体的预设图案，处理器300连接成像光学模块200 以对捕捉到的物体上的预设图案进行处理形成物体的3D深度信息。结合图7， 激光投射模块100包括VCSEL阵列10、准直透镜20和DOE(衍射光学元件)30， VCSEL阵列10上包含多个第一发光单元1111和多个第二发光单元1121，可以发 射多个子光束，图中为了描述方便，只列出了4个发光单元，事实上VCSEL阵列 10是二维阵列光源，准直透镜20接收VCSEL阵列10上发出的光束，对其进行 汇聚，使之成为平行光，DOE将接收到与VCSEL阵列10上的发光组件11的图案 对应的光束，生成多个彼此相邻的复制图案来扩展所投影的光束；其中VCSEL 阵列10上的发光组件11的图案是不规则图案，使得激光投射模块100投射出的 图案要求具有高度的不相关性，满足3D深度获取设备的要求。其中在本实施例 中，处理器300可以连接激光投射模块100，可以用于分别控制第一组发光单元 组111和第二组发光单元组112。

本发明优选实施例中的3D深度获取装置中的激光投射模块100中的VCSEL 阵列10的发光组件11分成第一组发光单元组111和第二组发光单元组112，分 别由第一导线13和第二导线14控制；如果当前的应用不需要高质量的深度信息 (也即不需要高分辨率的深度图)，或者当前设备需要长时间工作，而能耗和散 热成为主要问题时，可以使得只有第一组发光单元组111或者第二组发光单元组 112被驱动，从而稀疏光斑的图案被投影到物体上，可以达到节省能耗、减少散 热的目的；如果需要高质量的深度信息(也即需要高分辨率的深度图)，则可以 使得第一组发光单元组111和第二组发光单元组112同时被驱动，从而稠密光斑 的图案被投影到物体上；处理器300处理成像光学模块200捕捉到的稀疏光斑或 稠密光斑的图像，从而得到物体的一般质量或高质量的3D深度信息。

在本发明优选实施例中的3D深度获取装置中的激光投射模块100中的 VCSEL阵列10的第一组发光单元组111和第二组发光单元组112是相互交错地 分布在一起的，使得激光投射模块100将VCSEL阵列10发射的光投影出去产生 的光斑的形状和质量会保持一致，不会影响后续的深度计算。比较于简单分为相 互独立的两组发光单元组的情况，在两组发光单元组全亮的情况下，可能造成投 影出去的特征点之间会有重叠，或者靠的太密集，因此导致可能降低算法在解码 时的匹配率，导致精度受影响；而本发明优选实施例的VCSEL阵列10发出的光 束投影出去不会产生重叠，也不会靠的太密集，从而不会降低后续的深度计算在 解码时的匹配率，保证精度不受影响。

在另一优选实施例中的VCSEL阵列，在半导体基底的表面上划分为多个区 域，在每个区域内分布至少两组发光单元组，其中各组发光单元组中的各个发光 单元之间依次通过连接金属连接起来，且在每个区域内的各组发光单元组的连接 金属相互之间无交错，例如如图8所示的结构，在半导体基底的表面上划分为9 个区域，其中各个区域内的各组发光单元组分别连接不同的导线以可以分别进行 驱动，如图9所示，是图8所示中的左上角的区域内的两组发光单元组分别连接 不同导线来进行驱动，其中该两组发光单元组的连接金属相互之间无交错，其他 各个区域均能按照该类似的方式来连接以使得各个区域内的两组发光单元组的 连接金属相互之间无交错；但是其仍然满足半导体基底的表面上的各组发光单元 组按照各自相对应的图案相互交错地分布在半导体基底上；另外，在半导体基底 的表面上划分为的多个区域可以为规则形状，也可以为不规则形状。该优选实施 例的VCSEL阵列同样能够使得3D深度获取设备在具体的3D应用中获取的深度 精度与能耗之间取得很好的平衡。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能 认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员 来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而 且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (9)

1.一种用于3D深度获取设备的VCSEL阵列，其特征在于，包括发光组件和半导体基底，所述发光组件分布在所述半导体基底的表面；其中：

所述发光组件包括至少两组发光单元组，其中每组所述发光单元组包括多个相互导通的发光单元，各组所述发光单元组按照各自相对应的图案相互交错地分布在所述半导体基底上，且由各组所述发光单元组对应的图案组成的所述发光组件对应的图案是不规则图案；所述3D深度获取设备上设有至少两组导线，各组所述导线分别连接并用于驱动各组所述发光单元组。

2.根据权利要求1所述的VCSEL阵列，其特征在于，各组所述发光单元组的相对应的图案是规则图案或不规则图案，且其中至少一组所述发光单元组相对应的图案是不规则图案。

3.根据权利要求1所述的VCSEL阵列，其特征在于，各组所述发光单元组的各个所述发光单元之间依次通过镀上连接金属连接起来，且每组所述发光单元组相对应的连接金属上分别镀有绝缘层。

4.根据权利要求1所述的VCSEL阵列，其特征在于，所述半导体基底的表面划分为至少一个区域，在每个所述区域内分别分布至少两组所述发光单元组，各组所述发光单元组的各个所述发光单元之间依次通过连接金属连接起来，且在每个所述区域内的各组所述发光单元组的连接金属相互之间无交错。

5.根据权利要求4所述的VCSEL阵列，其特征在于，所述半导体基底的表面划分为多个所述区域，其中多个所述区域为规则形状或者不规则形状。

6.一种如权利要求1至3任一项所述的用于3D深度获取设备的VCSEL阵列的加工方法，其特征在于，包括：

S1：将各组所述发光单元组中的多个所述发光单元分别分布在所述半导体基底上；

S2：在任意一组所述发光单元组中的各个所述发光单元之间依次镀上连接金属以将该组所述发光单元组中的各个所述发光单元相互导通；

S3：在步骤S2中镀上的所述连接金属上镀上绝缘层以将所述连接金属进行电隔离；

S4：依次对每一组所述发光单元组重复步骤S2和S3，直至将所有组所述发光单元组中各自的各个所述发光单元相互导通；

S5：将各组所述发光单元组分别连接各组所述导线。

7.一种如权利要求1至3任一项所述的用于3D深度获取设备的VCSEL阵列的加工方法，其特征在于，包括：

S1：将各组所述发光单元组中的多个所述发光单元分别分布在所述半导体基底上；

S2：在任意一组所述发光单元组中的各个所述发光单元之间依次镀上连接金属以将该组所述发光单元组中的各个所述发光单元相互导通；

S3：在步骤S2中镀上的所述连接金属上镀上绝缘层以将所述连接金属进行电隔离；

S4：依次对每一组所述发光单元组重复步骤S2和S3，直至将除其中任意一组以外的所有组所述发光单元组中各自的各个所述发光单元相互导通；

S5：对未相互导通的该组所述发光单元组重复步骤S2；

S6：将各组所述发光单元组分别连接各组所述导线。

8.一种3D深度获取设备，其特征在于，包括激光投射模块、成像光学模块和处理器，其中所述激光投射模块包括DOE、准直透镜以及权利要求1至5任一项所述的VCSEL阵列，其中所述VCSEL阵列上发射的光束依次透过所述准直透镜和所述DOE投射到物体上形成预设图案，所述成像光学模块用于捕捉所述物体上的预设图像，所述处理器连接所述成像光学模块以对所述预设图像进行处理形成所述物体的3D深度信息。

9.根据权利要求8所述的3D深度获取设备，其特征在于，所述处理器还连接所述激光投射模块，以用于分别控制各组所述发光单元组。

Images