CN110705204A

CN110705204A - 基于多阶段策略的时序感知层分配方法

Info

Publication number: CN110705204A
Application number: CN201910924507.9A
Authority: CN
Inventors: 郭文忠; 张星海; 刘耿耿; 黄兴; 陈国龙
Original assignee: Fuzhou University
Current assignee: Fuzhou University
Priority date: 2019-09-27
Filing date: 2019-09-27
Publication date: 2020-01-17
Anticipated expiration: 2039-09-27
Also published as: CN110705204B

Abstract

本发明涉及一种基于多阶段策略的时序感知层分配方法，包括以下步骤：步骤S1:考虑时延、拥塞和通孔数，并采用拥塞感知策略，产生初始层分配方案；步骤S2:根据初始层分配方案，对非法线网通过基于协商的方法进行重新分配，直至满足拥塞约束；步骤S3:采用最大时延优化算法减小最大时延,得到优化后的层分配方案；步骤S4:对优化后的层分配方案所有线网按照时延进行排序,基于此顺序并结合拥塞约束，所有线网都被拆线和重新分配，得到最优的层分配方案。本发明充分地考虑拥塞和耦合效应，并有效地使用非默认规则线来降低时序关键线网的时延。

Description

基于多阶段策略的时序感知层分配方法

技术领域

本发明涉及集成电路计算机辅助设计技术领域，具体涉及一种基于多阶段策略的时序感知层分配方法。

背景技术

层分配是全局布线的重要阶段。在该阶段中，每个线网中的每个段被分配到合适的金属层。层分配方案对互连时延有很大影响，这是决定芯片性能的重要因素之一。芯片中的布线区域被分为若干个金属层。在先进制程中，上层具有比下层更大的线宽和线间距。因此，上层线的电阻较小。所以将时序关键线网分配给上层有利于减小时延。

使用非默认规则(NDR)线也是降低互连时延的重要方法。这种线的宽度受制造限制，并且只能是预定义的宽度。这种类型的线称为宽线。在双图案化光刻中制造下层时引入了许多限制。根据文献(R.Ewetz,C.-K.Koh,W.-H.Liu,T.-C.Wang,and K.-Y.Chao,“Astudyon the use of parallel wiring techniques for sub-20nm designs,”in Proceedingsof Great Lakes Symposium on VLSI,pp.129-134,2014.)，在亚16nm设计的下层，NDR线只能以并行线的形式实现。这两种类型的NDR线通过降低电阻来降低时延。但是相比于默认宽度线，NDR线需要占用更多的布线区域。

发明内容

有鉴于此，本发明的目的在于提供一种基于多阶段策略的时序感知层分配方法

为实现上述目的，本发明采用如下技术方案：

一种基于多阶段策略的时序感知层分配方法，其特征在于，包括以下步骤：

步骤S1:考虑时延、拥塞和通孔数，并采用拥塞感知策略，产生初始层分配方案；

步骤S2:根据初始层分配方案，对非法线网通过基于协商的方法进行重新分配，直至满足拥塞约束；

步骤S3:采用最大时延优化算法减小最大时延,得到优化后的层分配方案；

步骤S4:对优化后的层分配方案所有线网按照时延进行排序,基于此顺序并结合拥塞约束，所有线网都被拆线和重新分配，得到最优的层分配方案。

进一步的，所述拥塞感知策略具体为：

成本函数被定义如下：

其中d(n)表示线网n的时延，vc(n)表示线网n的通孔数，cong(s_e)表示将段s分配给3D边e的拥塞成本，α、β和γ为预设值；

充分地考虑拥塞，cong(s_e)计算如下：

其中dc(e)表示e中已被线网所使用的轨道数。gc(e)表示分配当前线网时所需e中的轨道数。mc(e)表示e中总的轨道数，包括被障碍物占用的轨道数、被线网占用的轨道数以及未被占用的轨道数。tc(e)表示e中所能提供给线网使用的轨道数；

cong(s_e)是拥塞代价函数，从四个方面对拥塞进行评估；通过dc(e)/tc(e)评估已分配的线网对边容量的影响；通过gc(e)/tc(e)评估当前分配的线网对边容量的影响；通过tc(e)/mc(e)评估障碍物对边容量的影响；

ofc(e)是额外溢出的成本，ofc(e)的计算方法如下：

ofc(e)＝overflow(e)×h_e

其中h_e是历史代价，在初始层分配阶段h_e被设置为1。

进一步的，所述拥塞约束具体为：

TWO(S_k)＝TWO(S)

其中MWO和TWO分别表示所有线网的最大线溢出和总的线溢出；S表示给定的2D全局布线方案，S_k表示S的层分配结果。

进一步的，在所述步骤S2中：

h_e的表达式计算如下：

其中，

和分别表示边e第i次和第i+1次迭代的历史代价。ρ是一个参数，其值被设置为0.05。

本发明与现有技术相比具有以下有益效果：

本发明充分地考虑拥塞和耦合效应，并有效地使用非默认规则线来降低时序关键线网的时延。

附图说明

图1是本发明一实施例中不同线型连接引脚的模型，其中(a)为使用默认宽度线连接两个引脚，(b)为使用宽线连接两个引脚，(c)为使用并行线连接两个引脚；

图2是本发明一实施例中布线区域和布线模型，其中(a)为布线区域的三维模型，(b)为(a)的三维全局布线模型，(c)为(b)的二维全局布线模型；

图3是本发明一实施例中层分配方案示意图，其中(a)为n₁的层分配方案，(b)为n₁、n₂和n₃的一个层分配方案，(c)为n₁、n₂和n3的另一个层分配方案；

图4是本发明一实施例中最大时延优化算法。

具体实施方式

下面结合附图及实施例对本发明做进一步说明。

请参照附图，本发明提供一种基于多阶段策略的时序感知层分配方法，其特征在于，包括以下步骤：

在本实施例中，布线区域包含多个金属层，每个层被分成几个相同大小的矩形。每个矩形定义为g-cell。在图2中(a)中，M1、M2和M3分别表示三个金属层。每层被分成许多大小相同的g-cell。灰色块表示占用布线区域的障碍物。

在全局布线中，每个g-cell被抽象为没有几何尺寸的点，则布线区域可以被描述为图2中(b)所示的模型。在相同层的走线方向上的相邻g-cell通过边连接。两个相邻层通过通孔连接。边容量是该边的可用布线轨道的数量。如果线网和障碍物之类的物体占用的轨道数量大于边容量，则发生边溢出。边e的溢出计算如下：

其中，u(e)和c(e)表示边e当前的使用量和容量。

层分配过程表述如下。在图2(b)中，g-cell集合由V_k表示，边集合由E_k表示，k层结构布线区域由G_k(V_k,E_k)表示。G_k、V_k和E_k的水平投影分别由G、V和E表示。G_k(V_k,E_k)的2D模型G(V,E)如图2中(c)所示。设S表示G上的2D全局布线方案，S_k表示G_k上的3D全局布线方案。层分配的任务是将S的每个段分配给G_k的相应边以获得S_k。注意，e_i是G中的一条边，e_i,j是G_k中对应的一条边，其中j表示第j层。例如，将图2中的(c)的e₁分配给图2中的(b)的e_1,1和e_1,3中的一条边是层分配的一个简单示例。本发明考虑的层分配问题是在考虑拥塞约束的情况下，考虑耦合效应和通孔数来优化时延。

在本实施例中，时延计算具体为：Elmore时延模型被用于计算每个线网的时延。每个线网有多个接收器和一个发射器。每个接收器具有负载电容，发射器具有驱动电阻。线网中段s的时延d(s)计算如下：

d(s)＝R(s)×(C_down(s)+C(s)/2) (2)

其中，R(s)、C(s)和C_down(s)分别表示段s的电阻、电容和下游电容。

时延d(p)是从某一接收器到发射器的路径p上所有段的时延之和。时延d(p)计算如下：

d(p)＝∑_s∈Sd(s) (3)

其中S表示路径p上所有段的集合。

线网时延是该线网所有路径时延的加权之和。线网n的时延d(n)的计算如下：

d(n)＝∑_p∈Pα_p×d(p)

(4)

其中P和α_p分别表示线网中所有路径的集合以及路径p的权重。为了使线网中的每条路径具有相同的权重，α_p被设置为1/|P|，其中|P|表示集合P中的元素个数。

由于耦合效应对电容有很大的影响，在计算时延的过程中考虑了耦合效应。概率估计方法被用于获取耦合电容的平均值以考虑耦合效应。

在本实施例中，假设布线区域由9个金属层组成，第1到4层、第5到7层和第8到9层的默认线宽分别为1W，2W和4W。对于一些时延很大的线网，可以借助NDR线来降低时延。NDR线在第1到4层上是并行线而在其他层上是宽线。

如图1所示，黑色框表示某层的布线区域，蓝色矩形表示引脚，红色矩形表示线，虚线表示轨道。可以看出，连接两个引脚，使用宽线或并行线比使用默认宽度线占用更多的布线区域。具体地说，要连接两个引脚，若这两个引脚在第三层，默认宽度线占据一个轨道，而并行线占据两个轨道；若这两个引脚在第五层，默认宽度线占据一个轨道，而宽线占据三个轨道。宽度大于默认宽度的宽线之所以需要三个轨道是因为其在制造过程中需要更多的线间距。由于宽线和并行线占用更多的布线区域，故过度使用它们可能会导致拥塞。因此，应灵活地使用NDR线。

在本实施例中，所述拥塞感知策略具体为：

成本函数被定义如下：

充分地考虑拥塞，cong(s_e)计算如下：

其中dc(e)表示e中已被线网所使用的轨道数；gc(e)表示分配当前线网时所需e中的轨道数；mc(e)表示e中总的轨道数，包括被障碍物占用的轨道数、被线网占用的轨道数以及未被占用的轨道数。tc(e)表示e中所能提供给线网使用的轨道数；

ofc(e)是额外溢出的成本，ofc(e)的计算方法如下：

ofc(e)＝overflow(e)×h_e (7)

其中h_e是历史代价，在初始层分配阶段h_e被设置为1。

如图3所示，给定的布线区域有6个g-cell。其中3个g-cell位于第1层，另外3个g-cell位于第3层。这两个层的走线方向、电阻、默认线宽等直接与时延相关的参数是相同的。e_i,j表示3D布线区域中连接同层走线方向上相邻g-cell的边。其中，j表示第j层，i表示第i条边。图3中的4条边分别表示为e_1,1、e_2,1、e_1,3和e_2,3。e_1,1的轨道总数是2，所以mc(e_1,1)是2。由于障碍物占据了e_1,1的所有轨道，所以tc(e1,1)是0。在这个例子中，mc(e2,1)、mc(e1,3)、mc(e2,3)、tc(e2,1)、tc(e1,3)和tc(e2,3)均为2，gc(ei,j)为1。

在图3中有三个线网，分配顺序是N₁、N₂、N₃，它们的颜色分别是蓝色，红色和绿色。在图3中(a)所示，N₁已被分配，但N₂和N₃尚未被分配。根据公式(7)，图3(b)中的层分配方案和图3(c)中的层分配方案对于N₂是等效的。另外，由于线网中的每个段是从底层到顶层尝试可行的层分配方案，因此图3中(b)的层分配方案的优先级高于图3(c)中的层分配方案。因此，最终图3中(b)的层分配方案将会被选中，N₃的层分配方案如图3中(b)所示。然而，若基于公式(6)，对于N₂，cong(se₂)对于图3中(b)的层分配方案，其值四个项的计算结果分别为0.5，0.5，1.0和0，而对于图3中(c)的层分配方案，分别为0，0.5，1和0。因此对于N₂，图3中(b)的层分配方案的成本大于图3中(c)的层分配方案的成本。因此对于N₂，最终图中3(c)的层分配方案被选中，N₃的层分配方案如图3(c)所示。

图3中(b)的层分配方案和图3中(c)的层分配方案都满足拥塞约束，但图3中(c)的层分配方案的时延和通孔数较小。因此，拥塞感知策略有助于选出更好的层分配方案。

在本实施例中，所述拥塞约束具体为：

TWO(S_k)＝TWO(S) (8)

在本实施例中，在所述步骤S2中：

h_e的表达式计算如下：

其中，

和

分别表示边e第i次和第i+1次迭代的历史代价。ρ是一个参数，其值被设置为0.05。

在本实施例中，最大时延优化算法的伪代码如图4所示。在第3行，找到时延最大的线网n_md，在不考虑拥塞约束的情况下对n_md重做层分配，得到第4行中时延为newDelay₂的n_md₂。在第5行检查newDelay₂是否大于maxDelay。若是，那么原层分配方案的时延较小，则在第6行中使用原层分配方案。若newDelay₂小于maxDelay，则第13行根据拥塞约束重新分配其他非法线网。如果n_i2的时延大于maxDelay，则使用n_i的原层分配方案。第16和17行在考虑到拥塞约束的条件下对n_md2进行拆线和重分配以获得n_md3，并检查n_md3的时延是否大于最大时延。若是，则第18行使用先前的层分配方案。

需要注意的是，上述过程不能确保层分配方案满足拥塞约束。例如，某一条边的所有布线区域都被障碍物占用，故该边容量为0。在不考虑拥塞约束的情况下，重新分配当前最大时延线网的过程中，若该线网的某一段被分配到上述边，则该边发生溢出。在这种情况下，无论如何重新分配其他线网，都无法解决该溢出问题。在这种情况下，为了满足拥塞约束，在上述过程结束后，第26至28行检查当前的层分配方案是否满足拥塞约束。如果不满足拥塞约束，则采用基于协商的方法调整当前的层分配方案以满足拥塞约束。协商过程类似于步骤2，但此处允许使用NDR线。

在本实施例中，所述步骤S4中对所有线网按照时延进行排序。基于此顺序并结合拥塞约束，所有线网都被拆线和重新分配，以进一步降低时延。该步骤增大通孔数代价的比重，这反映在式(5)中β值的设置。NDR线占用的布线区域较大，而时延大的线网是影响集成电路性能的重要因素。为了发挥NDR线的优势并考虑使用NDR线的代价，前20％的线网被允许使用NDR线，后80％的线网只被允许使用默认宽度线。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。