CN110703998A - 存储器的控制方法、控制器、芯片及电子设备 - Google Patents

存储器的控制方法、控制器、芯片及电子设备 Download PDF

Info

Publication number
CN110703998A
CN110703998A CN201910931678.4A CN201910931678A CN110703998A CN 110703998 A CN110703998 A CN 110703998A CN 201910931678 A CN201910931678 A CN 201910931678A CN 110703998 A CN110703998 A CN 110703998A
Authority
CN
China
Prior art keywords
memory
time window
address
processor
accessed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910931678.4A
Other languages
English (en)
Other versions
CN110703998B (zh
Inventor
杨碧波
严小平
田超
闻军会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Baidu Online Network Technology Beijing Co Ltd
Beijing Baidu Netcom Science and Technology Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN201910931678.4A priority Critical patent/CN110703998B/zh
Publication of CN110703998A publication Critical patent/CN110703998A/zh
Priority to JP2020019206A priority patent/JP6862588B2/ja
Priority to US16/824,648 priority patent/US11204868B2/en
Application granted granted Critical
Publication of CN110703998B publication Critical patent/CN110703998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Memory System (AREA)

Abstract

本申请公开了存储器的控制方法、控制器、芯片及电子设备，涉及控制技术领域，尤其涉及存储器的控制技术领域。具体实现方案为：获取第一时间窗内存储器被处理器访问的第一地址信息；根据第一地址信息和地址跳转关系，确定第二时间窗内存储器被处理器访问的目标切片；在第二时间窗内，控制所述目标切片打开，并控制所述存储器中除所述目标切片之外的切片关闭。通过上述过程，实现了根据存储器的实际访问情况动态地对各个切片进行打开和关闭。由于在每个时间窗内，只需要将该时间窗内需要被访问的目标切片打开，将其他切片关闭，使得每个时间窗内均不存在空闲的切片，从而能够最大化的降低存储器的功耗。

Description

存储器的控制方法、控制器、芯片及电子设备
技术领域
本申请涉及控制技术领域，尤其涉及一种存储器的控制方法、控制器、芯片及电子设备。
背景技术
芯片的功耗对产品的待机时间和电池寿命有很大影响。芯片设计中，存储器占用了芯片一半以上的面积，因此，存储器的功耗影响了整个芯片的平均功耗和峰值功耗。
目前，对存储器采用静态控制方法来降低存储器的功耗。示例性的，芯片包括处理器和存储器。其中，存储器按照地址范围，被划分为多个切片，每个切片有自己的时钟电路和电源电路。处理器根据预设规则对各个切片的时钟电路或电源电路进行控制。例如：当处理器为工作状态时，将所有切片的时钟电路及电源电路打开，当处理器为休眠状态时，将部分切片的时钟电路或电源电路关闭。
然而，上述的静态控制方法，只能粗粒度的控制存储器的各个切片的工作模式。在某些工作场景下，存储器依然存在部分闲置切片，这些闲置切片仍然会产生额外的功耗。因此，如何最大化的降低存储器的功耗是亟待解决的问题。
发明内容
本申请提供一种存储器的控制方法、控制器、芯片及电子设备，实现对存储器各个切片的动态控制，以最大化降低存储器的功耗。
第一方面，本申请提供一种存储器的控制方法，应用于电子设备，所述电子设备包括存储器、处理器和控制器，所述存储器包括多个切片，所述方法由所述控制器执行，包括：
获取第一时间窗内所述存储器被所述处理器访问的第一地址信息；
根据所述第一地址信息和地址跳转关系，确定第二时间窗内所述存储器被所述处理器访问的目标切片，其中，所述地址跳转关系用于指示所述存储器的不同地址之间的访问跳转关系，所述第二时间窗为所述第一时间窗之后的时间窗；
在所述第二时间窗内，控制所述存储器中的所述目标切片打开，并控制所述存储器中除所述目标切片之外的切片关闭。
本申请中，通过上述过程，实现了根据存储器的实际访问情况动态的对各个切片进行打开和关闭。由于在每个时间窗内，只需要将该时间窗内需要被访问的目标切片打开，将其他切片关闭，使得每个时间窗内均不存在空闲的切片，从而能够最大化的降低存储器的功耗。
一种可能的实现方式中，所述根据所述第一地址信息和地址跳转关系，确定第二时间窗内所述存储器被所述处理器访问的目标切片，包括：
根据所述第一地址信息和地址跳转关系，确定在第二时间窗内所述存储器被所述处理器访问的第二地址信息；
根据所述第二地址信息，以及各所述切片对应的地址范围，确定所述第二时间窗内所述存储器被所述处理器访问的目标切片。
一种可能的实现方式中，所述控制所述存储器中的所述目标切片打开，并控制所述存储器中除所述目标切片之外的切片关闭，包括：
控制所述存储器中的所述目标切片对应的时钟电路和电源电路打开，并控制所述存储器中除所述目标切片之外的切片对应的时钟电路或电源电路关闭。
该实现方式中，利用已有的硬件基础(时钟电路和电源电路)对各个切片进行控制，能够降低实现成本。
一种可能的实现方式中，所述电子设备还包括检测器；所述获取第一时间窗内所述存储器被所述处理器访问的第一地址信息，包括：
从所述检测器接收第一时间窗内所述存储器被所述处理器访问的第一地址信息，所述第一地址信息是由所述检测器对所述存储器被访问的地址进行采集得到的。
一种可能的实现方式中，所述根据所述第一地址信息和地址跳转关系，确定第二时间窗内所述存储器被所述处理器访问的目标切片之前，还包括：
从所述检测器接收地址跳转关系，所述地址跳转关系是由所述检测器根据访问数据生成的，所述访问数据用于指示不同时刻对应的访问地址；
其中，所述访问数据是由所述检测器在所述处理器处于不同运行状态时，对所述存储器被访问的地址进行采集得到的。
一种可能的实现方式中，所述第一地址信息包括：所述存储器每次被访问对应的访问时间戳、访问基地址和访问字节数。
一种可能的实现方式中，所述存储器为静态随机存取存储器SRAM。
第二方面，本申请提供一种控制器，应用于电子设备中，所述电子设备包括存储器、处理器和所述控制器，所述存储器包括多个切片，所述控制器包括：
获取模块，用于获取第一时间窗内所述存储器被所述处理器访问的第一地址信息；
确定模块，用于根据所述第一地址信息和地址跳转关系，确定第二时间窗内所述存储器被所述处理器访问的目标切片，其中，所述地址跳转关系用于指示所述存储器的不同地址之间的访问跳转关系，所述第二时间窗为所述第一时间窗之后的时间窗；
控制模块，用于在所述第二时间窗内，控制所述存储器中的所述目标切片打开，并控制所述存储器中除所述目标切片之外的切片关闭。
一种可能的实现方式中，所述确定模块具体用于：
根据所述第一地址信息和地址跳转关系，确定在第二时间窗内所述存储器被所述处理器访问的第二地址信息；
根据所述第二地址信息，以及各所述切片对应的地址范围，确定所述第二时间窗内所述存储器被所述处理器访问的目标切片。
一种可能的实现方式中，所述控制模块具体用于：
控制所述存储器中的所述目标切片对应的时钟电路和电源电路打开，并控制所述存储器中除所述目标切片之外的切片对应的时钟电路或电源电路关闭。
一种可能的实现方式中，所述电子设备还包括检测器，所述获取模块具体用于：
从所述检测器接收第一时间窗内所述存储器被所述处理器访问的第一地址信息，所述第一地址信息是由所述检测器对所述存储器被访问的地址进行采集得到的。
一种可能的实现方式中，所述获取模块还用于：
从所述检测器接收地址跳转关系，所述地址跳转关系是由所述检测器根据访问数据生成的，所述访问数据用于指示不同时刻对应的访问地址；
其中，所述访问数据是由所述检测器在所述处理器处于不同运行状态时，对所述存储器被访问的地址进行采集得到的。
一种可能的实现方式中，所述第一地址信息包括：所述存储器每次被访问对应的访问时间戳、访问基地址和访问字节数。
一种可能的实现方式中，所述存储器为静态随机存取存储器SRAM。
第三方面，本申请提供一种芯片，包括：处理器、存储器、检测器和控制器，所述检测器与所述存储器连接，所述检测器用于根据所述存储器被所述处理器访问的地址，生成地址跳转关系；所述检测器还用于采集第一时间窗内所述存储器被所述处理器访问的第一地址信息；
所述控制器用于执行如第一方面任一项所述的方法。
第四方面，本申请提供一种电子设备，包括：如第三方面所述的芯片。
本申请提供的存储器的控制方法、控制器、芯片及电子设备，该方法包括：获取第一时间窗内所述存储器被所述处理器访问的第一地址信息；根据所述第一地址信息和地址跳转关系，确定第二时间窗内所述存储器被所述处理器访问的目标切片，其中，所述地址跳转关系用于指示所述存储器的不同地址之间的访问跳转关系，所述第二时间窗为所述第一时间窗之后的时间窗；在所述第二时间窗内，控制所述存储器中的所述目标切片打开，并控制所述存储器中除所述目标切片之外的切片关闭。通过上述过程，实现了根据存储器的实际访问情况动态的对各个切片进行打开和关闭。由于在每个时间窗内，只需要将该时间窗内需要被访问的目标切片打开，将其他切片关闭，使得每个时间窗内均不存在空闲的切片，从而能够最大化的降低存储器的功耗。
上述可选方式所具有的其他效果将在下文中结合具体实施例加以说明。
附图说明
附图用于更好地理解本方案，不构成对本申请的限定。其中：
图1为现有技术的电子设备的结构示意图；
图2为本申请一个实施例提供的电子设备的结构示意图；
图3为本申请一个实施例提供的存储器的控制方法的流程示意图；
图4为本申请一个实施例提供的时间窗的示意图；
图5为本申请一个实施例提供的存储器的控制方法的流程示意图；
图6为本申请一个实施例提供的控制器的结构示意图；
图7为本申请一个实施例提供的芯片的结构示意图。
具体实施方式
以下结合附图对本申请的示范性实施例做出说明，其中包括本申请实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本申请的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
为了便于对本申请的理解，首先对现有技术中的电子设备的结构以及本申请中的电子设备的结构进行说明。
图1为现有技术的电子设备的结构示意图。如图1所示，电子设备100包括处理器101、存储器102以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相连接，并且可以被安装在公共主板上或者根据需要以其他方式安装。处理器101的数量可以为一个或者多个，处理器可以对在电子设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。存储器的数量可以有一个或者多个，可以按照存储器中存储的数据类型划分为程序存储器1021、数据存储器1022和系统存储器1023。程序存储器1021用于存储处理器运行过程所需的程序指令，数据存储器1022用于存储处理器运行过程所需的数据，系统存储器1023可存储操作系统。存储器202可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。
对于嵌入式电子设备而言，图1中的处理器101和存储器102可以集成到芯片中。芯片的功耗对产品的待机时间和电池寿命有很大影响。参见图1，存储器102的体积较大占用了芯片一半以上的面积，因此，存储器102的功耗影响了整个芯片的平均功耗和峰值功耗。
现有技术中，为了降低存储器的功耗，将存储器102按照地址范围划分为多个切片。例如：图1中，将程序存储器1021划分为2个切片，将数据存储器1022划分为2个切片，将系统存储器1023划分为4个切片。应理解，本实施例对于切片的划分方式不作限定，可以根据电子设备的实际情况进行划分，图1所示仅为一种示例。每个切片有自己专门的时钟电路和电源电路。其中，时钟电路用于向切片输入时钟控制信号，电源电路用于给切片供电。这样，处理器可以对各个切片的打开和关闭进行灵活控制。示例性的，当处理器为工作状态时，所有切片的时钟电路及电源电路打开，当处理器为休眠状态时，将部分切片的时钟电路或电源电路关闭。这样，在处理器的控制下，可以通过在处理器中预先设定的规则程序实现对存储器的功耗控制。该种控制方式中，由于是通过处理器中预先设定的控制策略实现对存储器的各个切片的控制，本申请中将该种控制方式称为静态功耗控制。
然而，上述的静态控制方法，只能粗粒度的控制存储器的各个切片的工作模式。在某些工作场景下，存储器依然存在部分闲置切片，这些闲置切片仍然会产生额外的功耗。
为了解决上述问题，本申请实施例提供一种动态功耗控制方法，可以根据处理器对存储器的实际访问情况，动态的打开或关闭部分切片，使得不会存在闲置切片，从而最大化的降低存储器的功耗。
图2为本申请一个实施例提供的电子设备的结构示意图。如图2所示，在图1所示电子设备的基础上，本申请提供的电子设备100还可以包括：控制器103。所述控制器103可以为软件和/或硬件的形式。控制器103与程序存储器1021、数据存储器1022、系统存储器1023分别连接。控制器103用于执行本实施例中的存储器的控制方法，控制器103与处理器101独立运行。
一些实施例中，本申请的电子设备100还可以包括：检测器104。检测器104通过总线与程序存储器1021、数据存储器1022、系统存储器1023分别连接，用于采集各个存储器的被访问的地址信息。所述检测器104可以为软件和/或硬件的形式。检测器104还可以与控制器103连接。
本实施例中的存储器102可以为嵌入式存储器，例如：静态随机存取存储器(Static Random-Access Memory，SRAM)。存储器102可以根据地址范围划分为多个切片，每个切片对应有自己专用的时钟电路和电源电路。
本实施例中，图2所示的电子设备可以为嵌入式系统的电子设备，例如，智能音箱，智能电视、智能手机等。具体的，电子设备中包括嵌入式芯片，处理器101、存储器102、控制器103和检测器104集成到嵌入式芯片中。例如：AI推理芯片、图像处理芯片、神经网络处理芯片等。这些处理芯片在进行信号处理过程中可能存在突发性的存储器访问。本实施例提供的存储器的控制方法能够针对这些处理芯片的突发性存储器访问的工作模式，动态的打开或者关闭存储器切片，从而在满足处理芯片正常运行的前提下，最大化的降低存储器的功耗。
下面结合以几个具体的实施例详细描述图2中的存储器的控制方法。下面几个实施例可以相互结合，对于相同的概念或者实施方式可能在某些实施例中不再重复。
图3为本申请一个实施例提供的存储器的控制方法的流程示意图。本实施例的方法可应用于如图2所示的电子设备，本实施例的方法可以由控制器103执行。在处理器运行过程中，控制器循环执行本实施例中的S301至S303。
如图3所示，本实施例的方法，包括：
S301：获取第一时间窗内所述存储器被所述处理器访问的第一地址信息。
S302：根据所述第一地址信息和地址跳转关系，确定第二时间窗内所述存储器被所述处理器访问的目标切片，其中，所述地址跳转关系用于指示所述存储器的不同地址之间的访问跳转关系，所述第二时间窗为所述第一时间窗之后的时间窗。
处理器运行过程中，处理器需要与存储器进行交互。示例性，处理器通过总线从程序存储器获取指令，从数据存储器获取数据，从系统存储器获取系统数据。以获取指令为例，处理器从程序存储器获取指令时，首先确定该指令在程序存储器中的存储地址，然后访问程序存储器中的该地址，从该地址中读取对应的指令。因此，处理器在运行过程中，需要不断的访问存储器。
其中，第一时间窗是指当前时刻之前的预设时间段。第二时间窗是指第一时间窗之后的时间窗。第二时间窗可以是第一时间窗的下一个时间窗，第二时间窗还可以与第一时间窗间隔一个或者多个时间窗。本实施例中，对于时间窗的长度不作限定。例如，一个时间窗的长度可以为1秒，或者1毫秒等。图4为本申请一个实施例提供的时间窗的示意图。如图4所示，假设t3为当前时刻，则第一时间窗可以为t2至t3对应的时间窗，第二时间窗可以为t3至t4对应的时间窗。当然，在某些实施例中，第二时间窗还可以是t4至t5对应的时间窗。
S301中，控制器获取第一时间窗内存储器被处理器访问的第一地址信息。其中，第一地址信息用于指示处理器在第一时间窗内所访问的存储器的地址序列。换句话说，第一地址信息指示了处理器在第一时间窗内访问了存储器的哪些地址。
可选的，第一地址信息包括：所述存储器每次被访问对应的访问时间戳、访问基地址和访问字节数。例如，在第一时间戳访问了基地址1开始的4个字节，在第二时间戳访问了基地址4开始的1个字节，等。
一种可能的实施方式中，控制器可以包括访问监测模块，访问监测模块可以实现对存储器的访问监测功能。当存储器的某个地址被处理器访问时，访问监测模块可以对访问的地址进行记录，得到第一地址信息。另一种可能的实施方式中，可以由检测器实现访问监测功能，当存储器的某个地址被处理器访问时，检测器对访问的地址进行记录，得到第一地址信息，并将第一地址信息发送给控制器。
S302中，控制器根据第一地址信息和地址跳转关系，预测第二时间窗内存储器被处理器访问的目标切片。其中，地址跳变关系用于指示存储器的不同地址之间的访问跳转关系。可以理解的，地址跳变关系是与处理器运行的程序相关的。当处理器运行的程序固定时，地址跳变关系也是固定的。因此，控制器可以根据第一地址信息所指示的访问地址序列和地址跳变关系，预测得到第二时间窗内存储器的哪些地址将被访问。进而，控制器根据各个切片对应的地址范围，确定出第二时间窗内将被访问的地址对应哪些切片。本实施例中，将预测得到的在第二时间窗内将被访问的地址对应的切片称为目标切片。应理解，目标切片可以为一个切片，还可以为多个切片。
S303：在所述第二时间窗内，控制所述存储器中的所述目标切片打开，并控制所述存储器中除所述目标切片之外的切片关闭。
本实施例中，在控制器预测得到第二时间窗内将被访问的地址对应的目标切片之后，在第二时间窗内，控制目标切片打开，使得目标切片处于工作状态，并控制存储器中除目标切片之外的其他切片关闭，使得其他切片处于空闲状态。
继续结合图4，若当前时刻为t4时，图4中的第二时间窗变为第一时间窗，控制器获取t3至t4时间窗对应的第一地址信息，并根据该第一地址信息和地址跳变关系，确定t4至t5时间窗对应的目标切片，并在t4至t5时间窗内控制这些目标切片打开，控制其他切片关闭。
本实施例中，实现了根据存储器的实际访问情况动态的对各个切片进行打开和关闭。也就是说，在每个时间窗内，只需要将该时间窗内需要被访问的目标切片打开，将其他切片关闭，使得每个时间窗内均不存在空闲的切片，从而能够最大化的降低存储器的功耗。
本实施例中，打开和关闭切片可以通过对该切片的时钟电路和电源电路进行控制实现。具体的，打开切片可以是指打开该切片的时钟电路和电源电路，使得该切片处于工作状态。关闭切片可以是指将该切片的时钟电路关闭，使得该切片处于空闲状态。当然，关闭切片还可以是指将该切片的电源电路关闭，使得该切片处于空闲状态。
通过时钟电路来进行功耗管理，也即是通过硬件电路上的时钟控制逻辑，打开或者关闭对应切片的时钟信号。这样，当关闭切片的时钟电路时，使得切片不产生时钟电路的导通来实现功耗的降低。
通过电源电路来进行功耗管理，也即是通过打开或者关闭切片的电源电路，或者增大或减少切片的工作电压，来控制各个切片的功耗。当关闭切片的电源电路或者降低切片的工作电压时，使得功耗降低。
通过利用已有的硬件基础(时钟电路和电源电路)对各个切片进行控制，能够降低实现成本。
应理解，关闭时钟电路和关闭电源电路均可以实现功耗减低，但是二者降低功耗的效果有所不同。关闭时钟电路只会停止向切片输入时钟控制信号，而不会停止供电，因此，切片还会可能会产生一定的功耗。关闭电源电路会停止该切片的供电，使得该切片不会产生任何功耗。因此，关闭电源电路的降耗效果优于关闭时钟电路。实际应用中，可以根据实际情况进行选择，本实施例对此不作具体限定。
本实施例提供的存储器的控制方法，包括：获取第一时间窗内所述存储器被所述处理器访问的第一地址信息；根据所述第一地址信息和地址跳转关系，确定第二时间窗内所述存储器被所述处理器访问的目标切片，其中，所述地址跳转关系用于指示所述存储器的不同地址之间的访问跳转关系，所述第二时间窗为所述第一时间窗之后的时间窗；在所述第二时间窗内，控制所述存储器中的所述目标切片打开，并控制所述存储器中除所述目标切片之外的切片关闭。通过上述过程，实现了根据存储器的实际访问情况动态的对各个切片进行打开和关闭。由于在每个时间窗内，只需要将该时间窗内需要被访问的目标切片打开，将其他切片关闭，使得每个时间窗内均不存在空闲的切片，从而能够最大化的降低存储器的功耗。
图5为本申请一个实施例提供的存储器的控制方法的流程示意图。本实施例利用图2中的检测器和控制器实现对存储器的控制过程。如图5所示，本实施例的方法包括：
S501：检测器在所述处理器处于不同运行状态时，对所述存储器被访问的地址进行采集得到访问数据，所述访问数据用于指示不同时刻对应的访问地址。
S502：检测器根据所述访问数据，生成地址跳转关系，并将所述地址跳转关系发送给控制器。
如图5所示，本实施例中的S501至S506分两个阶段执行。第一阶段为测试阶段，由检测器执行S501至S502，用以生成地址跳转关系。第二阶段为运行阶段，由检测器执行S503采集得到第一地址信息，控制器执行S504至S506，用以根据第一地址信息和第二跳转关系确定目标切片，并根据确定出的目标切片对各个切开的开关进行控制。下面分别对这两个阶段进行详细描述。
第一阶段中，检测器与处理器、存储器并行工作，控制器无需工作。在处理器处于不同运行状态时，检测器对存储器被访问的地址进行采集得到访问数据。其中，访问数据用于指示不同时刻对应的访问地址。例如，访问数据中包括处理器每次访问存储器时对应的访问时间戳、访问基地址和访问字节数。
进一步的，检测器根据采集得到的访问数据，生成地址跳变关系。地址跳变关系指示的是在处理器运行过程中需要访问存储器的地址之间的跳变规律。例如，处理器访问存储器的地址1后，会接着访问地址5，然后会访问地址10。这样，后续在运行阶段，检测器检测到处理器当前正在访问地址1后，则可以根据地址跳变关系，预测得到处理器下一次会访问地址5。因此，地址跳变关系可用于根据第一时间窗内存储器被访问的地址，预测得到第二时间窗内存储器被访问的地址。
其中，本实施例中的地址跳变关系可以有多种形式，例如：可以为数据表的形式，还可以为函数形式，还可以为微代码的形式。
一些实施方式中，生成地址跳变关系的步骤可以由检测器在线生成。示例性的，检测器对存储器的被访问的地址进行在线采集，并对采集的访问数据进行实时分析，生成地址跳变关系。有些实施方式中，生成地址跳变关系的步骤还可以离线生成。示例性的，检测器与数据分析工具连接。检测器对存储器的被访问的地址进行在线采集和记录，得到访问数据。该访问数据可以被离线导出至数据分析工具，由数据分析工具对访问数据进行分析处理生成地址跳变关系，并将地址跳变关系返回给检测器。
实际应用中，第一阶段通常只需要执行一次。可以理解的，在芯片系统设计完成后，即处理器需要执行的程序指令确定后，在测试阶段处理器运行过程中，检测器执行本实施例中的S501和S502，生成地址跳变关系，并将地址跳变关系发送给控制器。
可以理解的，在测试阶段执行S501和S502时，需要遍历处理器的各种不同运行状态。也就是说，要保证处理器在不同运行状态下对存储器的访问数据都被采集到，保证生成的地址跳变关系的完备性。其中，处理器的运行状态包括但不限于：启动状态、空闲状态、突发处理状态等。
在有些应用场景中，测试阶段检测器生成地址跳变关系后，地址跳变关系还可以被输出至电子设备的输出装置，例如通过电子设备的显示屏进行显示。这样，软件设计人员可以可视化的看到地址跳变关系，并根据地址跳变关系分析得出各个切片的被访问情况。进而还可以根据各个切片的被访问情况对芯片中的嵌入式代码进行优化，对使用不饱和的存储器切片进行合并使用，减少存储器切片的使用数量，从而从代码源头降低存储器的功耗。
S503：检测器采集第一时间窗内所述存储器被所述处理器访问的地址，得到第一地址信息，并将所述第一地址信息发送给控制器。
S504：控制器根据所述第一地址信息和地址跳转关系，确定在第二时间窗内所述存储器被所述处理器访问的第二地址信息。
S505：控制器根据所述第二地址信息，以及各所述切片对应的地址范围，确定所述第二时间窗内所述存储器被所述处理器访问的目标切片。
S506：在所述第二时间窗内，控制器控制所述存储器中的所述目标切片对应的时钟电路和电源电路打开，并控制所述存储器中除所述目标切片之外的切片对应的时钟电路或电源电路关闭。
第二阶段中，检测器和控制器与处理器、存储器并行工作。在处理器正常运行过程中，检测器采集第一时间窗内存储器被访问的第一地址信息，并将第一地址信息发送给控制器。从而控制器根据第一地址信息和地址跳转关系确定第二时间窗内存储器被访问的目标切片。本实施例中控制器的S504至S506的处理过程与图3所示的实施例类似，此处不再赘述。
本实施例中，实现了根据存储器的实际访问情况动态的对各个切片进行打开和关闭。在每个时间窗内，只需要将该时间窗内需要被访问的目标切片打开，将其他切片关闭，使得每个时间窗内均不存在空闲的切片，从而能够最大化的降低存储器的功耗。
图6为本申请一个实施例提供的控制器的结构示意图。本实施例的控制器可应用于如图2所示的电子设备中。如图6所示，本实施例的控制器600，包括：
获取模块601，用于获取第一时间窗内所述存储器被所述处理器访问的第一地址信息；
确定模块602，用于根据所述第一地址信息和地址跳转关系，确定第二时间窗内所述存储器被所述处理器访问的目标切片，其中，所述地址跳转关系用于指示所述存储器的不同地址之间的访问跳转关系，所述第二时间窗为所述第一时间窗之后的时间窗；
控制模块603，用于在所述第二时间窗内，控制所述存储器中的所述目标切片打开，并控制所述存储器中除所述目标切片之外的切片关闭。
一种可能的实现方式中，所述确定模块602具体用于：
根据所述第一地址信息和地址跳转关系，确定在第二时间窗内所述存储器被所述处理器访问的第二地址信息；
根据所述第二地址信息，以及各所述切片对应的地址范围，确定所述第二时间窗内所述存储器被所述处理器访问的目标切片。
一种可能的实现方式中，所述控制模块603具体用于：
控制所述存储器中的所述目标切片对应的时钟电路和电源电路打开，并控制所述存储器中除所述目标切片之外的切片对应的时钟电路或电源电路关闭。
一种可能的实现方式中，所述电子设备还包括检测器，所述获取模块601具体用于：
从所述检测器接收第一时间窗内所述存储器被所述处理器访问的第一地址信息，所述第一地址信息是由所述检测器对所述存储器被访问的地址进行采集得到的。
一种可能的实现方式中，所述获取模块601还用于：
从所述检测器接收地址跳转关系，所述地址跳转关系是由所述检测器根据访问数据生成的，所述访问数据用于指示不同时刻对应的访问地址；
其中，所述访问数据是由所述检测器在所述处理器处于不同运行状态时，对所述存储器被访问的地址进行采集得到的。
一种可能的实现方式中，所述第一地址信息包括：所述存储器每次被访问对应的访问时间戳、访问基地址和访问字节数。
一种可能的实现方式中，所述存储器为静态随机存取存储器SRAM。
本实施例的控制器，可用于实现上述任一方法实施例中由控制器执行的技术方案，其实现原理和技术效果类似，此处不再赘述。
图7为本申请一个实施例提供的芯片的结构示意图。如图7所示，包括：处理器701、存储器702、检测器704和控制器703，所述检测器704与所述存储器702通过总线连接，所述检测器704用于根据所述存储器702被所述处理器701访问的地址，生成地址跳转关系；所述检测器704还用于采集第一时间窗内所述存储器702被所述处理器701访问的第一地址信息；所述控制器703用于执行如上述任一方法实施例中控制器侧执行的方法。其实现原理和技术效果类似，此处不再赘述。
本申请一个实施例提供的电子设备，包括如图7所示的芯片。
本申请一个实施例提供的电子设备，可以采用如图2所示的结构。
本申请中的电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本申请的实现。
本申请提供的电子设备还可以包括：输入装置和输出装置。处理器、存储器、输入装置和输出装置可以通过总线或者其他方式连接。
输入装置可接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入，例如触摸屏、小键盘、鼠标、轨迹板、触摸板、指示杆、一个或者多个鼠标按钮、轨迹球、操纵杆等输入装置。输出装置可以包括显示设备、辅助照明装置(例如，LED)和触觉反馈装置(例如，振动电机)等。该显示设备可以包括但不限于，液晶显示器(LCD)、发光二极管(LED)显示器和等离子体显示器。在一些实施方式中，显示设备可以是触摸屏。
此处描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、专用ASIC(专用集成电路)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
这些计算程序(也称作程序、软件、软件应用、或者代码)包括可编程处理器的机器指令，并且可以利用高级过程和/或面向对象的编程语言、和/或汇编/机器语言来实施这些计算程序。如本文使用的，术语“机器可读介质”和“计算机可读介质”指的是用于将机器指令和/或数据提供给可编程处理器的任何计算机程序产品、设备、和/或装置(例如，磁盘、光盘、存储器、可编程逻辑装置(PLD))，包括，接收作为机器可读信号的机器指令的机器可读介质。术语“机器可读信号”指的是用于将机器指令和/或数据提供给可编程处理器的任何信号。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发申请中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本申请公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本申请保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等，均应包含在本申请保护范围之内。

Claims (16)

1.一种存储器的控制方法，其特征在于，应用于电子设备，所述电子设备包括存储器、处理器和控制器，所述存储器包括多个切片，所述方法由所述控制器执行，包括：
获取第一时间窗内所述存储器被所述处理器访问的第一地址信息；
根据所述第一地址信息和地址跳转关系，确定第二时间窗内所述存储器被所述处理器访问的目标切片，其中，所述地址跳转关系用于指示所述存储器的不同地址之间的访问跳转关系，所述第二时间窗为所述第一时间窗之后的时间窗；
在所述第二时间窗内，控制所述存储器中的所述目标切片打开，并控制所述存储器中除所述目标切片之外的切片关闭。
2.根据权利要求1所述的方法，其特征在于，所述根据所述第一地址信息和地址跳转关系，确定第二时间窗内所述存储器被所述处理器访问的目标切片，包括：
根据所述第一地址信息和地址跳转关系，确定在第二时间窗内所述存储器被所述处理器访问的第二地址信息；
根据所述第二地址信息，以及各所述切片对应的地址范围，确定所述第二时间窗内所述存储器被所述处理器访问的目标切片。
3.根据权利要求1所述的方法，其特征在于，所述控制所述存储器中的所述目标切片打开，并控制所述存储器中除所述目标切片之外的切片关闭，包括：
控制所述存储器中的所述目标切片对应的时钟电路和电源电路打开，并控制所述存储器中除所述目标切片之外的切片对应的时钟电路或电源电路关闭。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述电子设备还包括检测器；所述获取第一时间窗内所述存储器被所述处理器访问的第一地址信息，包括：
从所述检测器接收第一时间窗内所述存储器被所述处理器访问的第一地址信，所述第一地址信息是由所述检测器对所述存储器被访问的地址进行采集得到的。
5.根据权利要求4所述的方法，其特征在于，所述根据所述第一地址信息和地址跳转关系，确定第二时间窗内所述存储器被所述处理器访问的目标切片之前，还包括：
从所述检测器接收地址跳转关系，所述地址跳转关系是由所述检测器根据访问数据生成的，所述访问数据用于指示不同时刻对应的访问地址；
其中，所述访问数据是由所述检测器在所述处理器处于不同运行状态时，对所述存储器被访问的地址进行采集得到的。
6.根据权利要求1至3任一项所述的方法，其特征在于，所述第一地址信息包括：所述存储器每次被访问对应的访问时间戳、访问基地址和访问字节数。
7.根据权利要求1至3任一项所述的方法，其特征在于，所述存储器为静态随机存取存储器SRAM。
8.一种控制器，其特征在于，应用于电子设备中，所述电子设备包括存储器、处理器和所述控制器，所述存储器包括多个切片，所述控制器包括：
获取模块，用于获取第一时间窗内所述存储器被所述处理器访问的第一地址信息；
确定模块，用于根据所述第一地址信息和地址跳转关系，确定第二时间窗内所述存储器被所述处理器访问的目标切片，其中，所述地址跳转关系用于指示所述存储器的不同地址之间的访问跳转关系，所述第二时间窗为所述第一时间窗之后的时间窗；
控制模块，用于在所述第二时间窗内，控制所述存储器中的所述目标切片打开，并控制所述存储器中除所述目标切片之外的切片关闭。
9.根据权利要求8所述的控制器，其特征在于，所述确定模块具体用于：
根据所述第一地址信息和地址跳转关系，确定在第二时间窗内所述存储器被所述处理器访问的第二地址信息；
根据所述第二地址信息，以及各所述切片对应的地址范围，确定所述第二时间窗内所述存储器被所述处理器访问的目标切片。
10.根据权利要求8所述的控制器，其特征在于，所述控制模块具体用于：
控制所述存储器中的所述目标切片对应的时钟电路和电源电路打开，并控制所述存储器中除所述目标切片之外的切片对应的时钟电路或电源电路关闭。
11.根据权利要求8至10任一项所述的控制器，其特征在于，所述电子设备还包括检测器，所述获取模块具体用于：
从所述检测器接收第一时间窗内所述存储器被所述处理器访问的第一地址信，所述第一地址信息是由所述检测器对所述存储器被访问的地址进行采集得到的。
12.根据权利要求11所述的控制器，其特征在于，所述获取模块还用于：
从所述检测器接收地址跳转关系，所述地址跳转关系是由所述检测器根据访问数据生成的，所述访问数据用于指示不同时刻对应的访问地址；
其中，所述访问数据是由所述检测器在所述处理器处于不同运行状态时，对所述存储器被访问的地址进行采集得到的。
13.根据权利要求8至10任一项所述的控制器，其特征在于，所述第一地址信息包括：所述存储器每次被访问对应的访问时间戳、访问基地址和访问字节数。
14.根据权利要求8至10任一项所述的控制器，其特征在于，所述存储器为静态随机存取存储器SRAM。
15.一种芯片，其特征在于，包括：处理器、存储器、检测器和控制器，所述检测器与所述存储器连接，所述检测器用于根据所述存储器被所述处理器访问的地址，生成地址跳转关系；所述检测器还用于采集第一时间窗内所述存储器被所述处理器访问的第一地址信息；
所述控制器用于执行如权利要求1至7任一项所述的方法。
16.一种电子设备，其特征在于，包括：如权利要求15所述的芯片。
CN201910931678.4A 2019-09-29 2019-09-29 存储器的控制方法、控制器、芯片及电子设备 Active CN110703998B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910931678.4A CN110703998B (zh) 2019-09-29 2019-09-29 存储器的控制方法、控制器、芯片及电子设备
JP2020019206A JP6862588B2 (ja) 2019-09-29 2020-02-06 メモリの制御方法、コントローラ、チップ、及び電子機器
US16/824,648 US11204868B2 (en) 2019-09-29 2020-03-19 Method for controlling slices of memory to be turned on or off, controller, chip and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910931678.4A CN110703998B (zh) 2019-09-29 2019-09-29 存储器的控制方法、控制器、芯片及电子设备

Publications (2)

Publication Number Publication Date
CN110703998A true CN110703998A (zh) 2020-01-17
CN110703998B CN110703998B (zh) 2021-11-09

Family

ID=69197132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910931678.4A Active CN110703998B (zh) 2019-09-29 2019-09-29 存储器的控制方法、控制器、芯片及电子设备

Country Status (3)

Country Link
US (1) US11204868B2 (zh)
JP (1) JP6862588B2 (zh)
CN (1) CN110703998B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060069886A1 (en) * 2004-09-28 2006-03-30 Akhil Tulyani Managing disk storage media
CN101520688A (zh) * 2009-03-26 2009-09-02 成都市华为赛门铁克科技有限公司 一种数据存储方法、装置及系统
WO2015062316A1 (zh) * 2013-10-30 2015-05-07 华为技术有限公司 一种休眠磁盘的数据操作方法和装置
CN105573473A (zh) * 2011-11-21 2016-05-11 英特尔公司 用于性能改善的可重配置图形处理器
CN108052293A (zh) * 2017-12-26 2018-05-18 宣城新维保网络技术有限公司 一种存储器数据处理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6981126B1 (en) * 1996-07-03 2005-12-27 Micron Technology, Inc. Continuous interleave burst access
JP3732593B2 (ja) 1996-09-30 2006-01-05 株式会社東芝 画像処理装置
US7379718B2 (en) * 2004-12-20 2008-05-27 Marvell World Trade Ltd. Method and apparatus to manage power consumption of a semiconductor device
JP4354001B1 (ja) 2008-07-03 2009-10-28 Ｎｅｃエレクトロニクス株式会社 メモリ制御回路および集積回路
US8392736B2 (en) * 2009-07-31 2013-03-05 Hewlett-Packard Development Company, L.P. Managing memory power usage
GB2547893B (en) * 2016-02-25 2018-06-06 Advanced Risc Mach Ltd Combining part of an offset with a corresponding part of a base address and comparing with a reference address
US10409513B2 (en) * 2017-05-08 2019-09-10 Qualcomm Incorporated Configurable low memory modes for reduced power consumption

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060069886A1 (en) * 2004-09-28 2006-03-30 Akhil Tulyani Managing disk storage media
CN101520688A (zh) * 2009-03-26 2009-09-02 成都市华为赛门铁克科技有限公司 一种数据存储方法、装置及系统
CN105573473A (zh) * 2011-11-21 2016-05-11 英特尔公司 用于性能改善的可重配置图形处理器
WO2015062316A1 (zh) * 2013-10-30 2015-05-07 华为技术有限公司 一种休眠磁盘的数据操作方法和装置
CN108052293A (zh) * 2017-12-26 2018-05-18 宣城新维保网络技术有限公司 一种存储器数据处理方法

Also Published As

Publication number Publication date
CN110703998B (zh) 2021-11-09
US20210096989A1 (en) 2021-04-01
JP2021056990A (ja) 2021-04-08
JP6862588B2 (ja) 2021-04-21
US11204868B2 (en) 2021-12-21

Similar Documents

Publication Publication Date Title
EP2695063B1 (en) Method and system for dynamically controlling power to multiple cores in a multicore processor of a portable computing device
US20190034057A1 (en) Dynamic eye-gaze dwell times
JP7345551B2 (ja) ヒューマンコンピュータインタラクションの制御方法、装置、システム、及び電子機器
CN108604200A (zh) 处理终端设备的故障的方法和终端设备
US10064141B2 (en) Core frequency/count decision-based thermal mitigation optimization for a multi-core integrated circuit
US11175823B2 (en) Method and apparatus for controlling terminal device using gesture control function, and non-transitory computer-readable storage medium
EP2513750A1 (en) System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
CN112235417B (zh) 调试指令的发送方法、装置
CN111880914A (zh) 资源调度方法、资源调度装置、电子设备和存储介质
US9110723B2 (en) Multi-core binary translation task processing
CN110659246A (zh) 基于容器的文件挂载方法、装置及电子设备
EP3796308A1 (en) Speech recognition control method and apparatus, electronic device and readable storage medium
CN109144447A (zh) 分屏窗口调节方法、装置、存储介质及电子设备
CN111782147A (zh) 用于集群扩缩容的方法和装置
CN104636233B (zh) 移动终端耗电状态控制方法和系统
CN110703998B (zh) 存储器的控制方法、控制器、芯片及电子设备
CN112162800A (zh) 页面显示方法、装置、电子设备和计算机可读存储介质
CN109669528B (zh) 终端的处理组件控制方法、装置、计算机设备及存储介质
US20200371664A1 (en) Cursor identification on an ihs display
JP2021056987A (ja) スマートデバイスの制御方法、スマートデバイスの制御装置、電子機器及び記憶媒体
CN111008305A (zh) 一种视觉搜索方法、装置以及电子设备
US20230259377A1 (en) User input predictive action system and method for user interfaces
CN111192581A (zh) 语音唤醒方法、设备及存储介质
CN111767170A (zh) 设备的操作复原方法、装置、设备以及存储介质
CN115145730B (zh) 运行监测方法、装置、电子设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant