CN110690293A - 闪存器件及其制造方法 - Google Patents
闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN110690293A CN110690293A CN201910969623.2A CN201910969623A CN110690293A CN 110690293 A CN110690293 A CN 110690293A CN 201910969623 A CN201910969623 A CN 201910969623A CN 110690293 A CN110690293 A CN 110690293A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- memory device
- groove
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 157
- 238000007667 floating Methods 0.000 claims description 32
- 239000011229 interlayer Substances 0.000 claims description 26
- 230000005641 tunneling Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 9
- 230000007547 defect Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- 238000005429 filling process Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种闪存器件及其制造方法，所述闪存器件包括：一衬底，所述衬底中形成有至少一个有源区，每个所述有源区中形成有至少一个凹槽，每个所述凹槽的两侧分别形成有源区和漏区；以及，栅极堆叠结构，至少部分形成于所述凹槽中。本发明的技术方案使得在闪存器件的尺寸减小的同时，还能改善甚至避免闪存器件的电性问题。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种闪存器件及其制造方法。
背景技术
闪存器件(Flash)是一种电性可重复编程的只读存储器，由于其发展迅速，已经是存储器市场的支柱。与传统的电性可重复编程的只读存储器相比，闪存器件在进行电擦除和重复编程的工程中，并不需要在系统中加入额外的外部高电压，而且闪存器件具有存储单元密度大、集成度高、成本低的特点。目前，闪存器件由于其优良的性能，被广泛的应用在移动通讯、数据处理、智能终端、嵌入式系统等高新技术产业中，如个人电脑及其外部设备、汽车电子、网络交换机、互联网设备和仪器仪表，同时还包括新型的数码相机、个人数字助理、智能手机和平板电脑等。随着这些电子产品被越来越多人接受和使用，对闪存器件的功能、容量、功耗、体积等都提出了更高的要求。尤其如今小体积高性能的闪存器件已经成为市场的主流，这就要求其制作工艺的线宽越来越小，从0.13μm、90nm、65nm到50nm、40nm、20nm甚至更小。
如图1所示，现有的闪存器件的结构包括形成于衬底10的顶表面上的多个栅极堆叠结构，所述栅极堆叠结构两侧的衬底10中形成有轻掺杂漏区11、源区12和漏区13，每个栅极堆叠结构包括栅极结构14和形成于栅极结构14的侧壁上的栅极侧墙15，且栅极结构14包括自下向上依次形成的浮栅层141、栅间介质层142、控制栅层143和硬掩膜层144，栅极侧墙15包括从栅极结构14的侧壁从内向外的氧化层(未图示)和氮化层(未图示)。因此，现有的闪存器件中，衬底10的顶表面上的栅极堆叠结构中堆叠的层数多，且相邻的栅极堆叠结构之间的间隔(即相邻的栅极侧墙15之间的间隔)小，使得相邻的栅极堆叠结构之间的间隔的深宽比较大。随着闪存器件的尺寸的缩小，相邻的栅极堆叠结构之间的间隔的深宽比会变的更大，这样会导致在相邻的栅极堆叠结构之间的间隔填充介质层的工艺难度提高，且在填充的介质层中会产生空洞缺陷，进而导致闪存器件出现漏电等电性问题，导致产品良率下降。
因此，需要提出一种新的闪存器件的结构及其制造方法，以在闪存器件的尺寸缩小的同时，也能够改善闪存器件的电性问题。
发明内容
本发明的目的在于提供一种闪存器件及其制造方法，使得在闪存器件的尺寸减小的同时，还能改善甚至避免闪存器件的电性问题。
为实现上述目的，本发明提供了一种闪存器件，包括：
一衬底，所述衬底中形成有至少一个有源区，每个所述有源区中形成有至少一个凹槽，每个所述凹槽的两侧分别形成有源区和漏区；以及，
栅极堆叠结构，至少部分形成于所述凹槽中。
可选的，至少所述栅极堆叠结构的底部位于所述凹槽中，且所述底部为圆弧形的形状。
可选的，所述凹槽为U形凹槽。
可选的，所述栅极堆叠结构包括依次覆盖于所述凹槽的内表面的隧穿氧化层、浮栅层、栅间介质层和控制栅层，至少位于所述凹槽中的所述隧穿氧化层、浮栅层和栅间介质层与所述凹槽对应呈U形。
可选的，所述栅极堆叠结构的顶表面不高于所述衬底的顶表面。
可选的，所述闪存器件还包括：
阱区，形成于所述衬底中，所述有源区位于所述阱区中；以及，
轻掺杂漏区，形成于所述凹槽两侧的所述源区和漏区的底部下方的所述有源区中。
可选的，所述轻掺杂漏区的底部高于所述凹槽的底部。
可选的，所述闪存器件还包括：
层间介质层，形成于所述衬底和所述栅极堆叠结构的顶表面上；以及，
导电接触插栓，形成于所述层间介质层中，且所述导电接触插栓与所述源区或所述漏区电接触。
本发明还提供了一种闪存器件的制造方法，包括：
提供一衬底，所述衬底中形成有至少一个有源区；
刻蚀所述有源区，以形成至少一个凹槽于所述有源区中；
形成至少部分位于所述凹槽中的栅极堆叠结构；以及，
分别形成源区和漏区于所述凹槽两侧的所述有源区中。
可选的，至少所述栅极堆叠结构的底部位于所述凹槽中，且所述底部为圆弧形的形状。
可选的，所述栅极堆叠结构包括隧穿氧化层、浮栅层、栅间介质层和控制栅层，形成至少部分位于所述凹槽中的所述栅极堆叠结构的步骤包括：
依次覆盖所述隧穿氧化层、浮栅层、栅间介质层和控制栅层于所述凹槽的内表面上，且所述隧穿氧化层、浮栅层、栅间介质层和控制栅层还覆盖在所述凹槽的周围的衬底的顶表面上；以及，
采用化学机械研磨工艺研磨所述控制栅层、栅间介质层、浮栅层以及隧穿氧化层至所述衬底的顶表面上，以形成所述栅极堆叠结构，所述栅极堆叠结构的顶表面不高于所述衬底的顶表面；或者，采用光刻和刻蚀工艺，依次刻蚀去除位于所述衬底上的所述控制栅层、栅间介质层、浮栅层以及隧穿氧化层，以形成所述栅极堆叠结构，所述栅极堆叠结构的顶表面高于所述衬底的顶表面。
可选的，在形成所述源区和漏区之前或之后，还形成轻掺杂漏区于所述凹槽两侧的所述有源区中，所述轻掺杂漏区位于所述凹槽两侧的所述源区和漏区的底部下方的所述有源区中。
可选的，所述轻掺杂漏区的底部高于所述凹槽的底部。
可选的，所述闪存器件的制造方法还包括：
形成层间介质层于所述衬底和所述栅极堆叠结构的顶表面上；以及，
形成导电接触插栓于所述层间介质层中，且所述导电接触插栓与所述源区或所述漏区电接触。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的闪存器件，由于具有衬底和栅极堆叠结构，所述衬底中形成有至少一个有源区，每个所述有源区中形成有至少一个凹槽，每个所述凹槽的两侧分别形成有源区和漏区，且所述栅极堆叠结构至少部分形成于所述凹槽中，使得闪存器件的尺寸在减小的同时，还能改善甚至避免闪存器件的电性问题。
2、本发明的闪存器件的制造方法，通过在一衬底中形成至少一个有源区；刻蚀所述有源区，以形成至少一个凹槽于所述有源区中；形成至少部分位于所述凹槽中的栅极堆叠结构；以及，分别形成源区和漏区于所述凹槽两侧的所述有源区中，以形成闪存器件，使得在闪存器件的尺寸减小的同时，还能改善甚至避免闪存器件的电性问题。
附图说明
图1是现有闪存器件的示意图；
图2是本发明一实施例的闪存器件的制造方法的流程图；
图3a～3n是图1所示的闪存器件的制造方法中的器件示意图。
其中，附图1～3n的附图标记说明如下：
10-衬底；11-轻掺杂漏区；12-源区；13-漏区；14-栅极结构；141-浮栅层；142-栅间介质层；143-控制栅层；144-硬掩膜层；15-栅极侧墙；20-衬底；21-浅沟槽隔离结构；22-阱区；23-凹槽；24-隧穿氧化层；25-浮栅层；26-栅间介质层；27-控制栅层；28-轻掺杂漏区；29-源区；30-漏区；31-栅极侧墙；32-层间介质层；33-导电接触插栓。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图2～3n对本发明提出的闪存器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种闪存器件，参阅图3m和图3n，从图3m和图3n中可看出，所述闪存器件包括一衬底20和栅极堆叠结构，所述衬底20中形成有至少一个有源区(未图示)，每个所述有源区中形成有至少一个凹槽(未图示)，每个所述凹槽的两侧分别形成有源区29和漏区30；所述栅极堆叠结构至少部分形成于所述凹槽中。
下面参阅图3m和图3n详细描述本实施例提供的闪存器件：
所述衬底20中形成有至少一个有源区(未图示)，每个所述有源区中形成有至少一个凹槽，每个所述凹槽的两侧分别形成有源区29和漏区30。
所述闪存器件还可包括阱区22，形成于所述衬底20中，所述有源区位于所述阱区22中；所述衬底20中还可形成有浅沟槽隔离结构21，所述有源区位于相邻的所述浅沟槽隔离结构21之间的所述阱区22中。
所述闪存器件还可包括轻掺杂漏区28，形成于所述凹槽两侧的所述源区29和漏区30的底部下方的所述有源区中，且所述轻掺杂漏区28的底部高于所述凹槽的底部。
所述阱区22、源区29、漏区30和轻掺杂漏区28中的离子类型可以为N型或P型，N型的离子种类可以包括硼、铟或镓等，P型的离子种类可以包括磷、砷或锑等。
所述栅极堆叠结构至少部分形成于所述凹槽中，所述栅极堆叠结构可以包括堆叠的隧穿氧化层24、浮栅层25、栅间介质层26和控制栅层27。所述栅极堆叠结构的顶表面可以不高于所述衬底20的顶表面，如图3m所示，所述隧穿氧化层24、浮栅层25、栅间介质层26和控制栅层27依次覆盖于所述凹槽的内表面上；所述栅极堆叠结构的顶表面也可以高于所述衬底20的顶表面，如图3n所示，所述栅极堆叠结构部分位于所述凹槽中以及部分位于所述凹槽上方，位于所述凹槽中的所述隧穿氧化层24、浮栅层25、栅间介质层26和控制栅层27依次覆盖于所述凹槽的内表面上，位于所述凹槽上方的所述隧穿氧化层24、浮栅层25、栅间介质层26和控制栅层27也自下向上依次堆叠，且位于所述凹槽上方的所述栅极堆叠结构的侧壁上还可形成有栅极侧墙31。
并且，至少位于所述凹槽中的所述隧穿氧化层24、浮栅层25和栅间介质层26的形状与所述凹槽的形状保持一致，所述控制栅层27将所述凹槽填满。由于所述轻掺杂漏区28的底部高于所述凹槽的底部，使得所述轻掺杂漏区28的底部也高于所述栅极堆叠结构的底部，那么，位于所述栅极堆叠结构两侧的所述轻掺杂漏区28之间且位于所述栅极堆叠结构的底部下方的所述有源区中的区域即为沟道区。
所述凹槽可以为U形凹槽，且所述凹槽的侧壁沿垂直于所述衬底20的表面的截面可以为直线形或波浪形。需要说明的是，所述凹槽的形状也可以为其它底部为圆弧形的形状，以避免产生尖端效应。由于所述栅极堆叠结构至少部分形成于所述凹槽中，即至少所述栅极堆叠结构的底部位于所述凹槽中，因此，所述栅极堆叠结构的形状也是底部为圆弧形的形状；并且，至少位于所述凹槽中的所述隧穿氧化层24、浮栅层25和栅间介质层26可以与所述凹槽对应呈U形等形状。而由于所述栅极堆叠结构的形状是底部为圆弧形的形状，使得所述栅极堆叠结构两侧的所述轻掺杂漏区28之间的沟道区为圆弧形，因此，在所述栅极堆叠结构的宽度相同的情况下，相比现有技术中(即图1中)的栅极堆叠结构两侧的轻掺杂漏区11之间直线形的沟道区，本发明的闪存器件的沟道区的宽度明显比现有技术中的沟道区的宽度更长。那么，当闪存器件的沟道区的宽度相同时，本发明的栅极堆叠结构的宽度或面积会比现有技术中的栅极堆叠结构的宽度或面积更小，进而使得闪存器件的集成度增大，即所述闪存器件的尺寸能够得到减小。
所述闪存器件还可包括层间介质层32和导电接触插栓33，所述层间介质层32形成于所述衬底20和所述栅极堆叠结构的顶表面上；所述导电接触插栓33形成于所述层间介质层32中，且所述导电接触插栓33与所述源区29或所述漏区30电接触。如图3m所示，由于所述栅极堆叠结构是位于所述衬底20中(即埋入所述衬底20中)，而层间介质层32是形成于所述衬底20和所述栅极堆叠结构的顶表面上，而不是通过填充工艺形成所述层间介质层32，使得即使所述栅极堆叠结构中堆叠的层数很多且相邻的所述栅极堆叠结构之间的间隔很小时，也不会对形成所述层间介质层32的工艺产生影响，进而避免了在所述层间介质层32中产生空洞缺陷，从而避免闪存器件出现漏电等电性问题；同时，所述闪存器件的尺寸也能够进一步得到减小。另外，如图3n所示，由于所述栅极堆叠结构是部分位于所述衬底20中以及部分位于所述衬底20的顶表面上，因此，当制作的栅极堆叠结构的高度相同时，本发明的位于所述衬底20的顶表面上的所述栅极堆叠结构的高度低于现有技术中(即图1中)的位于所述衬底20的顶表面上的所述栅极堆叠结构的高度，使得相邻的所述栅极堆叠结构之间的深宽比得到降低，进而改善了所述层间介质层32的填充工艺，也改善了所述层间介质层32中的空洞缺陷，从而改善了闪存器件中的漏电等电性问题；同时，所述闪存器件的尺寸也能够进一步得到减小。
综上所述，本发明提供的闪存器件，包括：一衬底，所述衬底中形成有至少一个有源区，每个所述有源区中形成有至少一个凹槽，每个所述凹槽的两侧分别形成有源区和漏区；以及，栅极堆叠结构，至少部分形成于所述凹槽中。本发明提供的闪存器件使得尺寸在减小的同时，还能改善甚至避免闪存器件的电性问题。
本发明一实施例提供一种闪存器件的制造方法，参阅图2，图2是本发明一实施例的闪存器件的制造方法的流程图，所述闪存器件的制造方法包括：
步骤S1、提供一衬底，所述衬底中形成有至少一个有源区；
步骤S2、刻蚀所述有源区，以形成至少一个凹槽于所述有源区中；
步骤S3、形成至少部分位于所述凹槽中的栅极堆叠结构；
步骤S4、分别形成源区和漏区于所述凹槽两侧的所述有源区中。
下面参阅图3a～3n更为详细的介绍本实施例提供的闪存器件的制造方法，图3a～3n是图2所示的闪存器件的制造方法中的器件示意图，其中，图3a～3n是器件的纵向截面示意图。
参阅图3a～3b，按照步骤S1，提供一衬底20，所述衬底20中形成有至少一个有源区(未图示)。如图3a所示，在所述衬底20中形成所述有源区之前，还可形成阱区22于所述衬底20中，所述有源区位于所述阱区22中。如图3b所示，所述衬底20中还可形成有浅沟槽隔离结构21，所述有源区位于相邻的所述浅沟槽隔离结构21之间的所述阱区22中。可以通过离子注入形成所述阱区22，注入的离子的类型可以为N型或P型，N型的离子种类可以包括硼、铟或镓等，P型的离子种类可以包括磷、砷或锑等。
参阅图3c，按照步骤S2，刻蚀所述有源区，以形成至少一个凹槽23于所述有源区中。形成所述凹槽23的方法可以为干法刻蚀，以使得形成的所述凹槽23的形状更加容易控制。所述凹槽23可以为U形凹槽，且所述凹槽23的侧壁沿垂直于所述衬底20的表面的截面为直线形或波浪形。需要说明的是，所述凹槽23的形状也可以为其它底部为圆弧形的形状，以避免产生尖端效应。
参阅图3d～3j，按照步骤S3，形成至少部分位于所述凹槽23中的栅极堆叠结构，所述栅极堆叠结构可以包括堆叠的隧穿氧化层24、浮栅层25、栅间介质层26和控制栅层27。形成所述隧穿氧化层24、浮栅层25、栅间介质层26和控制栅层27的方法可以为沉积工艺，通过控制沉积工艺的参数(例如沉积时间、沉积速率等)来控制各层的厚度和形貌。
形成至少部分位于所述凹槽23中的所述栅极堆叠结构的步骤可以包括：首先，如图3d所示，形成所述隧穿氧化层24覆盖于所述凹槽23的内表面上；然后，如图3e所示，形成所述浮栅层25覆盖于所述隧穿氧化层24的表面上；接着，如图3f所示，形成所述栅间介质层26覆盖于所述浮栅层25的表面上，可以通过控制沉积工艺的参数，使得至少位于所述凹槽23中的所述隧穿氧化层24、浮栅层25和栅间介质层26的形状与所述凹槽23的形状保持一致，即至少位于所述凹槽23中的所述隧穿氧化层24、浮栅层25和栅间介质层26可以与所述凹槽23对应呈U形等形状；接着，如图3g所示，形成控制栅层27覆盖于所述栅间介质层26的表面上，所述控制栅层27将所述凹槽23填满，且所述隧穿氧化层24、浮栅层25、栅间介质层26和控制栅层27还覆盖在所述凹槽23的周围的衬底20的顶表面上；接着，如图3h所示，可以采用化学机械研磨工艺研磨所述控制栅层27、栅间介质层26、浮栅层25以及隧穿氧化层24至所述衬底20的顶表面上，以形成所述栅极堆叠结构，此时，形成的所述栅极堆叠结构的顶表面不高于所述衬底20的顶表面；或者，如图3i所示，采用光刻和刻蚀工艺，依次刻蚀去除位于所述衬底20上的所述控制栅层27、栅间介质层26、浮栅层25以及隧穿氧化层24，以形成部分位于所述凹槽23中以及部分位于所述凹槽23上方的所述栅极堆叠结构，即形成的所述栅极堆叠结构的顶表面高于所述衬底20的顶表面，可以继续在位于所述凹槽23上方的所述栅极堆叠结构的侧壁上形成栅极侧墙31(如图3j所示)。
参阅图3k和图3l，按照步骤S4，分别形成源区29和漏区30于所述凹槽23两侧的所述有源区中。可以通过离子注入形成所述源区29和漏区30，注入的离子的类型可以为N型或P型，N型的离子种类可以包括硼、铟或镓等，P型的离子种类可以包括磷、砷或锑等。
在形成所述源区29和漏区30之前或之后，还可形成轻掺杂漏区28于所述凹槽23两侧的所述有源区中，所述轻掺杂漏区28位于所述凹槽23两侧的所述源区29和漏区30的底部下方的所述有源区中。并且，所述轻掺杂漏区28的底部高于所述凹槽23的底部，即所述轻掺杂漏区28的底部高于所述栅极堆叠结构的底部，那么，位于所述栅极堆叠结构两侧的所述轻掺杂漏区28之间且位于所述栅极堆叠结构的底部下方的所述有源区中的区域即为沟道区。由于所述凹槽23的截面形状为U形或者其它底部为圆弧形的形状，而所述栅极堆叠结构至少部分形成于所述凹槽23中，即至少所述栅极堆叠结构的底部位于所述凹槽23中，因此，所述栅极堆叠结构的形状也是底部为圆弧形的形状。而由于所述栅极堆叠结构的形状是底部为圆弧形的形状，使得所述栅极堆叠结构两侧的所述轻掺杂漏区28之间的沟道区为圆弧形，因此，在栅极堆叠结构的宽度相同的情况下，相比现有技术中(即图1中)的栅极堆叠结构两侧的轻掺杂漏区11之间直线形的沟道区，本发明的闪存器件的沟道区的宽度明显比现有技术中的沟道区的宽度更长。那么，当闪存器件的沟道区的宽度相同时，本发明的栅极堆叠结构的宽度或面积会比现有技术中的栅极堆叠结构的宽度或面积更小，进而使得闪存器件的集成度增大，即所述闪存器件的尺寸能够得到减小。
参阅图3m和图3n，所述闪存器件的制造方法还包括：首先，形成层间介质层32于所述衬底20和所述栅极堆叠结构的顶表面上；接着，形成导电接触插栓33于所述层间介质层32中，且所述导电接触插栓33与所述源区29或所述漏区30电接触。如图3m所示，由于所述栅极堆叠结构是位于所述衬底20中(即埋入所述衬底20中)，而层间介质层32是形成于所述衬底20和所述栅极堆叠结构的顶表面上，而不是通过填充工艺形成所述层间介质层32，使得即使所述栅极堆叠结构中堆叠的层数很多且相邻的所述栅极堆叠结构之间的间隔很小时，也不会对形成所述层间介质层32的工艺产生影响，进而避免了在所述层间介质层32中产生空洞缺陷，从而避免闪存器件出现漏电等电性问题；同时，所述闪存器件的尺寸也能够进一步得到减小。另外，如图3n所示，由于所述栅极堆叠结构是部分位于所述衬底20中以及部分位于所述衬底20的顶表面上，因此，当制作的栅极堆叠结构的高度相同时，本发明的位于所述衬底20的顶表面上的所述栅极堆叠结构的高度低于现有技术中(即图1中)的位于所述衬底20的顶表面上的所述栅极堆叠结构的高度，使得相邻的所述栅极堆叠结构之间的深宽比得到降低，进而改善了所述层间介质层32的填充工艺，也改善了所述层间介质层32中的空洞缺陷，从而改善了闪存器件中的漏电等电性问题；同时，所述闪存器件的尺寸也能够进一步得到减小。
另外，上述的闪存器件的制造方法中的各个步骤不仅限于上述的形成顺序，各个步骤的先后顺序可适应性的进行调整。
综上所述，本发明提供的闪存器件的制造方法，包括：提供一衬底，所述衬底中形成有至少一个有源区；刻蚀所述有源区，以形成至少一个凹槽于所述有源区中；形成至少部分位于所述凹槽中的栅极堆叠结构；以及，分别形成源区和漏区于所述凹槽两侧的所述有源区中。本发明提供的闪存器件的制造方法使得在闪存器件的尺寸减小的同时，还能改善甚至避免闪存器件的电性问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (14)
1.一种闪存器件，其特征在于，包括：
一衬底，所述衬底中形成有至少一个有源区，每个所述有源区中形成有至少一个凹槽，每个所述凹槽的两侧分别形成有源区和漏区；以及，
栅极堆叠结构，至少部分形成于所述凹槽中。
2.如权利要求1所述的闪存器件，其特征在于，至少所述栅极堆叠结构的底部位于所述凹槽中，且所述底部为圆弧形的形状。
3.如权利要求1或2所述的闪存器件，其特征在于，所述凹槽为U形凹槽。
4.如权利要求3所述的闪存器件，其特征在于，所述栅极堆叠结构包括依次覆盖于所述凹槽的内表面的隧穿氧化层、浮栅层、栅间介质层和控制栅层，至少位于所述凹槽中的所述隧穿氧化层、浮栅层和栅间介质层与所述凹槽对应呈U形。
5.如权利要求1所述的闪存器件，其特征在于，所述栅极堆叠结构的顶表面不高于所述衬底的顶表面。
6.如权利要求1所述的闪存器件，其特征在于，还包括：
阱区，形成于所述衬底中，所述有源区位于所述阱区中；以及，
轻掺杂漏区，形成于所述凹槽两侧的所述源区和漏区的底部下方的所述有源区中。
7.如权利要求6所述的闪存器件，其特征在于，所述轻掺杂漏区的底部高于所述凹槽的底部。
8.如权利要求1所述的闪存器件，其特征在于，还包括：
层间介质层，形成于所述衬底和所述栅极堆叠结构的顶表面上；以及，
导电接触插栓，形成于所述层间介质层中，且所述导电接触插栓与所述源区或所述漏区电接触。
9.一种闪存器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底中形成有至少一个有源区；
刻蚀所述有源区，以形成至少一个凹槽于所述有源区中；
形成至少部分位于所述凹槽中的栅极堆叠结构；以及，
分别形成源区和漏区于所述凹槽两侧的所述有源区中。
10.如权利要求9所述的闪存器件的制造方法，其特征在于，至少所述栅极堆叠结构的底部位于所述凹槽中，且所述底部为圆弧形的形状。
11.如权利要求9所述的闪存器件的制造方法，其特征在于，所述栅极堆叠结构包括隧穿氧化层、浮栅层、栅间介质层和控制栅层，形成至少部分位于所述凹槽中的所述栅极堆叠结构的步骤包括：
依次覆盖所述隧穿氧化层、浮栅层、栅间介质层和控制栅层于所述凹槽的内表面上，且所述隧穿氧化层、浮栅层、栅间介质层和控制栅层还覆盖在所述凹槽的周围的衬底的顶表面上；以及，
采用化学机械研磨工艺研磨所述控制栅层、栅间介质层、浮栅层以及隧穿氧化层至所述衬底的顶表面上，以形成所述栅极堆叠结构，所述栅极堆叠结构的顶表面不高于所述衬底的顶表面；或者，采用光刻和刻蚀工艺，依次刻蚀去除位于所述衬底上的所述控制栅层、栅间介质层、浮栅层以及隧穿氧化层，以形成所述栅极堆叠结构，所述栅极堆叠结构的顶表面高于所述衬底的顶表面。
12.如权利要求9所述的闪存器件的制造方法，其特征在于，在形成所述源区和漏区之前或之后，还形成轻掺杂漏区于所述凹槽两侧的所述有源区中，所述轻掺杂漏区位于所述凹槽两侧的所述源区和漏区的底部下方的所述有源区中。
13.如权利要求12所述的闪存器件的制造方法，其特征在于，所述轻掺杂漏区的底部高于所述凹槽的底部。
14.如权利要求9所述的闪存器件的制造方法，其特征在于，还包括：
形成层间介质层于所述衬底和所述栅极堆叠结构的顶表面上；以及，
形成导电接触插栓于所述层间介质层中，且所述导电接触插栓与所述源区或所述漏区电接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910969623.2A CN110690293A (zh) | 2019-10-12 | 2019-10-12 | 闪存器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910969623.2A CN110690293A (zh) | 2019-10-12 | 2019-10-12 | 闪存器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110690293A true CN110690293A (zh) | 2020-01-14 |
Family
ID=69112360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910969623.2A Pending CN110690293A (zh) | 2019-10-12 | 2019-10-12 | 闪存器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110690293A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020110984A1 (en) * | 2001-02-09 | 2002-08-15 | Ji-Wei Liou | Method of fabricating a trenched flash memory cell |
| CN103782343A (zh) * | 2011-07-26 | 2014-05-07 | 美商新思科技有限公司 | 具有替换控制栅极和附加浮置栅极的nvm位单元 |
| US20140159145A1 (en) * | 2012-12-06 | 2014-06-12 | Samsung Electronics Co., Ltd. | Semiconductor device |
| CN104103678A (zh) * | 2013-04-02 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟道的半导体器件及其制造方法 |
| CN105895636A (zh) * | 2015-02-17 | 2016-08-24 | 爱思开海力士有限公司 | 电荷俘获非易失性存储器件及其制造方法和操作方法 |
| CN106067482A (zh) * | 2015-04-22 | 2016-11-02 | 爱思开海力士有限公司 | 具有埋栅结构的半导体器件及制造其的方法 |
| CN208655649U (zh) * | 2018-09-13 | 2019-03-26 | 长鑫存储技术有限公司 | 半导体器件 |
-
2019
- 2019-10-12 CN CN201910969623.2A patent/CN110690293A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020110984A1 (en) * | 2001-02-09 | 2002-08-15 | Ji-Wei Liou | Method of fabricating a trenched flash memory cell |
| CN103782343A (zh) * | 2011-07-26 | 2014-05-07 | 美商新思科技有限公司 | 具有替换控制栅极和附加浮置栅极的nvm位单元 |
| US20140159145A1 (en) * | 2012-12-06 | 2014-06-12 | Samsung Electronics Co., Ltd. | Semiconductor device |
| CN104103678A (zh) * | 2013-04-02 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟道的半导体器件及其制造方法 |
| CN105895636A (zh) * | 2015-02-17 | 2016-08-24 | 爱思开海力士有限公司 | 电荷俘获非易失性存储器件及其制造方法和操作方法 |
| CN106067482A (zh) * | 2015-04-22 | 2016-11-02 | 爱思开海力士有限公司 | 具有埋栅结构的半导体器件及制造其的方法 |
| CN208655649U (zh) * | 2018-09-13 | 2019-03-26 | 长鑫存储技术有限公司 | 半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389837B (zh) | 晶体管结构、存储器结构及其制备方法 | |
| CN103996682A (zh) | 非易失性半导体存储装置及其制造方法 | |
| CN109390285B (zh) | 接触结构及其制作方法 | |
| US10002788B2 (en) | Methods of fabricating semiconductor devices | |
| CN110581138A (zh) | 半导体元件及其制作方法 | |
| US9640432B2 (en) | Memory device structure and fabricating method thereof | |
| CN114497039B (zh) | 3d半导体器件及其形成方法 | |
| CN112909011B (zh) | Nor型存储器件及其制造方法及包括存储器件的电子设备 | |
| KR102083493B1 (ko) | 반도체 소자의 제조방법 | |
| US9111960B2 (en) | Semiconductor devices with vertical channel transistors | |
| CN110190058A (zh) | 半导体器件及其制造方法 | |
| US7439603B2 (en) | Non-volatile memory device and fabricating method thereof | |
| CN109887915B (zh) | 闪存器件及其制造方法 | |
| CN110690293A (zh) | 闪存器件及其制造方法 | |
| CN111048513B (zh) | 浮栅型闪存的制作方法 | |
| US20120049265A1 (en) | Semiconductor devices having dielectric gaps | |
| KR20080061476A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| US7525148B2 (en) | Nonvolatile memory device | |
| CN111326516B (zh) | 非挥发性存储器结构及其制造方法 | |
| CN113906551A (zh) | 一种半导体器件及其制备方法 | |
| CN100508168C (zh) | 快闪存储器的制作方法 | |
| CN217444400U (zh) | 一种集成电路 | |
| CN114335004B (zh) | 一种1.5t sonos器件及其制备方法 | |
| CN110649025B (zh) | 存储器装置的形成方法 | |
| US11114443B2 (en) | Semiconductor structure formation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200114 |