CN110690129A - 一种具有防溢锡结构的三维异构堆叠方法 - Google Patents

一种具有防溢锡结构的三维异构堆叠方法 Download PDF

Info

Publication number
CN110690129A
CN110690129A CN201910904853.0A CN201910904853A CN110690129A CN 110690129 A CN110690129 A CN 110690129A CN 201910904853 A CN201910904853 A CN 201910904853A CN 110690129 A CN110690129 A CN 110690129A
Authority
CN
China
Prior art keywords
layer
tin
cushion layer
overflow
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910904853.0A
Other languages
English (en)
Other versions
CN110690129B (zh
Inventor
郁发新
冯光建
王永河
马飞
程明芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimeike Microelectronics Co Ltd
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimeike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimeike Microelectronics Co Ltd filed Critical Zhejiang Jimeike Microelectronics Co Ltd
Priority to CN201910904853.0A priority Critical patent/CN110690129B/zh
Publication of CN110690129A publication Critical patent/CN110690129A/zh
Application granted granted Critical
Publication of CN110690129B publication Critical patent/CN110690129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding

Abstract

本发明公开了一种具有防溢锡结构的三维异构堆叠方法，具体包括如下步骤：101)垫层制作步骤、102)再次处理步骤、103)去除步骤、104)防溢步骤；本发明提供凸点或焊圈和焊盘金属就会有一定的距离为焊锡保留提供足够空间的一种具有防溢锡结构的三维异构堆叠方法。

Description

一种具有防溢锡结构的三维异构堆叠方法
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种具有防溢锡结构的三维异构堆叠方法。
背景技术
微波毫米波射频集成电路技术是现代国防武器装备和互联网产业的基础，随着智能通信、智能家居、智能物流、智能交通等“互联网+”经济的快速兴起，承担数据接入和传输功能的微波毫米波射频集成电路也存在巨大现实需求及潜在市场。
但是对于高频率的微系统，天线阵列的面积越来越小，且天线之间的距离要保持在某个特定范围，才能使整个模组具备优良的通信能力。但是对于射频芯片这种模拟器件芯片来讲，其面积不能像数字芯片一样成倍率的缩小，这样就会出现特高频率的射频微系统将没有足够的面积同时放置PA/LNA，需要把PA/LNA堆叠起来。
在实际应用当中，模组堆叠的过程一般是模组上下表面金属围堰做金属熔融键合的过程，对于晶圆级键合工艺和大尺寸的芯片键合工艺，需要极为苛刻的键合条件才能避免两者键合过程中金属围堰或者互联焊盘表面的锡溢出表面，而对于一些面积较大的围堰，则要做到所有芯片都不发生溢锡问题基本没法实现，一旦发生溢锡，围堰表面的锡量就会大大减少，这样对于后面金属熔融过程非常不利。
发明内容
本发明克服了现有技术的不足，提供一种具有防溢锡结构的三维异构堆叠方法。
本发明的技术方案如下：
一种具有防溢锡结构的三维异构堆叠方法，具体包括如下步骤：
101)垫层制作步骤：载板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成垫层，垫层厚度范围在10nm到100um之间；或者通过物理溅射，磁控溅射、蒸镀工艺或者电镀金属在载板上表面制作垫层；
通过光刻和刻蚀工艺去除部分垫层，剩余垫层形成凸点或焊圈；刻蚀工艺包括干法刻蚀和湿法刻蚀；
102)再次处理步骤：在垫层上制作种子层，种子层上涂布光刻胶，通过显影工艺去除部分种子层露出待电镀区域，电镀金属柱和顶层焊锡；金属柱上表面为平面；
103)去除步骤：去除光刻胶，湿法去除种子层；涂助焊剂，回流后清洗助焊剂得到表面带有焊锡层的凸点或焊圈；
104)防溢步骤：将芯片设置在步骤103)的焊锡上形成新芯片模组，将新芯片模组与传统芯片模组进行焊接，使两者凸点或焊圈紧密结合形成凹槽区完成防溢锡结构三维堆叠。
进一步的，垫层本身结构为一层或多层结构，其材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合；种子层、金属柱、焊锡本身结构都为一层或多层结构，厚度范围都在1nm到100um，材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合。
本发明相比现有技术优点在于：本发明通过在围堰或者焊接焊盘的周围制作高度不同的保护图形，使晶圆或者芯片在键合的工程中，保护图形会优先接触，形成围堵，这样凸点或焊圈和焊盘金属就会有一定的距离为焊锡保留提供足够空间，进而保证后续的金属熔融提供防溢锡结构三维堆叠。
附图说明
图1为本发明的载板设置垫层示意图；
图2为本发明的图1形成凸点或焊圈、种子层示意图；
图3为本发明的图2设置光刻胶、待电镀区域的示意图；
图4为本发明的图3设置金属柱、顶层焊锡示意图；
图5为本发明的图4去除光刻胶示意图；
图6为本发明的图5去除处理后示意图；
图7为本发明的示意图；
图8为本发明的实施例2设置凹槽的示意图；
图9为本发明的图8设置金属柱、顶层焊锡示意图；
图10为本发明的图9去除处理后示意图；
图11为本发明的实施例2示意图；
图12为本发明的俯视角度的示意图。
图中标识：载板101、垫层102、凸点或焊圈103、种子层104、光刻胶105、待电镀区域106、金属柱107、顶层焊锡108和凹槽109。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
实施例1：
如图1至图7所示，一种具有防溢锡结构的三维异构堆叠方法，具体包括如下步骤：
101)垫层制作步骤：载板101上表面沉积氧化硅或者氮化硅，或者直接热氧化形成垫层102，垫层102厚度范围在10nm到100um之间；或者通过物理溅射，磁控溅射、蒸镀工艺或者电镀金属在载板101上表面制作垫层102。垫层102本身结构可以是一层也可以是多层，垫层102采用金属时，其材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。垫层102自然也可以是金属、无机物多层堆叠而成。
通过光刻和刻蚀工艺去除部分垫层102，剩余垫层102形成凸点或焊圈103；刻蚀工艺包括干法刻蚀和湿法刻蚀。
102)再次处理步骤：在垫层102上制作种子层104，厚度范围在1nm到100um，其本身结构可以是一层也可以是多层，其金属性材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。种子层104上涂布光刻胶105，通过显影工艺去除部分种子层104露出待电镀区域106，电镀金属柱107和顶层焊锡108于待电镀区域106。其中，金属柱7上表面为平面；金属柱107厚度范围在1nm到100um，其本身结构可以是一层也可以是多层，材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合；焊锡厚度范围在1nm到100um，其本身结构可以是一层也可以是多层，锡金属还可以用钛、铜、铝、银、钯、金、铊、镍，以及镓金属合金等中的一种或多种混合。
103)去除步骤：去除光刻胶105，湿法去除种子层104；涂助焊剂，回流后清洗助焊剂得到表面带有焊锡的凸点或焊圈103。
104)防溢步骤：将芯片设置在步骤103)的焊锡上形成新芯片模组，将新芯片模组与传统芯片模组进行焊接，使两者凸点或焊圈103紧密结合形成凹槽区完成防溢锡结构三维堆叠。即不在垫层102上的区域因为有高的凸点或焊圈103做支撑避免了压力过大导致顶部焊锡被挤出，由此完成防溢锡结构三维堆叠。
实施例2：
如图8至图12所示，其与实施例1基本相同，不同处在于凸点或焊圈103设置在特定的凹槽109内。即在载板101上表面制作凹槽109，此处凹槽109可以通过光刻和显影工艺先定义出来，然后通过干法刻蚀或者湿法刻蚀工艺使该区域被去除形成凹槽109；凹槽109深度范围在1nm到100um，其长宽范围在1um到10000um之间。之后处理过程与实施例1相同，一切在凹槽109内制作形成防溢锡结构三维堆叠。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (2)

1.一种具有防溢锡结构的三维异构堆叠方法，其特征在于：具体包括如下步骤：
101)垫层制作步骤：载板上表面沉积氧化硅或者氮化硅，或者直接热氧化形成垫层，垫层厚度范围在10nm到100um之间；或者通过物理溅射，磁控溅射、蒸镀工艺或者电镀金属在载板上表面制作垫层；
通过光刻和刻蚀工艺去除部分垫层，剩余垫层形成凸点或焊圈；刻蚀工艺包括干法刻蚀和湿法刻蚀；
102)再次处理步骤：在垫层上制作种子层，种子层上涂布光刻胶，通过显影工艺去除部分种子层露出待电镀区域，电镀金属柱和顶层焊锡；金属柱上表面为平面；
103)去除步骤：去除光刻胶，湿法去除种子层；涂助焊剂，回流后清洗助焊剂得到表面带有焊锡层的凸点或焊圈；
104)防溢步骤：将芯片设置在步骤103)的焊锡上形成新芯片模组，将新芯片模组与传统芯片模组进行焊接，使两者凸点或焊圈紧密结合形成凹槽区完成防溢锡结构三维堆叠。
2.根据权利要求1所述的一种具有防溢锡结构的三维异构堆叠方法，其特征在于：垫层本身结构为一层或多层结构，其材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合；种子层、金属柱、焊锡本身结构都为一层或多层结构，厚度范围都在1nm到100um，材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合。
CN201910904853.0A 2019-09-24 2019-09-24 一种具有防溢锡结构的三维异构堆叠方法 Active CN110690129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910904853.0A CN110690129B (zh) 2019-09-24 2019-09-24 一种具有防溢锡结构的三维异构堆叠方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910904853.0A CN110690129B (zh) 2019-09-24 2019-09-24 一种具有防溢锡结构的三维异构堆叠方法

Publications (2)

Publication Number Publication Date
CN110690129A true CN110690129A (zh) 2020-01-14
CN110690129B CN110690129B (zh) 2021-05-28

Family

ID=69110019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910904853.0A Active CN110690129B (zh) 2019-09-24 2019-09-24 一种具有防溢锡结构的三维异构堆叠方法

Country Status (1)

Country Link
CN (1) CN110690129B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551246A (zh) * 2022-04-25 2022-05-27 宁波芯健半导体有限公司 一种晶圆及提升电镀凸块高度均匀性的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606110B2 (ja) * 1993-12-15 1997-04-30 日本電気株式会社 多層基板およびその製造方法
CN1387253A (zh) * 2002-06-06 2002-12-25 威盛电子股份有限公司 高密度集成电路构装结构及其方法
CN202394889U (zh) * 2011-12-02 2012-08-22 日月光半导体（上海）股份有限公司 半导体封装构造
CN107204318A (zh) * 2016-03-16 2017-09-26 东芝存储器株式会社 半导体装置及半导体装置的制造方法
US10032738B2 (en) * 2016-12-15 2018-07-24 Smart Modular Technologies Lx S.A.R.L. Method for forming bump of semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2606110B2 (ja) * 1993-12-15 1997-04-30 日本電気株式会社 多層基板およびその製造方法
CN1387253A (zh) * 2002-06-06 2002-12-25 威盛电子股份有限公司 高密度集成电路构装结构及其方法
CN202394889U (zh) * 2011-12-02 2012-08-22 日月光半导体（上海）股份有限公司 半导体封装构造
CN107204318A (zh) * 2016-03-16 2017-09-26 东芝存储器株式会社 半导体装置及半导体装置的制造方法
US10032738B2 (en) * 2016-12-15 2018-07-24 Smart Modular Technologies Lx S.A.R.L. Method for forming bump of semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551246A (zh) * 2022-04-25 2022-05-27 宁波芯健半导体有限公司 一种晶圆及提升电镀凸块高度均匀性的方法

Also Published As

Publication number Publication date
CN110690129B (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
CN110010561B (zh) 一种多层芯片堆叠的射频结构及其制作方法
US9059107B2 (en) Packaging methods and packaged devices
CN110010574B (zh) 一种多层堆叠型纵向互联的射频结构及其制作方法
CN110010572B (zh) 用于系统级大功率模组的大流量液冷散热器及其制作方法
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
CN111952244B (zh) 一种柔性电路板侧壁互联工艺
CN110690131B (zh) 一种具有大键合力的三维异构焊接方法
CN111508857A (zh) 一种扇出型芯片互联的制作方法
CN110010566B (zh) 一种竖立放置的液冷散热射频结构及其制作方法
CN110690129B (zh) 一种具有防溢锡结构的三维异构堆叠方法
CN110010573B (zh) 一种大功率射频芯片的竖立放置液冷散热结构及其制作方法
CN112203398B (zh) 一种pcb板液冷散热工艺
US20070228541A1 (en) Method for fabricating chip package structure
CN110190376B (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN110010493B (zh) 一种互联电感的制作方法
CN110010494B (zh) 一种侧壁带焊盘的系统级封装互联结构制作方法
CN110010480B (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110739227B (zh) 一种基于三维散热结构的三维异构射频模组的制作方法
CN110690130A (zh) 一种三维异构堆叠方法
CN111653534B (zh) 一种基于石墨烯做散热涂层的三维异构模组的制作方法
US9761555B2 (en) Passive component structure and manufacturing method thereof
CN110739236A (zh) 一种具有防溢锡结构的新三维异构堆叠方法
CN110010575B (zh) 一种栓塞互联式的tsv结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant