CN110688338B - 一种波特率生成方法、终端及存储介质 - Google Patents
一种波特率生成方法、终端及存储介质 Download PDFInfo
- Publication number
- CN110688338B CN110688338B CN201910868476.XA CN201910868476A CN110688338B CN 110688338 B CN110688338 B CN 110688338B CN 201910868476 A CN201910868476 A CN 201910868476A CN 110688338 B CN110688338 B CN 110688338B
- Authority
- CN
- China
- Prior art keywords
- baud rate
- interval
- fractional
- value
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明公开了一种波特率生成方法、终端及存储介质,所述波特率生成方法包括:获取波特率发生器的设置数据;根据所述设置数据确定串口数据中单个数据位的脉冲排布;根据所述脉冲排布确定所述数据位的长度,生成波特率。本发明通过根据波特率发生器的设置数据对数据位中的脉冲排布进行设置来生成波特率,生成的波特率对应的脉冲排布能够有效提高对所述数据位的采样数据准确性,从而提升串口数据传输的准确性,降低误码率。
Description
技术领域
本发明涉及串口数据处理技术领域,尤其涉及一种波特率生成方法、终端及存储介质。
背景技术
串口是常见的通信接口,在通过串口进行数据交换时,提高串口数据的准确性是串口设计时首要考虑的问题,而串口数据的准确性与对串口数据进行采样的时间点直接相关,对串口进行采样是随着每个数据位中的脉冲进行的,而每个数据位中的脉冲与波特率息息相关,然而,现有技术中,还没有一种能够有效提高采样准确性的波特率生成方案。
因此,现有技术还有待改进和发展。
发明内容
本发明要解决的技术问题在于,针对现有技术的上述缺陷,提供一种波特率生成方法、终端及存储介质,旨在解决现有技术中没有能够有效提高采样准确性的波特率生成方案的缺陷。
本发明解决技术问题所采用的技术方案如下:
一种波特率生成方法,所述波特率生成方法包括:
获取波特率发生器的设置数据;
根据所述设置数据确定串口数据中单个数据位的脉冲排布;
根据所述脉冲排布确定所述数据位的长度,生成所述波特率。
所述的波特率生成方法,其中,所述设置数据包括波特率寄存器的整数分频值和小数分频值。
所述的波特率生成方法,其中,所述数据位中的脉冲个数等于所述数据位的过采样次数,所述根据所述设置数据确定所述串口数据中单个数据位的脉冲排布具体包括:
根据所述整数分频值和所述小数分频值获取所述数据位中脉冲的脉冲间隔;
根据所述脉冲间隔对所述脉冲进行排布。
所述的波特率生成方法,其中,所述脉冲间隔包括整数分频间隔和小数分频间隔,所述整数分频间隔根据所述整数分频值获取,所述小数分频间隔根据所述小数分频值获取;所述根据所述脉冲间隔对所述脉冲进行排布具体包括:
根据所述整数分频间隔和所述脉冲个数获取基本脉冲排布;
在所述基本脉冲排布中插入所述小数分频间隔,其中,所述小数分频间隔的个数等于所述小数分频值。
所述的波特率生成方法,其中,所述在所述基本脉冲排布中插入所述小数分频间隔具体包括:
根据所述脉冲个数,将所述脉冲分为第一部分和第二部分;
当所述小数分频值为双数时,分别在所述第一部分和所述第二部分中对称插入所述第一小数分频间隔。
所述的波特率生成方法,其中,所述根据所述小数分频值在所述采样点中插入采样间隔具体还包括:
当所述小数分频值为单数时,获取与所述小数分频值相邻且小于所述小数分频值的整数值,根据所述整数值在所述第一部分和所述第二部分中对称插入第二小数分频间隔,其中,所述第二小数分频间隔的个数等于所述整数值;
在所述脉冲排布中插入一个第三小数分频间隔。
所述的波特率生成方法,其中,所述第一小数分频间隔、所述第二小数分频间隔以及所述第三小数分频间隔相等。
所述的波特率生成方法,其中,所述生成所述波特率之后还包括:
根据所述脉冲排布对所述数据位进行过采样。
一种终端,包括:处理器、与处理器通信连接的存储介质,其中,所述存储介质适于存储多条指令;所述处理器适于调用所述存储介质中的指令,以执行实现上述任一项所述的波特率生成方法的步骤。
一种存储介质,其中,所述存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现如上述任意一项所述的波特率生成方法的步骤。
本发明的有益效果:本发明通过根据波特率发生器的设置数据对数据位中的脉冲排布进行设置来生成波特率,生成的波特率对应的脉冲排布能够有效提高对所述数据位的采样数据准确性,从而提升串口数据传输的准确性,降低误码率。
附图说明
图1是本发明提供的波特率生成方法的实施例一的流程图;
图2是波特率发生器的示意图;
图3是本发明提供的波特率生成方法的基本脉冲排布的示意图;
图4是本发明提供的波特率生成方法的脉冲排布的示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确,以下参照附图并举实施例对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
串口之间的通信是基于波特率来实现,只有两个串口具有相同的波特率,才能进行数据的传输。波特率是指单位时间内传输的数据位的个数,那么,当需要改变波特率时,就需要改变每个数据位的长度,从而实现单位时间内传输的数据位的个数生成变化,即,波特率生成变化。
发明人发现,在现有技术中,对串口数据进行采样时,是对一个数据位进行8次或者16次过采样,并且,由于数据位两端存在边沿失真,在完成对一个数据位的过采样后,需要选取数据位中间的采样数值决定当前数据位的数据,也就是说,当一个采样点越靠近数据位的中间部分,根据在这个采样点进行采样获取到的数值获取到的数据位的数据越准确,越能够减少串口数据传输中误码的发生。目前都是直接将中间三次采样数值作为数据位中间的采样数值来获取采样数据,例如,对一个数据位进行16次采样,选取第8、9、10个采样点的采样数值来获取采样数据。而对于所述数据位的采样是随着所述数据位的脉冲来进行的,但是,在串口通信时,会改变波特率设置生成不同波特率以实现不同串口之间的通信,不同的波特率对应不同的数据位长度,对于如何生成新的波特率,使得数据位中的脉冲排布能够实现对数据位的第8、9、10个采样点尽量靠近数据位的中间部分,提升串口数据准确性,目前还没有有效的方案。
根据上述问题,本发明提供一种波特率生成方法、串口及存储介质,以克服现有技术中没有有效的提升采样数据准确性的波特率生成方法的缺陷。
实施例一
请参阅图1,图1是本发明提供的波特率生成方法的实施例一的流程图。
从图1可以看出,在本实施例中,所述波特率生成方法包括步骤:
S100、获取波特率发生器的设置数据。
串口的波特率是通过波特率发生器来生成,波特率发生器的原理简图见图2所示,包括波特率寄存器和波特率发生电路。
终端的处理器向所述波特率发生电路输入一个输入时钟,所述输入时钟是预先设定的固定值,由所述处理器决定,所述波特率寄存器向所述波特率发生电路输入所述设置数据,所述波特率发生电路根据所述设置数据生成对应的波特率。
具体地,所述设置数据包括所述波特率寄存器中的整数分频值和小数分频值。所述所述整数分频值和所述小数分频值可以根据所述波特率寄存器中的设置数据读取获得。例如,当所述波特率寄存器中的设置数据为16‘h0010时,获取所述整数分频值为1,所述小数分频值为0;当所述波特率寄存器的设置数据为16‘h0025时,获取所述整数分频值为2,所述小数分频值为5。
在获取到所述设置数据后,所述波特率生成方法还包括步骤:
S200、根据所述设置数据确定串口数据中单个数据位的脉冲排布。
根据所述整数分频值和所述小数分频值对所述数据位的脉冲排布进行调节,改变数据位的长度,进而生成对应的波特率。具体地,是根据所述设置数据对输入至所述波特率发生电路的输入时钟进行分频生成对应长度的数据位,所述输入时钟具有固定的长度L,也就是说,所述输入时钟是每隔L生成一个脉冲,经过所述波特率发生电路的分频,对脉冲间隔调整,生成新的脉冲排布。下面为了便于说明,将所述整数分频值用M表示,所述小数分频值为N表示,所述波特率寄存器中的所述整数分频值和所述小数分频值均为整数。
在串口数据中,所述数据位中包含的脉冲的脉冲个数是固定的。所述脉冲个数由过采样次数决定,即,所述数据位中的脉冲个数等于所述数据位的过采样次数。所述过采样次数为一个固定的值,由串口的处理器决定,在串口数据处理中,一般对一个数据位进行16次或8次过采样,那么,一个数据位中有16个或8个所述脉冲。所述根据所述设置数据确定所述串口数据中单个数据位的脉冲排布具体包括:
S210、根据所述整数分频值和所述小数分频值获取所述数据位中脉冲的脉冲间隔。对于固定的脉冲个数,需要对脉冲之间的间隔进行设置,从而生成不同的脉冲排布。具体地,所述脉冲间隔包括整数分频间隔和小数分频间隔。所述根据所述整数分频值和所述小数分频值获取所述脉冲的脉冲间隔具体包括根据所述所述整数分频值获取整数分频间隔,以及根据所述小数分频值获取所述小数分频间隔。
具体地,所述整数分频间隔是所述整数分频值乘以所述输入时钟长度,即,所述整数分频间隔为M*L,所述小数分频间隔等于所述输入时钟长度,即所述小数分频间隔为L。
S220、根据所述脉冲间隔对所述脉冲进行排布。
获取到所述整数分频间隔和所述小数分频间隔后,根据所述整数分频间隔和所述小数分频间隔对所述脉冲进行排布。
具体地,所述根据所述脉冲间隔对所述脉冲进行排布具体包括:
S221、根据所述整数分频间隔和所述脉冲个数获取基本脉冲排布;
获取到所述整数分频间隔后,根据所述整数分频间隔对所述脉冲进行基本排布,具体地,是指设置各个所述脉冲的间隔为所述整数分频间隔。如图3所示,图中的A即为所述整数分频间隔,按照所述整数分频间隔获取的所述基本脉冲排布如图所示。
S222、在所述基本脉冲排布中插入所述小数分频间隔。
在基本脉冲排布的基础上,再插入所述小数分频间隔,形成能够实现实现需要的所述波特率对应数据位长度的所述脉冲排布。具体地,插入的所述小数分频间隔个数与所述小数分频值相等,即再插入N个长度为L的所述小数分频间隔。插入所述小数分频间隔后生成了一定长度的数据位,可以看出,对于不同的波特率对应的不同的所述数据位长度,只要根据目标数据位长度来对应设置所述设置数据,可以实现获取需要的所述波特率。
但是,在所述基本脉冲排布中插入所述小数分频间隔可以有多种方式,根据所述小数分频间隔的不同插入位置,是会生成不同的所述脉冲排布,进而出现不同的采样方式。例如,对于图3所示的所述基本脉冲排布,当当所述小数分频值为2时,可能存在的所述脉冲排布包括图4中的几种,可以理解,图4中的几种情况只是举例而已,并没有列出所有的可能情况。
从图4中可以看出,由于对所述数据位进行采样是根据所述脉冲排布进行的,也就是说,将脉冲的位置作为采样点进行采样,那么,在所有的采样次数中,为了使中间三次的采样数值最接近所述数据位的中间部分,应该使得中间三个脉冲的位置最接近所述数据位的中间部分,在本实施例中,是将所述小数分频值对称插入所述基本脉冲排布中,这样,生成的所述脉冲排布可以实现中间三次的采样数值最接近所述数据位的中间部分,如图4中C的脉冲排布,在根据C的脉冲排布对应的脉冲进行采样时,第8、9、10个脉冲在所述数据位的中间部分,那么,分别对应的三个采样点也在所述数据位的中间部分。采样准确性更高。
具体地,所述在所述基本脉冲排布中插入所述小数分频间隔具体包括:
S222a、根据所述脉冲个数,将所述脉冲分为第一部分和第二部分;
为了实现对称插入所述小数分频间隔,在本实施例中,是将脉冲平均分为两部分,例如,当所述脉冲个数为16个时,将第1到第8个脉冲作为所述第一部分,将第9到第16个脉冲作为所述第二部分。
S222b、当所述小数分频值为双数时,分别在所述第一部分和所述第二部分中堆成插入所述第一小数分频间隔。
对于是双数的所述小数分频值,在所述基本脉冲排布中插入所述小数分频值个所述小数分频间隔时,是分别在所述第一部分和所述第二部分中对称插入所述小数分频间隔(为了便于区分,下面称为第一小数分频间隔)。例如,当所述小数分频值为2时,要在所述基本脉冲排布中插入2个所述第一小数分频间隔,那么,可以是将一个所述第一小数分频间隔插入在第2和第3个脉冲之间,将另一个所述第一小数分频间隔插入在第10和第11个脉冲之间;或者,将一个插入在第5和第8个脉冲之间,将另一个插入在第13和第16个之间。最终插入所述第一小数分频间隔后生成的所述脉冲排布应满足第一部分和第二部分的脉冲排布是对称的。
S222c、当所述小数分频值为单数时,获取与所述小数分频值相邻且小于所述小数分频值的整数值,根据所述整数值在所述第一部分和所述第二部分中对称插入第二小数分频间隔。
S222d、在所述脉冲排布中插入一个第三小数分频间隔。
其中,所述第二小数分频间隔的个数等于所述整数值。
对于是单数的所述小数分频值,是将所述小数分频值拆为1和一个双数,即与所述小数分频值相邻小于所述小数分频值的整数值。在所述基本脉冲排布中插入第二小数分频间隔和第三小数分频间隔,所述第二小数分频间隔的个数等于所述整数值,插入所述第二小数分频间隔的方案与S232c中的方案一致,也是在所述第一部分和所述第二部分分别对称插入。可以理解,所述第一小数分频间隔、所述第二小数分频间隔和所述第三小数分频间隔是为了便于描述而做的区分,实际上,所述第一小数分频间隔、所述第二小数分频间隔和所述第三小数分频间隔均等于所述小数分频间隔。
在所述基本脉冲排布中插入所述小数分频间隔的一部分情况可以如表1所示。值得说明的是,表1只是为了便于理解,列出了不同所述小数分频值对应的一种可能插入方式,对于每一种所述小数分频值,都可能存在其他的插入方式,本发明并不限定于表1中的插入方式。
表1
请再参照图1,在所述S200、根据所述设置数据确定所述串口数据中单个数据位的脉冲排布后,所述波特率生成方法还包括:
S300、根据所述脉冲排布确定所述数据位的长度,生成所述波特率。
在确定所述脉冲排布后,那么可以根据所述脉冲排布确定所述数据位的长度,由于所述脉冲排位中的脉冲个数和脉冲间隔是根据需要的波特率对应设置的,那么,根据所述脉冲排位确定的所述数据位的长度可以对应生成需要的所述波特率。
进一步地,在生成所述波特率之后,根据所述脉冲排布对所述数据位进行过采样,具体地,是在每个所述脉冲对应的点进行过采样,并取中间三次采样的采样数值作为所述数据位的数据。
综上所述,本发明提供的一种波特率生成方法,通过根据波特率发生器的设置数据对数据位中的脉冲排布进行设置来生成波特率,生成的波特率对应的脉冲排布能够有效提高对所述数据位的采样数据准确性,从而提升串口数据传输的准确性,降低误码率。
应该理解的是,虽然本发明说明书附图中给出的的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
实施例二
在一个实施例中,提供了一种终端,所述终端包括:处理器、与处理器通信连接的存储介质,所述存储介质始于存储多条指令,所述处理器适于调用所述存储介质中的指令,该处理器调用所述存储介质中的指令时至少可以实现以下步骤:
获取所述串口中波特率发生器的设置数据;
根据所述设置数据确定所述串口数据中单个数据位的脉冲排布;
根据所述脉冲排布确定所述数据位的长度,生成所述波特率。
其中,所述设置数据包括波特率寄存器的整数分频值和小数分频值。
其中,所述数据位中的脉冲个数等于所述数据位的过采样次数,所述根据所述设置数据确定所述串口数据中单个数据位的脉冲排布具体包括:
根据所述整数分频值和所述小数分频值获取所述数据位中脉冲的脉冲间隔;
根据所述脉冲间隔对所述脉冲进行排布。
其中,所述脉冲间隔包括整数分频间隔和小数分频间隔,所述整数分频间隔是根据所述整数分频值获取,所述小数分频间隔是根据所述小数分频值获取,所述根据所述脉冲间隔对所述脉冲进行排布具体包括:
根据所述整数分频间隔和所述脉冲个数获取基本脉冲排布;
在所述基本脉冲排布中插入所述小数分频间隔,其中,所述小数分频间隔的个数等于所述小数分频值。
其中,所述在所述基本脉冲排布中插入所述小数分频间隔具体包括:
根据所述脉冲个数,将所述脉冲分为第一部分和第二部分;
当所述小数分频值为双数时,分别在所述第一部分和所述第二部分中对称插入所述第一小数分频间隔。
其中,所述根据所述小数分频值在所述采样点中插入采样间隔具体还包括:
当所述小数分频值为单数时,获取与所述小数分频值相邻且小于所述小数分频值的整数值,根据所述整数值在所述第一部分和所述第二部分中对称插入第二小数分频间隔,其中,所述第二小数分频间隔的个数等于所述整数值;
在所述脉冲排布中插入一个第三小数分频间隔。
其中,所述第一小数分频间隔、所述第二小数分频间隔以及所述第三小数分频间隔相等。
其中,所述生成所述波特率之后还包括:
根据所述脉冲排布对所述数据位进行过采样。
实施例三
本发明还提供了一种存储介质,所述存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现如上述实施例所述的波特率生成方法的步骤。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (8)
1.一种波特率生成方法,其特征在于,所述波特率生成方法包括:
获取波特率发生器的设置数据;
根据所述设置数据确定串口数据中单个数据位的脉冲排布;
根据所述脉冲排布确定所述数据位的长度,生成波特率;
所述设置数据包括波特率寄存器的整数分频值和小数分频值;
所述数据位中的脉冲个数等于所述数据位的过采样次数;所述根据所述设置数据确定所述串口数据中单个数据位的脉冲排布具体包括:
根据所述整数分频值和所述小数分频值获取所述数据位中脉冲的脉冲间隔;
根据所述脉冲间隔对所述脉冲进行排布。
2.根据权利要求1所述的波特率生成方法,其特征在于,所述脉冲间隔包括整数分频间隔和小数分频间隔,所述整数分频间隔根据所述整数分频值获取,所述小数分频间隔根据所述小数分频值获取;所述根据所述脉冲间隔对所述脉冲进行排布具体包括:
根据所述整数分频间隔和所述脉冲个数获取基本脉冲排布;
在所述基本脉冲排布中插入所述小数分频间隔,其中,所述小数分频间隔的个数等于所述小数分频值。
3.根据权利要求2所述的波特率生成方法,其特征在于,所述在所述基本脉冲排布中插入所述小数分频间隔具体包括:
根据所述脉冲个数,将所述脉冲分为第一部分和第二部分;
当所述小数分频值为双数时,分别在所述第一部分和所述第二部分中对称插入第一小数分频间隔。
4.根据权利要求3所述的波特率生成方法,其特征在于,所述在所述基本脉冲排布中插入所述小数分频间隔具体还包括:
当所述小数分频值为单数时,获取与所述小数分频值相邻且小于所述小数分频值的整数值,根据所述整数值在所述第一部分和所述第二部分中对称插入第二小数分频间隔,其中,所述第二小数分频间隔的个数等于所述整数值;
在所述脉冲排布中插入一个第三小数分频间隔。
5.根据权利要求4所述的波特率生成方法,其特征在于,所述第一小数分频间隔、所述第二小数分频间隔以及所述第三小数分频间隔相等。
6.根据权利要求1所述的波特率生成方法,其特征在于,所述生成所述波特率之后还包括:
根据所述脉冲排布对所述数据位进行过采样。
7.一种终端,所述终端包括:处理器、与处理器通信连接的存储介质,其特征在于,所述存储介质适于存储多条指令;所述处理器适于调用所述存储介质中的指令,以执行实现上述权利要求1-6任一项所述的波特率生成方法的步骤。
8.一种存储介质,其特征在于,所述存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现如权利要求1-6任意一项所述的波特率生成方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910868476.XA CN110688338B (zh) | 2019-09-12 | 2019-09-12 | 一种波特率生成方法、终端及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910868476.XA CN110688338B (zh) | 2019-09-12 | 2019-09-12 | 一种波特率生成方法、终端及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110688338A CN110688338A (zh) | 2020-01-14 |
CN110688338B true CN110688338B (zh) | 2021-03-16 |
Family
ID=69109196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910868476.XA Active CN110688338B (zh) | 2019-09-12 | 2019-09-12 | 一种波特率生成方法、终端及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110688338B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112702145B (zh) * | 2020-12-22 | 2022-02-15 | 北京城建智控科技股份有限公司 | Can总线波特率自配置方法和系统 |
CN113986801B (zh) * | 2021-09-28 | 2024-02-13 | 山东云海国创云计算装备产业创新中心有限公司 | 一种波特率生成方法、装置及存储介质 |
CN114138053B (zh) * | 2021-11-15 | 2024-05-28 | 中科芯集成电路有限公司 | 一种波特率生成器 |
CN116501679B (zh) * | 2023-06-21 | 2023-11-21 | 北京智芯微电子科技有限公司 | 面向高速串行总线通信的自适应波特率生成方法及芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102324927A (zh) * | 2011-05-04 | 2012-01-18 | 中颖电子股份有限公司 | 波特率发生器 |
CN103684678A (zh) * | 2012-11-01 | 2014-03-26 | 国网电力科学研究院 | 一种用于uart的波特率自适应方法、装置及uart |
CN108845897A (zh) * | 2018-05-25 | 2018-11-20 | 北京无线电测量研究所 | 串口通信调试方法、装置及存储介质 |
CN109669899A (zh) * | 2018-11-23 | 2019-04-23 | 中科曙光信息产业成都有限公司 | 自适应调节串口通信波特率的方法及串口装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140153623A1 (en) * | 2012-11-30 | 2014-06-05 | Dinkle Enterprise Co., Ltd. | Device for auto baud rate detection |
CN104158538B (zh) * | 2014-08-22 | 2017-04-05 | 深圳芯邦科技股份有限公司 | 波特率生成方法、波特率发生器及通信设备 |
-
2019
- 2019-09-12 CN CN201910868476.XA patent/CN110688338B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102324927A (zh) * | 2011-05-04 | 2012-01-18 | 中颖电子股份有限公司 | 波特率发生器 |
CN103684678A (zh) * | 2012-11-01 | 2014-03-26 | 国网电力科学研究院 | 一种用于uart的波特率自适应方法、装置及uart |
CN108845897A (zh) * | 2018-05-25 | 2018-11-20 | 北京无线电测量研究所 | 串口通信调试方法、装置及存储介质 |
CN109669899A (zh) * | 2018-11-23 | 2019-04-23 | 中科曙光信息产业成都有限公司 | 自适应调节串口通信波特率的方法及串口装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110688338A (zh) | 2020-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110688338B (zh) | 一种波特率生成方法、终端及存储介质 | |
US3984668A (en) | Method for generating pseudo-random bit sequence words and a device for carrying out the method | |
CN110309665B (zh) | 一种sm2数字签名的快速生成方法和装置 | |
JP2000207052A (ja) | 遅延固定ル―プの初期ロックタイム短縮装置及び方法 | |
US20210382688A1 (en) | Modular operation circuit adopting iterative calculations | |
US12009948B2 (en) | Data processing apparatus and method, base station, and storage medium | |
CN114095039B (zh) | 一种支持码字同步的伴随式计算方法及计算电路 | |
US8644447B2 (en) | System and a method for generating time bases in low power domain | |
US7363552B2 (en) | Method and apparatus for convolutional interleaving/de-interleaving technique | |
CN113452501B (zh) | 时间同步中分数延时值确定方法、装置、终端及存储介质 | |
CN111211779B (zh) | 一种基于fpga的间隔均分设计方法和装置 | |
CN112765073A (zh) | 一种数据采样方法、系统、存储介质以及计算机设备 | |
US11907716B1 (en) | Vector reading and writing method, vector register system, device, and medium | |
US10664240B2 (en) | Cryptographic processing method comprising multiplication of a point of an elliptic curve by a scalar | |
US11764942B2 (en) | Hardware architecture for memory organization for fully homomorphic encryption | |
CN112632887B (zh) | 存储器的时钟延时调整方法及装置、存储介质、终端 | |
EP4060930A3 (en) | Data synchronization device and method | |
CN116257207B (zh) | 一种数据截位方法、模块、计算机设备及存储介质 | |
CN114205052A (zh) | 基于RS编码盲同步的bit位移处理方法和装置 | |
CN116564380B (zh) | Dram中门控脉冲信号的校正方法和装置 | |
EP1096369A2 (en) | A counter readout control apparatus and control method therefor | |
EP4187369A1 (en) | Method and apparatus for generating pseudo-random sequence, electronic device, and storage medium | |
CN214315216U (zh) | 延迟电路 | |
CN110910242B (zh) | 区块链生成方法、装置、终端设备及存储介质 | |
CN109189793A (zh) | 一种业务数据的链表存储方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |