CN113986801B - 一种波特率生成方法、装置及存储介质 - Google Patents
一种波特率生成方法、装置及存储介质 Download PDFInfo
- Publication number
- CN113986801B CN113986801B CN202111145508.7A CN202111145508A CN113986801B CN 113986801 B CN113986801 B CN 113986801B CN 202111145508 A CN202111145508 A CN 202111145508A CN 113986801 B CN113986801 B CN 113986801B
- Authority
- CN
- China
- Prior art keywords
- factor
- frequency division
- target
- division coefficient
- total frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000005070 sampling Methods 0.000 abstract description 19
- 238000004891 communication Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 108010074864 Factor XI Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本申请涉及波特率生成方法、装置及存储介质。方法包括:获取误差允许范围内的总分频系数集,其中总分频系数集中的总分品系数按由小及大的顺序排列;从最优的总分频系数开始,逐步从总分频系数集中取距离最优总分频系数最短的总分频系数,对所选取的总分频系数进行因式分解获取因子对,所述因子对包括第一因子和第二因子,第二因子大于等于对应的第一因子,直至能从相应总分频系数全部的因子对中按照预设的选取规则选取目标因子对;按照对应选取规则的分配规则将目标因子对中的目标第一因子和目标第二因子分配为第一级整数分频电路和第二级整数分频电路的子分频系数。本申请利用两级整数分频电路实现误差小串行信号采样。
Description
技术领域
本申请涉及信号采集领域,尤其涉及一种波特率生成方法、装置及存储介质。
背景技术
UART(Universal Asynchronous Receiver/Transmitter)是一种串行、异步、全双工通信协议,是实现高速数据通信的协议。
为了实现高速数据通信,UART串行信号的频率一般都比较高。二为了对高频率的串行信号进行准确的采集,要求的采样频率是串行信号频率的至少四倍,大多数采样频率需达到串行信号频率的八倍至十六倍。因此,在传统UART收发器中,一般使用两级分频电路来分频以达到所需的波特率,其中,第二级分频电路固定设置为16倍或8倍分频,第一级分频电路的分频系数则由公式分频系数=时钟频率/16/波特率算出。由于分频系数不一定是整数,若采用整数分频电路,则会造成实际生成的波特率与理想的波特率有误差,当接收器和发送器误差过大时则会造成采样错误。现有的方案中,一种解决方法是使用小数分频电路,并且考虑到UART接收协议需要将不同分频系数的脉冲均匀混合。使用小数分频能够保证产生足够精确的波特率,但其实现电路比较复杂,成本更高。因此,需要找到一种应用于整数分频电路、且误差小的方案,以兼顾成本低和误差小的特点。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题,本申请提供一种波特率生成方法、装置及存储介质。
第一方面,本申请提供一种波特率生成方法,包括:
获取误差允许范围内的总分频系数集,其中总分频系数集中的总分品系数按由小及大的顺序排列;
从最优的总分频系数开始,逐步从总分频系数集中取离最优的总分频系数最近的总分频系数作为当前总分频系数,对当前总分频系数进行因式分解获取全部的因子对,所述因子对包括第一因子和第二因子,第二因子大于等于对应的第一因子,直至能从当前总分频系数全部的因子对中按照预设的选取规则选取目标因子对;
按照对应选取规则的分配规则将目标因子对中的目标第一因子和目标第二因子分配为第一级整数分频电路和第二级整数分频电路的子分频系数。
更进一步地,获取误差允许范围内的总分频系数集包括:
创建总分频系数集;
获取误差允许范围内的最小总分频系数和最大总分频系数;
将最小总分频系数加入总分频系数集,将最小总分频系数迭代加一并依次添加到总分频系数集中,直至添加到最大总分频系数。
更进一步地,获取误差允许范围内的最小总分频系数和最大总分频系数包括:
设定波特率误差期望比率;
利用波特率误差期望比率求最大可选波特率和最小可选波特率;
串行信号的时钟频率除以最大可选波特率,并进而四舍五入取整以获取最小总分频系数,串行信号的时钟频率除以最小可选波特率,并进而四舍五入取整以获取最大总分频系数。
更进一步地,串行信号的时钟频率除以目标波特率,并进而四舍五入取整以获取所述最优的总分频系数。
更进一步地,逐步从总分频系数集中取离最优的总分频系数最近的总分频系数作为当前总分频系数,对当前总分频系数进行因式分解获取全部的因子对,直至能从当前总分频系数全部的因子对中按照预设的选取规则选取目标因子对包括:
判断当前总分频系数的全部因子对中是否存在处于6至32范围的第一因子;
是则,从当前总分频系数的6至32范围内的第一因子中选取目标第一因子,以目标第一因子所对应的第二因子为目标第二因子;
否则,从总分频系数集中取离最优的总分频系数最近的总分频系数作为当前总分频系数。
更进一步地,从当前总分频系数的6至32范围内的第一因子中选取目标第一因子,以目标第一因子所对应的第二因子为目标第二因子包括:
从当前总分频系数的全部的因子对的第一因子中选取处于6至32范围的第一因子形成第一因子集;
判断第一因子集中是否存在偶数;
是则,从第一因子集中选取最大的偶数为目标第一因子,选取目标第一因子对应的第二因子为目标第二因子;
否则,从第一因子集中选取最大的奇数为目标第一因子,选取目标第一因子对应的第二因子为目标第二因子。
更进一步地,按照对应选取规则的分配规则将目标因子对中的目标第一因子和目标第二因子分配为第一级整数分频电路和第二级整数分频电路的子分频系数包括:
从第一因子集中选取最大偶数为目标第一因子时,以目标第一因子为第二级整数分频电路的子分频系数,以相应的目标第二因子作为第一级整数分频电路的子分频系数;
从第一因子机中选取最大奇数为目标第一因子时,以目标第一因子为第一级整数分频电路的子分频系数,以相应的目标第二因子作为第二级整数分频电路的子分频系数。
第二方面,本申请提供一种波特率生成装置,包括:
第一计算模块,所述第一计算模块用于时钟频率,目标波特率和波特率误差期望比率计算并生成总分频系数集;
遍历模块,所述遍历模块从最优的总分频系数开始,逐步从总分频系数集中取离最优的总分频系数最近的总分频系数作为当前总分频系数;
第二计算模块,所述第二计算模块用于对当前总分频系数进行因式分解获取全部的因子对;
选择模块,所述选择模块判断当前总分频系数的全部因子对中是否存在目标因子对,存在则按选择规则选出目标因子对;
分配模块,所述分配模块根据选择模块选择因子对的选取规则和所选择的目标因子对来为第一级整数分频电路和第二级整数分频电路分配子分频系数。
更进一步地,波特率生成装置还包括:采集模块,所述采集模块采集对串行信号进行采样的时钟频率;
配置模块,所述配置模块配置目标波特率和波特率误差期望比率。
第三方面,本申请提供一种实现波特率生成方法的存储介质,所述实现波特率生成方法的存储介质存储至少一条指令,读取并执行所述指令实现所述的波特率生成方法。
本申请实施例提供的上述技术方案与现有技术相比具有如下优点:
本申请在误差允许范围内构建总分频系数集,并从最优的总分频系数开始,逐步遍历总分频系数集里未因式分解的总分频系数中选取出误差最小的作为当前总分频系数,对当前总分频系数因式分解获取因子对,判断当前总分频系数的全部因子对中是否存在目标因子对,存在则按预设的选取规则选出目标因子对;选出目标因子对必然在误差允许的范围内,必然能够满足信号采样的精度要求,实现信号采样的高精度。本申请的第一级整数分频电路和第二级整数分频电路均是整数型的分频电路,电路结构简单,实现成本低。综上,本申请兼顾了信号采样的低成本和高精度。
本申请在选取目标第一因子时,优先选择最大偶数,选取偶数能够保证采样时,尽量在信号中点采样,提高采样的准确性。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的波特率生成方法的示意图;
图2为本申请实施例提供的获取误差允许范围内的总分频系数集的流程图;
图3为本申请实施例提供的获取误差允许范围内的最小总分频系数和最大总分频系数的流程图;
图4为本申请实施例提供的从最优的总分频系数开始,逐步从总分频系数集中取离最优的总分频系数最近的总分频系数作为当前总分频系数,对当前总分频系数进行因式分解获取全部的因子对,直至能从当前总分频系数全部的因子对中按照预设的选取规则选取目标因子对的流程图;
图5为本申请实施例提供的从当前总分频系数的6至32范围内的第一因子中选取目标第一因子,以目标第一因子所对应的第二因子为目标第二因子的流程图;
图6为本申请实施例提供的按照对应选取规则的分配规则将目标因子对中的目标第一因子和目标第二因子分配为第一级整数分频电路和第二级整数分频电路的子分频系数的流程图;
图7为应用本申请实施例的结果与现有技术的结果数据表;
图8为本申请实施例提供的一种波特率生成装置的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
实施例1
参阅图1所示,本申请实施例提供一种波特率生成方法,包括:
S100,获取误差允许范围内的总分频系数集,其中总分频系数集中的总分品系数按由小及大的顺序排列。具体实施过程中,参阅图2所示,获取误差允许范围内的总分频系数集的过程包括:
S101,创建一个空的总分频系数集。
S102,获取误差允许范围内的最小总分频系数和最大总分频系数;
具体的,参阅图3所示,所述获取误差允许范围内的最小总分频系数和最大总分频系数包括:
S1021,预先设定波特率误差期望比率e;
S1022,利用波特率误差期望比率求最大可选波特率和最小可选波特率;具体的,计算公式如下:buad_max=(1+e)×buad,buad_min=(1-e)×buad其中,buad_max为最大可选波特率,e为波特率误差期望比率,buad为目标波特率,buad_min为最小可选波特率。
S1023,利用时钟频率除以最大可选波特率,并进而四舍五入取整以获取最小总分频系数,利用时钟频率除以最小可选波特率,并进而四舍五入取整以获取最大总分频系数。具体的,计算公式如下:
S103,将最小总分频系数加入总分频系数集,将最小总分频系数迭代加一并依次添加到总分频系数集中,直至添加到最大总分频系数。
如,采样的时钟频率为52MHz,目标波特率为38400bps,波特率误差期望比率为0.2%时:
计算最大可选波特率为(1+0.2%)×38400bps=38476.8,计算最小可选波特率为(1-0.2%)×38400bps=38323.2。
进而利用时钟频率除以最大可选波特率,并进而四舍五入取整以获取最小总分频系数为1351,利用时钟频率除以最小可选波特率,并进而四舍五入取整以获取最大总分频系数为1357。
将最小总分频系数加入总分频系数集,将最小总分频系数迭代加一并依次添加到总分频系数集中,直至添加到最大总分频系数获得总分品数据集{1351,1352,1353,1354,1355,1356,1357}。
S200,从最优的总分频系数开始,逐步从总分频系数集中取离最优的总分频系数最近的总分频系数作为当前总分频系数,对当前总分频系数进行因式分解获取全部的因子对,所述因子对包括第一因子和第二因子,第二因子大于等于对应的第一因子,直至能从当前总分频系数全部的因子对中按照预设的选取规则选取目标因子对。
具体实施过程中,参阅图4所示,过程包括:
S201,确定最优的总分频系数;时钟频率除以目标波特率,并进而四舍五入取整以获取所述最优的总分频系数。
S202,以最优的总分频系数开始为当前总分频系数。
S203,对当前总分频系数进行因式分解获取全部的因子对。
S204,判断当前总分频系数的全部因子对中是否存在处于6至32范围的第一因子;是则,认为能够从当前总分频系数全部的因子对中按照预设的选取规则选取目标因子对,且执行S205;否则,当前总分频系数全部的因子对中没有按照预设的选取规则选取目标因子对,执行S206。
S205,从当前总分频系数的6至32范围内的第一因子中选取目标第一因子,以目标第一因子所对应的第二因子为目标第二因子;
具体的,参阅图5所示,从当前总分频系数的6至32范围内的第一因子中选取目标第一因子,以目标第一因子所对应的第二因子为目标第二因子包括:
S2051,从当前总分频系数的全部的因子对的第一因子中选取处于6至32范围的第一因子形成第一因子集;
S2052,判断第一因子集中是否存在偶数;
是则,S2053,从第一因子集中选取最大的偶数为目标第一因子,选取目标第一因子对应的第二因子为目标第二因子;
否则,S2054,从第一因子集中选取最大的奇数为目标第一因子,选取目标第一因子对应的第二因子为目标第二因子。
S206,从总分频系数集中取离最优的总分频系数最近的总分频系数作为当前总分频系数,跳至S203。通过选取离最优的总分频系数最近的总分频系数作为当前总分频系数,从总分频系数集未因式分解的总分频系数中选取误差最小的作为当前总分频系数。
如:采样的时钟频率为52MHz,目标波特率为38400bps,波特率误差期望比率为0.2%时:
按S201,计算出最优的总分频系数为1354。
对于总分品数据集{1351,1352,1353,1354,1355,1356,1357},从1354开始进行因式分解获取1354全部的因子对,以{第一因子,第二因子}的形式记录全部的因子对{1,1354}、{2,677}。
而1354的因子对中第一因子均不处于6至32范围,因此,执行S207,选取距离1354最近的1355和1353;
对于1355进行因式分解获取1355的因子对:{1,1355}、{5,271}仍不满足条件。
对于1353进行因式分解获取1353的因子对:{1,1353}、{3,451}、{11,123}、{33,41}。取6至32范围中的11形成第一因子集,第一因子集中不含偶数,则从第一因子集中选取最大的奇数11为目标第一因子,选取目标第一因子11对应的第二因子123为目标第二因子。
S300,按照对应选取规则的分配规则将目标因子对中的目标第一因子和目标第二因子分配为第一级整数分频电路和第二级整数分频电路的子分频系数。
具体实施过程中,参阅图6所示,所述按照对应选取规则的分配规则将目标因子对中的目标第一因子和目标第二因子分配为第一级整数分频电路和第二级整数分频电路的子分频系数包括:
S301,判断目标第一因子是否为偶数,是则执行S302,否则执行S303。
S302,从第一因子集中选取最大偶数为目标第一因子时,以目标第一因子为第二级整数分频电路的子分频系数,以相应的目标第二因子作为第一级整数分频电路的子分频系数;
S303,从第一因子机中选取最大奇数为目标第一因子时,以目标第一因子为第一级整数分频电路的子分频系数,以相应的目标第二因子作为第二级整数分频电路的子分频系数。
以目标第一因子11为第一级整数分频电路的子分频系数,以相应的目标第二因子123作为第二级整数分频电路的子分频系数。
参阅图7所示,对比本身请与现有方法,本申请波特率误差比为0.086%,而现有方法的波特率误差比为0.429%。与现有方法相比,本申请中因子对选择目标因子对的过程是基于误差允许范围内的总分频系数集的,这就使得本申请所选择的出的目标因子对中的目标第一因子和目标第二因子总能使采样误差小于预期的误差。
实施例2
参阅图8所示,本申请实施例提供一种波特率生成装置,包括:
采集模块,所述采集模块采集对串行信号进行采样的时钟频率;
配置模块,所述配置模块配置目标波特率和波特率误差期望比率;
第一计算模块,所述第一计算模块用于根据所述采集模块所采集的时钟频率、所述配置模块所配置的目标波特率和波特率误差期望比率来计算并生成总分频系数集;
遍历模块,所述遍历模块从最优的总分频系数开始,逐步从总分频系数集中取离最优的总分频系数最近的总分频系数作为当前总分频系数;
第二计算模块,所述第二计算模块用于对当前总分频系数进行因式分解获取全部的因子对;
选择模块,所述选择模块判断当前总分频系数的全部因子对中是否存在目标因子对,存在则按选择规则选出目标因子对;
分配模块,所述分配模块根据选择模块选择因子对的选取规则和所选择的目标因子对来为第一级整数分频电路和第二级整数分频电路分配子分频系数。
实施例3
本申请实施例提供一种实现波特率生成方法的存储介质,所述实现波特率生成方法的存储介质存储至少一条指令,读取并执行所述指令实现所述的波特率生成方法。
本申请在误差允许范围内构建总分频系数集,并从最优的总分频系数开始,逐步遍历总分频系数集里未因式分解的总分频系数中选取出误差最小的作为当前总分频系数,对当前总分频系数因式分解获取因子对,判断当前总分频系数的全部因子对中是否存在目标因子对,存在则按预设的选取规则选出目标因子对;选出目标因子对必然在误差允许的范围内,必然能够满足信号采样的精度要求,实现信号采样的高精度。本申请的第一级整数分频电路和第二级整数分频电路均是整数型的分频电路,电路结构简单,实现成本低。综上,本申请兼顾了信号采样的低成本和高精度。
本申请在选取目标第一因子时,优先选择最大偶数,选取偶数能够保证采样时,尽量在信号中点采样,提高采样的准确性。
在本发明所提供的实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
以上所述仅是本发明的具体实施方式,使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种波特率生成方法,其特征在于,包括:
获取误差允许范围内的总分频系数集,其中总分频系数集中的总分频系数按由小及大的顺序排列;
从最优的总分频系数开始,逐步从总分频系数集中取离最优的总分频系数最近的总分频系数作为当前总分频系数,对当前总分频系数进行因式分解获取全部的因子对,所述因子对包括第一因子和第二因子,第二因子大于等于对应的第一因子,直至能从当前总分频系数全部的因子对中按照预设的选取规则选取目标因子对,包括:
判断当前总分频系数的全部因子对中是否存在处于6至32范围的第一因子;
是则,从当前总分频系数的6至32范围内的第一因子中选取目标第一因子,以目标第一因子所对应的第二因子为目标第二因子包括:
从当前总分频系数的全部的因子对的第一因子中选取处于6至32范围的第一因子形成第一因子集;判断第一因子集中是否存在偶数;是则,从第一因子集中选取最大的偶数为目标第一因子,选取目标第一因子对应的第二因子为目标第二因子;否则,从第一因子集中选取最大的奇数为目标第一因子,选取目标第一因子对应的第二因子为目标第二因子以目标第一因子所对应的第二因子为目标第二因子;
否则,从总分频系数集中取离最优的总分频系数最近的总分频系数作为当前总分频系数,对当前总分频系数进行因式分解获取全部的因子对;
按照对应选取规则的分配规则将目标因子对中的目标第一因子和目标第二因子分配为第一级整数分频电路和第二级整数分频电路的子分频系数。
2.根据权利要求1所述波特率生成方法,其特征在于,获取误差允许范围内的总分频系数集包括:
创建总分频系数集;
获取误差允许范围内的最小总分频系数和最大总分频系数;
将最小总分频系数加入总分频系数集,将最小总分频系数迭代加一并依次添加到总分频系数集中,直至添加到最大总分频系数。
3.根据权利要求2所述波特率生成方法,其特征在于,获取误差允许范围内的最小总分频系数和最大总分频系数包括:
设定波特率误差期望比率;
利用波特率误差期望比率求最大可选波特率和最小可选波特率;
利用时钟频率除以最大可选波特率,并进而四舍五入取整以获取最小总分频系数,利用时钟频率除以最小可选波特率,并进而四舍五入取整以获取最大总分频系数。
4.根据权利要求1所述波特率生成方法,其特征在于,利用时钟频率除以目标波特率,并进而四舍五入取整以获取所述最优的总分频系数。
5.根据权利要求1所述波特率生成方法,其特征在于,按照对应选取规则的分配规则将目标因子对中的目标第一因子和目标第二因子分配为第一级整数分频电路和第二级整数分频电路的子分频系数包括:
从第一因子集中选取最大偶数为目标第一因子时,以目标第一因子为第二级整数分频电路的子分频系数,以相应的目标第二因子作为第一级整数分频电路的子分频系数;
从第一因子机中选取最大奇数为目标第一因子时,以目标第一因子为第一级整数分频电路的子分频系数,以相应的目标第二因子作为第二级整数分频电路的子分频系数。
6.一种波特率生成装置,其特征在于,包括:
第一计算模块,所述第一计算模块用于根据时钟频率,目标波特率和波特率误差期望比率计算并生成总分频系数集;
遍历模块,所述遍历模块从最优的总分频系数开始,逐步从总分频系数集中取离最优的总分频系数最近的总分频系数作为当前总分频系数;
第二计算模块,所述第二计算模块用于对当前总分频系数进行因式分解获取全部的因子对;
选择模块,所述选择模块判断当前总分频系数的全部因子对中是否存在目标因子对,存在则按选择规则选出目标因子对;包括:判断当前总分频系数的全部因子对中是否存在处于6至32范围的第一因子;是则,从当前总分频系数的6至32范围内的第一因子中选取目标第一因子,以目标第一因子所对应的第二因子为目标第二因子包括:从当前总分频系数的全部的因子对的第一因子中选取处于6至32范围的第一因子形成第一因子集;判断第一因子集中是否存在偶数;是则,从第一因子集中选取最大的偶数为目标第一因子,选取目标第一因子对应的第二因子为目标第二因子;否则,从第一因子集中选取最大的奇数为目标第一因子,选取目标第一因子对应的第二因子为目标第二因子以目标第一因子所对应的第二因子为目标第二因子;
否则,遍历模块从总分频系数集中取离最优的总分频系数最近的总分频系数作为当前总分频系数,第二计算模块对当前总分频系数进行因式分解获取全部的因子对;
分配模块,所述分配模块根据选择模块选择因子对的选取规则和所选择的目标因子对来为第一级整数分频电路和第二级整数分频电路分配子分频系数。
7.根据权利要求6所述的波特率生成装置,其特征在于,还包括:采集模块,所述采集模块采集时钟频率;
配置模块,所述配置模块配置目标波特率和波特率误差期望比率。
8.一种实现波特率生成方法的存储介质,其特征在于,所述实现波特率生成方法的存储介质存储至少一条指令,处理器读取并执行所述指令实现如权利要求1-5任一所述的波特率生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111145508.7A CN113986801B (zh) | 2021-09-28 | 2021-09-28 | 一种波特率生成方法、装置及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111145508.7A CN113986801B (zh) | 2021-09-28 | 2021-09-28 | 一种波特率生成方法、装置及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113986801A CN113986801A (zh) | 2022-01-28 |
CN113986801B true CN113986801B (zh) | 2024-02-13 |
Family
ID=79737083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111145508.7A Active CN113986801B (zh) | 2021-09-28 | 2021-09-28 | 一种波特率生成方法、装置及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113986801B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114740948A (zh) * | 2022-04-18 | 2022-07-12 | 西安全志科技有限公司 | 一种时钟分频方法及装置 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050040289A (ko) * | 2003-10-28 | 2005-05-03 | 매그나칩 반도체 유한회사 | 범용 비동기 송수신기의 입력 클럭 발생 장치 |
JP2010011389A (ja) * | 2008-06-30 | 2010-01-14 | Digital Electronics Corp | 分周器 |
CN102946247A (zh) * | 2012-11-08 | 2013-02-27 | 东南大学 | I2s接口时钟电路的分频电路 |
CN103036823A (zh) * | 2012-12-14 | 2013-04-10 | 中船重工(武汉)凌久电子有限责任公司 | 基于fpga的波特率快速自适应方法、处理器及接收端 |
CN103580684A (zh) * | 2012-08-07 | 2014-02-12 | 国民技术股份有限公司 | 一种芯片时钟信号产生电路及芯片系统 |
CN104158538A (zh) * | 2014-08-22 | 2014-11-19 | 深圳芯邦科技股份有限公司 | 波特率生成方法、波特率发生器及通信设备 |
CN107203485A (zh) * | 2017-05-24 | 2017-09-26 | 杭州迪普科技股份有限公司 | 一种波特率的自适应方法及装置 |
CN110413558A (zh) * | 2019-07-15 | 2019-11-05 | 广芯微电子(广州)股份有限公司 | 一种实现低功耗串口模块动态分频方法 |
CN110688338A (zh) * | 2019-09-12 | 2020-01-14 | 深圳市航顺芯片技术研发有限公司 | 一种波特率生成方法、终端及存储介质 |
CN111711444A (zh) * | 2019-03-18 | 2020-09-25 | 华大半导体有限公司 | 一种专用波特率发生器及通信方法 |
CN111800249A (zh) * | 2020-07-06 | 2020-10-20 | 山东管理学院 | 串行通信波特率误差容忍范围提升方法及系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102684654B (zh) * | 2012-04-20 | 2014-12-10 | 华为技术有限公司 | 时钟信号发生器 |
WO2020029023A1 (zh) * | 2018-08-06 | 2020-02-13 | 深圳市汇顶科技股份有限公司 | 波特率校准电路及串口芯片 |
-
2021
- 2021-09-28 CN CN202111145508.7A patent/CN113986801B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050040289A (ko) * | 2003-10-28 | 2005-05-03 | 매그나칩 반도체 유한회사 | 범용 비동기 송수신기의 입력 클럭 발생 장치 |
JP2010011389A (ja) * | 2008-06-30 | 2010-01-14 | Digital Electronics Corp | 分周器 |
CN103580684A (zh) * | 2012-08-07 | 2014-02-12 | 国民技术股份有限公司 | 一种芯片时钟信号产生电路及芯片系统 |
CN102946247A (zh) * | 2012-11-08 | 2013-02-27 | 东南大学 | I2s接口时钟电路的分频电路 |
CN103036823A (zh) * | 2012-12-14 | 2013-04-10 | 中船重工(武汉)凌久电子有限责任公司 | 基于fpga的波特率快速自适应方法、处理器及接收端 |
CN104158538A (zh) * | 2014-08-22 | 2014-11-19 | 深圳芯邦科技股份有限公司 | 波特率生成方法、波特率发生器及通信设备 |
CN107203485A (zh) * | 2017-05-24 | 2017-09-26 | 杭州迪普科技股份有限公司 | 一种波特率的自适应方法及装置 |
CN111711444A (zh) * | 2019-03-18 | 2020-09-25 | 华大半导体有限公司 | 一种专用波特率发生器及通信方法 |
CN110413558A (zh) * | 2019-07-15 | 2019-11-05 | 广芯微电子(广州)股份有限公司 | 一种实现低功耗串口模块动态分频方法 |
CN110688338A (zh) * | 2019-09-12 | 2020-01-14 | 深圳市航顺芯片技术研发有限公司 | 一种波特率生成方法、终端及存储介质 |
CN111800249A (zh) * | 2020-07-06 | 2020-10-20 | 山东管理学院 | 串行通信波特率误差容忍范围提升方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN113986801A (zh) | 2022-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4247754B2 (ja) | 通信処理装置、情報処理装置、通信システム、通信処理方法、情報処理方法、およびプログラム | |
CN113986801B (zh) | 一种波特率生成方法、装置及存储介质 | |
CN110034891B (zh) | 一种系统信息配置方法和装置 | |
EP3843440A1 (en) | Network slice selection method and device | |
CN110753131A (zh) | 微服务分布式限流方法及装置、存储介质和电子设备 | |
JP2022066220A (ja) | Polar符号符号化方法および装置 | |
CN110535597B (zh) | 准共址参考信号确定方法、装置、网络设备和存储介质 | |
US20190190692A1 (en) | Method for obtaining phase detection signal in clock recovery circuit and phase detector | |
CN112469136A (zh) | 一种上行正交频分多址随机接入的方法和装置 | |
CN111866902B (zh) | 资源利用率的评估方法和装置 | |
CN106936937B (zh) | 用于互联网业务交互的通用接口的实现方法和装置 | |
JP7208763B2 (ja) | 通信装置、通信装置の制御方法、およびプログラム | |
CN108811101B (zh) | 一种预编码矩阵指示方法、终端和网络侧设备 | |
CN112205023B (zh) | 蜂窝电信网络 | |
KR20220131977A (ko) | 클록 송신 장치 및 방법, 클록 수신 장치 및 방법 | |
CN110278119B (zh) | 边缘节点的资源分配方法、资源分配装置 | |
CN114285509A (zh) | Aau群时延波动补偿方法、装置、电子设备及存储介质 | |
CN115190498A (zh) | 增强的csi-rs传输、发送反馈信息的方法、装置、设备及介质 | |
CN112799994A (zh) | 从机序列号上报方法、获取方法及终端设备 | |
JP2001358691A (ja) | 時分割かつ周波数多重通信装置およびスロット割り当て方法 | |
CN112188621B (zh) | 一种信息确定方法、装置、设备及计算机可读存储介质 | |
CN116015585B (zh) | Srs资源分配系统、方法、电子设备及存储介质 | |
CN116488767B (zh) | 交换芯片的时钟控制方法,系统和设备,以及交换板 | |
CN116775302A (zh) | 数据交互方法、存储系统、电子设备及存储介质 | |
EP4243285A1 (en) | Filtering method, server and storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |