CN110678996B - 具有贯穿衬底通孔核心的三维互连多裸片电感器 - Google Patents

具有贯穿衬底通孔核心的三维互连多裸片电感器 Download PDF

Info

Publication number
CN110678996B
CN110678996B CN201880035169.7A CN201880035169A CN110678996B CN 110678996 B CN110678996 B CN 110678996B CN 201880035169 A CN201880035169 A CN 201880035169A CN 110678996 B CN110678996 B CN 110678996B
Authority
CN
China
Prior art keywords
tsv
substantially spiral
die
conductor
shaped conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880035169.7A
Other languages
English (en)
Other versions
CN110678996A (zh
Inventor
凯尔·K·柯比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110678996A publication Critical patent/CN110678996A/zh
Application granted granted Critical
Publication of CN110678996B publication Critical patent/CN110678996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供一种半导体装置，其具有第一裸片及第二裸片。所述装置的所述第一裸片包含：第一表面；及贯穿衬底通孔TSV，其至少基本上延伸穿过所述第一裸片，所述TSV具有延伸超过所述第一表面的部分。所述第一裸片进一步包含围绕所述TSV安置的第一基本上螺旋形导体。所述装置的所述第二裸片包含：第二表面；开口；其位于所述第二表面中，所述TSV的所述部分经安置在所述开口中；及第二基本上螺旋形导体，其围绕所述开口安置。

Description

具有贯穿衬底通孔核心的三维互连多裸片电感器
相关申请案的交叉参考
本申请案含有与标题为“具有用于无线信号及功率耦合的背侧线圈的半导体装置(SEMICONDUCTOR DEVICES WITH BACK-SIDE COILS FOR WIRELESS SIGNAL AND POWERCOUPLING)”的由凯尔K.卡比(Kyle K.Kirby)同时申请的美国专利申请案相关的标的物。其揭示内容以引用方式并入本文中的相关申请案转让给美光科技公司且由代理档案号10829-9206.US00标识。
本申请案含有与标题为“具有用于无线信号及功率耦合的贯穿衬底线圈的半导体装置(SEMICONDUCTOR DEVICES WITH THROUGH-SUBSTRATE COILS FOR WIRELESS SIGNALAND POWER COUPLING)”的由凯尔K.卡比同时申请的美国专利申请案相关的标的物。其揭示内容以引用方式并入本文中的相关申请案转让给美光科技公司且由代理档案号10829-9207.US00标识。
本申请案含有与标题为“具有耦合贯穿衬底通孔核心的电感器(INDUCTORS WITHCOUPLED THROUGH-SUBSTRATE VIA CORES)”的由凯尔K.卡比同时申请的美国专利申请案相关的标的物。其揭示内容以引用方式并入本文中的相关申请案转让给美光科技公司且由代理档案号10829-9208.US00识别。
本申请案含有与标题为“具有耦合贯穿衬底通孔核心的多裸片电感器(MULTI-DIEINDUCTORS WITH COUPLED THROUGH-SUBSTRATE VIA CORES)”的由凯尔K.卡比同时申请的美国专利申请案相关的标的物。其揭示内容以引用方式并入本文中的相关申请案转让给美光科技公司且由代理档案号10829-9220.US00识别。
技术领域
本发明一般来说涉及半导体装置，且更特定来说涉及包含具有贯穿衬底通孔核心的多裸片电感器的半导体装置以及其制作及使用方法。
背景技术
随着电子电路的小型化需求不断增长，最小化例如电感器的各种电路元件的需求飞速增长。在许多离散元件电路(例如阻抗匹配电路、线性滤波器及各种电源电路)中，电感器是重要组件。由于传统电感器是大型组件，所以电感器的成功小型化面临具挑战性的工程问题。
一种小型化电感器的方法是使用标准集成电路建构块(例如电阻器、电容器)及有源电路(例如运算放大器)来设计模拟离散电感器的电性质的有源电感器。有源电感器可经设计为具有高电感及高Q因子，但使用这些设计所制造的电感器消耗大量功率且生成噪声。另一方法是使用常规集成电路工艺来制造螺旋式电感器。不幸的是，单个层级(例如平面)中的螺旋电感器占据大表面积，使得制造具有高电感的螺旋电感器会很昂贵且大小过大。因此，需要其它方法来小型化半导体装置中的电感元件。
附图说明
图1是根据本发明的实施例的多裸片半导体装置的第一裸片的简化横截面视图。
图2是根据本发明的实施例的多裸片半导体装置的第一裸片的简化横截面视图。
图3是根据本发明的实施例所配置的包含具有贯穿衬底通孔核心的耦合电感器的多裸片半导体装置的简化横截面视图。
图4是根据本发明的实施例所配置的围绕贯穿衬底通孔安置的基本上螺旋形导体的简化透视图。
图5是根据本发明的实施例所配置的包含具有贯穿衬底通孔核心的耦合电感器的多裸片半导体装置的简化横截面视图。
图6是根据本发明的实施例所配置的包含具有贯穿衬底通孔核心的耦合电感器的多裸片半导体装置的简化分解透视图。
图7是根据本发明的实施例所配置的包含具有贯穿衬底通孔核心的耦合电感器的多裸片半导体装置的简化横截面视图。
图8是根据本发明的实施例所配置的包含具有贯穿衬底通孔核心的耦合电感器的多裸片半导体装置的简化横截面视图。
图9是根据本发明的实施例所配置的包含具有贯穿衬底通孔核心的耦合电感器的多裸片半导体装置的简化横截面视图。
图10是根据本发明的实施例所配置的围绕贯穿衬底通孔安置的基本上螺旋形导体的简化透视图。
图11A到11H是根据本发明的实施例的制造过程的各个阶段处的包含具有贯穿衬底通孔核心的耦合电感器的多裸片半导体装置的简化横截面视图及透视图。
图12是绘示根据本发明的实施例的制造包含具有贯穿衬底通孔核心的耦合电感器的多裸片半导体装置的方法的流程图。
图13是绘示根据本发明的实施例的制造包含具有贯穿衬底通孔核心的耦合电感器的多裸片半导体装置的方法的流程图。
图14是绘示根据本发明的实施例的制造包含具有贯穿衬底通孔核心的耦合电感器的多裸片半导体装置的方法的流程图。
具体实施方式
在下文描述中论述众多具体细节以提供本发明的实施例的透彻且可行描述。然而，所属领域技术人员将认识到，可在无一或多个具体细节的情况下实践本发明。在其它情况下，未展示或未详细描述通常与半导体装置相关联的熟知结构或操作以避免模糊本发明的其它方面。一般来说，应了解，除本文中所揭示的所述具体实施例以外的各种其它装置、系统及方法可在本发明的范围内。
如上文所论述，随着对占据小面积、具有高电感的电感器的需求不断增加，半导体装置不断完善设计。这些需求在具有不同裸片中的耦合电感器的多裸片装置中尤其迫切，其中电感器耦合的效率可部分取决于具有高电感的电感器。因此，根据本发明的半导体装置的若干实施例可提供具有贯穿衬底通孔核心的多裸片耦合电感器，其可提供高电感及高效耦合同时仅占用小面积。
本发明的若干实施例涉及包括多个裸片的半导体装置。在一个实施例中，半导体装置包括第一裸片及第二裸片。装置的第一裸片包含第一表面及至少基本上延伸穿过第一裸片的贯穿衬底通孔(TSV)，TSV具有延伸超过第一表面的部分。第一裸片可进一步包含围绕TSV安置的第一基本上螺旋形导体。装置的第二裸片包含第二表面、其中安置TSV的部分的第二表面中的开口及围绕开口安置的第二基本上螺旋形导体。第一基本上螺旋形导体可为经配置以响应于第一基本上螺旋形导体中的第一变化电流而在TSV中诱发磁场的变化的非平面螺旋，且第二基本上螺旋形导体可为经配置以响应于TSV的部分中的磁场的变化而在其中诱发第二变化电流的非平面螺旋。
图1是根据本发明的实施例的多裸片半导体装置的第一裸片100的简化横截面视图。第一裸片100包含第一衬底101a及第一绝缘材料101b。第一裸片100进一步包含至少基本上延伸穿过第一裸片100的TSV 102(例如，大致从第一绝缘材料101b的顶部表面延伸且向下穿过第一衬底101a)，其中部分102a延伸到第一衬底101a的底部表面下方。第一裸片100还包含围绕TSV 102安置的第一基本上螺旋形导体103(“导体103”)。在本实施例中，第一导体103被展示为包含围绕TSV 102的三个完整匝(103a、103b及103c)。第一导体103可通过引线120a及120b可操作地连接到其它电路元件(未展示)。
第一导体103的匝103a到103c彼此电绝缘且与TSV 102电绝缘。在一个实施例中，第一绝缘材料101b电隔离第一导体103与TSV 102。在另一实施例中，第一导体103可具有由电介质或绝缘外层覆盖(例如，涂覆)的导电内区域。例如，第一导体103的外层可为氧化物层，且第一导体103的内区域可为铜、金、钨或其合金。TSV 102还可包含外层及外层内的磁性材料。外层可为电隔离TSV 102的磁性材料与第一导体103的电介质或绝缘材料(例如氧化硅、氮化硅、聚酰亚胺等)。第一导体103的一个方面是个别匝103a到103c相对于TSV 102的纵向维度“L”界定非平面螺旋。在第一导体103的非平面螺旋中，每一后续匝103a到103c位于沿TSV 102的纵向维度L的不同高度处。
根据本发明的一个实施例，第一衬底101a可为适合于半导体处理方法的数种衬底材料中的任一者，包含硅、玻璃、砷化镓、氮化镓、有机层板、模制化合物(例如，用于扇出晶片级处理的重组晶片)等等。所属领域技术人员将容易理解，可通过将高纵横比孔蚀刻到衬底材料中且在一或多个沉积及/或电镀步骤中使用一或多种材料填充所述孔来制造贯穿衬底通孔，例如TSV 102。因此，TSV 102至少基本上延伸穿过第一衬底101a，这与额外地建构在第一衬底101a的顶部上的其它电路元件不同。例如，第一衬底101a可为约100μm厚的薄化硅晶片，且TSV 102可从第一绝缘材料101b的顶部表面附近延伸，穿过第一衬底101a，使得TSV 102的部分102a从第一衬底101a的底部表面突出10μm以上。
转到图2，其绘示根据本发明的实施例的多裸片半导体装置的第二裸片200的简化横截面视图。第二裸片200包含第二衬底201a及第二绝缘材料201b。根据本发明的一个实施例，第二衬底201a可为适合于半导体处理方法的数种衬底材料中的任一者，包含硅、玻璃、砷化镓、氮化镓、有机层板、模制化合物(例如，用于扇出晶片级处理的重组晶片)等等。第二裸片200进一步包含开口202，开口202从第二绝缘材料201b的顶部表面延伸到第二衬底201a的顶部表面附近(例如，其中第二绝缘材料201b的薄层覆盖第二衬底201a)。第二裸片200进一步包含围绕开口202安置的第二基本上螺旋形导体203(“导体203”)。在本实施例中，第二导体203被展示为包含围绕开口202的三个完整匝(203a、203b及203c)。第二导体203可通过引线220a及220b可操作地连接到其它电路元件(未展示)。
转到图3，其绘示根据本发明的实施例的包含第一裸片100及第二裸片200的多裸片半导体装置300的简化横截面视图。如参考图3可见，延伸到第一裸片100的第一衬底101a的底部表面下方的TSV 102的部分102a经安置在第二裸片200中的开口202内。因此，第二导体203围绕TSV 102的部分102a安置(例如，与TSV 102同轴)。第二导体203的三个匝203a到203c彼此电绝缘且与TSV 102电绝缘。在一个实施例中，绝缘材料201b电隔离第二导体203与TSV 102。在另一实施例中，第二导体203可具有由电介质或绝缘外层覆盖(例如，涂覆)的导电内区域。例如，第二导体203的外层可为氧化物层，且第二导体203的内区域可为铜、金、钨或其合金。如上文所阐述，TSV 102还可包含外层及外层内的磁性材料。外层可为电隔离TSV 102的磁性材料与第二导体203的电介质或绝缘材料(例如氧化硅、氮化硅、聚酰亚胺等)。第二导体203的一个方面是个别匝203a到203c相对于开口202的纵向维度“L”界定非平面螺旋。在第二导体203的非平面螺旋中，每一后续匝203a到203c位于沿开口的纵向维度L的不同高度处。此外，开口202还可部分填充有模制化合物(未展示)或其它填充材料以消除TSV 102的外表面与开口202的内表面之间的空间中的空隙或残存气体。
根据一个实施例，第一导体103可经配置以响应于电流经过第一导体103(例如，由跨引线120a及120b所施加的电压差提供)而在TSV 102中诱发磁场。可通过改变经过第一导体103的电流(例如，通过施加交流电或通过在高电压状态与低电压状态之间重复切换)而在TSV 102中诱发变化磁场，这又在第二导体203中诱发变化电流。以这种方式，可在包括第一导体103的电路与包括第二导体203的另一电路之间耦合信号及/或功率。
在另一实施例中，第二导体203可经配置以响应于电流经过第二导体203(例如，由跨引线220a及220b所施加的电压差提供)而在TSV 102中诱发磁场。可通过改变经过第二导体203的电流(例如，通过施加交流电或通过在高电压状态与低电压状态之间重复切换)而在TSV 102中诱发变化磁场，这又在第一导体103中诱发变化电流。以这种方式，可在包括第二导体203的电路与包括第一导体103的另一电路之间耦合信号及/或功率。
根据本发明的一个实施例，TSV 102可包含磁性材料(例如具有高于第一衬底101a及第二衬底201a的材料及/或第一绝缘材料101b及第二绝缘材料201b的磁导率的材料)以在电流流过第一导体103及/或第二导体203时增强TSV 102中的磁场。磁性材料可为铁磁体、亚铁磁体或其组合。TSV 102可包含单种组合物的块状材料或不同材料的离散区域(例如同轴层压层)中的一种以上材料。例如，TSV 102可包含镍、铁、钴、铌或其合金。
根据本发明的实施例，TSV 102可包含具有期望磁性性质(例如由镍、铁、钴、铌或其合金所提供的高磁导率)的块状材料或可包含多个离散层(其中仅部分是磁性的)。例如，在高纵横比蚀刻及绝缘体沉积之后，可在使用磁性材料来填充绝缘蚀刻孔的单个金属化步骤中提供TSV 102。在另一实施例中，可在提供同轴层(例如，通过一或多个非磁性层分离的两个或两个以上磁性层)的多个步骤中形成TSV 102。例如，可在由下往上填充操作之前执行多个保形电镀操作以提供具有分离磁性材料核心及外磁性材料同轴层的非磁性材料同轴层的TSV。就这一点来说，第一保形电镀步骤可使用磁性材料(例如镍、铁、钴、铌或其合金)来部分填充且窄化蚀刻孔，第二保形电镀步骤可使用非磁性材料(例如聚酰亚胺等等)来进一步部分填充且进一步窄化孔，且后续由下往上电镀步骤(例如，在将晶种材料沉积在窄化开口的底部处之后)可使用另一磁性材料(例如镍、铁、钴、铌或其合金)来完全填充窄化孔。具有磁性及非磁性材料的层压同轴层的此结构可有助于减少磁通量所穿过的TSV中的涡流损失。
在本发明的若干实施例中，围绕TSV核心(或围绕经配置以接纳TSV核心的部分的开口)的导电绕组无需为平滑螺旋形。尽管导体103及203在图1到3中示意性且功能性地被绘示为具有在横截面中看似与相应衬底的表面的距离逐渐增大的匝，但所属领域技术人员将容易理解，制造具有垂直于衬底的表面的轴线的平滑螺旋面临重大工程挑战。因此，如本文中所使用，“基本上螺旋形”导体描述具有沿TSV的纵向维度L(例如垂直于衬底平面的z维度)分离但未必沿z维度平滑变动(例如，基本上螺旋形状不具有弧形弯曲表面及恒定螺距角)的匝的导体。确切来说，导体的个别匝可具有零度的螺距角且相邻匝可通过具有较大螺距的陡直或甚至垂直连接器(例如迹线或通孔)彼此电耦合，使得“基本上螺旋形”导体可具有阶梯状结构。此外，由基本上螺旋形导体的个别匝的路径所勾画的平面形状无需为椭圆形或圆形。为便于与高效半导体处理方法(例如，使用具成本效益的主光罩进行屏蔽)集成在一起，基本上螺旋形导体的个别匝可在平面视图中勾画多边形路径(例如围绕TSV 102或开口202的正方形、六边形、八边形、或一些其它规则或不规则多边形形状)。因此，如本文中所使用，“基本上螺旋形”导体描述非平面螺旋导体，其具有在平面视图(例如，平行于衬底表面的平面)中勾画包围中心轴线的任何形状(包含圆形、椭圆形、规则多边形、不规则多边形或其某个组合)的匝。
图4是根据本发明的实施例所配置的围绕贯穿衬底通孔402安置的基本上螺旋形导体404(“导体404”)的简化透视图。为更易于绘示图4中所绘示的导体404的基本上螺旋形状，已从绘图消除其中安置导体404及TSV 402的装置的衬底材料、绝缘材料及其它细节。如参考图4可见，导体404围绕TSV 402同轴安置。这个特定实施例的导体404具有围绕TSV 402的三个匝(404a、404b及404c)。如上文所描述，导体404具有阶梯状结构而非单个螺距角，借此具有0螺距角的匝(例如放置在装置400的平面中的匝)由围绕匝周向交错的垂直连接部分连接。就这一点来说，平面匝404a及404b通过垂直连接部分406连接，且平面匝404b及404c通过垂直连接部分408连接。这个阶梯状结构促进使用简单半导体处理技术(例如用于垂直连接部分的匝及通孔形成的平面金属化步骤)来制造导体404。此外，如图4中所展示，当定向在平面视图中时，导体404的匝404a、404b及404c勾画围绕TSV 402的矩形形状。
根据一个实施例，TSV 402可任选地(例如，如由虚线所展示)包含由一或多个同轴层(例如层402b及402c)包围的核心材料402a。例如，核心402a及外同轴层402c可包含磁性材料，而中间同轴层402b可包含非磁性材料，以提供可减少涡流损失的层压结构。尽管TSV402在图4中被绘示为任选地包含三层结构(例如，核心402a由两个同轴层压层402b及402c包围)，但在其它实施例中可使用任何数目的同轴层压层来制造TSV。
尽管上述实例中已展示具有围绕TSV(或经配置以接纳TSV的部分的开口)的三个匝的基本上螺旋形导体，但基本上螺旋形导体围绕TSV的匝的数目可根据本发明的不同实施例而变动。如图4的实例实施例中所展示，基本上螺旋形导体无需围绕TSV形成整数个匝(例如，顶部匝及/或底部匝可并非完整匝)。与具有较少匝相比，提供较多匝可增强电感器的电感，但制造成本及复杂性会增加(例如更多制造步骤)。匝数目可低达1或高达期望值。当耦合电感器具备相同数目的绕组时，其可在不升高或降低来自初级绕组的电压的情况下耦合两个电隔离电路。
尽管图1及3的上述实施例已绘示具有两个裸片的半导体装置，但在本发明的其它实施例中，半导体装置可包含其中耦合电感器共享单个TSV的三个裸片。例如，图5是根据本发明的实施例所配置的包含具有TSV核心的耦合电感器的多裸片半导体装置的简化横截面视图。装置500包含第一裸片510、第二裸片520及第三裸片530。第一裸片510包含第一衬底511a及第一绝缘材料511b。所述第一裸片进一步包含至少基本上延伸穿过第一裸片510(例如，完全延伸穿过第一绝缘材料511b及第一衬底511a两者)的TSV 512，其中第一部分512a延伸到第一衬底511a的底部表面下方，且第二部分512b延伸到第一绝缘材料511b的顶部表面上方。第一裸片510还包含围绕TSV 512安置的基本上螺旋形导体513(“导体513”)。在本实施例中，导体513被展示为包含围绕TSV 512的三个完整匝。第一导体513可通过引线514a及514b可操作地连接到其它电路元件(未展示)。
第二裸片520经安置在第一裸片510下方。第二裸片520包含第二衬底521a及第二绝缘材料521b。根据本发明的一个实施例，第二衬底521a可为适合于半导体处理方法的数种衬底材料中的任一者，包含硅、玻璃、砷化镓、氮化镓、有机层板、模制化合物(例如，用于扇出晶片级处理的重组晶片)等等。第二裸片520进一步包含开口522，开口522从第二绝缘材料521b的顶部表面延伸到第二衬底521a的顶部表面附近(例如，其中第二绝缘材料521b的薄层覆盖第二衬底521a)。第二裸片520进一步包含围绕开口522安置的第二基本上螺旋形导体523(“导体523”)。在本实施例中，第二导体523被展示为包含围绕开口522的三个完整匝。第二导体523可通过引线524a及524b可操作地连接到其它电路元件(未展示)。
如参考图5可见，延伸到第一裸片510的第一衬底511a的底部表面下方的TSV 512的部分512a经安置在第二裸片520中的开口522内。因此，第二导体523围绕TSV 512的部分512a安置(例如，与TSV 512同轴)。第二导体523的三个匝彼此电绝缘且与TSV 512电绝缘。此外，开口522还可部分填充有模制化合物(未展示)或其它填充材料以消除TSV 512的外表面与开口522的内表面之间的空间中的空隙或残存气体。
第三裸片530呈面对面布置安置在第一裸片510上方(例如，在图5中，第三裸片530相对于第一裸片510“倒置”定向，使得第三裸片的顶部表面经定向在第一裸片的底部表面下方)。第三裸片530包含第三衬底531a及第三绝缘材料531b。根据本发明的一个实施例，第三衬底531a可为适合于半导体处理方法的数种衬底材料中的任一者，包含硅、玻璃、砷化镓、氮化镓、有机层板、模制化合物(例如，用于扇出晶片级处理的重组晶片)等等。第三裸片530进一步包含开口532，开口532从第三绝缘材料531b的顶部表面(例如第三绝缘材料531b中的与第三衬底531a对置的表面)延伸到第三衬底531a的顶部表面附近(例如，其中第三绝缘材料531b的薄层覆盖第三衬底531a)。第三裸片530进一步包含围绕开口532安置的第三基本上螺旋形导体533(“导体533”)。在本实施例中，第三导体533被展示为包含围绕开口532的两个完整匝。第三导体533可通过引线534a及534b可操作地连接到其它电路元件(未展示)。
如参考图5可见，延伸到第一裸片510的第一绝缘材料511b的顶部表面上方的TSV512的部分512b经安置在第三裸片530中的开口532内。因此，第三导体533围绕TSV 512的部分512b安置(例如，与TSV 512同轴)。第三导体533的两个匝彼此电绝缘且与TSV 512电绝缘。此外，开口532还可部分填充有模制化合物(未展示)或其它填充材料以消除TSV 512的外表面与开口532的内表面之间的空间中的空隙或残存气体。
根据一个实施例，第一导体513可经配置以响应于电流经过第一导体513(例如，由跨引线514a及514b所施加的电压差提供)而在TSV 512中诱发磁场。可通过改变经过第一导体513的电流(例如，通过施加交流电或通过在高电压状态与低电压状态之间重复切换)而在TSV 512中诱发变化磁场，这又在第二导体523及第三导体533中诱发变化电流。以这种方式，可在包括第一导体513的电路与包括第二导体523及第三导体533的其它电路之间耦合信号及/或功率。
根据本发明的一个实施例，TSV 512可包含磁性材料(例如具有高于衬底材料511a、521a及531a及/或绝缘材料511b、521b及531b的磁导率的材料)以在电流流过三个导体513、523及533中的一者时增强TSV 512中的磁场。磁性材料可为铁磁体、亚铁磁体或其组合。TSV 512可包含单种组合物的块状材料或不同材料的离散区域(例如同轴层压层)中的一种以上材料。例如，TSV 512可包含镍、铁、钴、铌或其合金。磁性及非磁性材料的层压层可有助于减少TSV 512中的涡流损失。
根据本发明的实施例，TSV 512可包含具有期望磁性性质(例如由镍、铁、钴或铌或其合金所提供的高磁导率)的块状材料或可包含多个离散层(其中仅部分是磁性的)。例如，在高纵横比蚀刻及绝缘体沉积之后，可在使用磁性材料来填充绝缘蚀刻孔的单个金属化步骤或提供同轴层(例如，通过例如聚酰亚胺的非磁性层分离的多个磁性层)的多个层压步骤中提供TSV 512。在一个实施例中，为提供具有多层结构的TSV，可利用保形电镀操作及由下往上填充电镀操作的混合(例如，一或多个保形电镀步骤使用一或多种材料来部分填充且窄化蚀刻开口，且后续由下往上电镀步骤使用另一材料来完全填充窄化开口)。
如图5中所展示，第三导体533具有与第一导体513及第二导体523不同数目的匝。所属领域技术人员将容易理解，这种布置允许将装置500操作为升压或降压变压器(取决于将哪个导体用作初级绕组及将哪个导体用作次级绕组)。例如，鉴于这种配置中的初级绕组与次级绕组之间的3:2匝比，将第一变化电流(例如3V交流电)施加到第一导体513将在第三导体533中诱发具有较低电压(例如2V交流电)的变化电流。当操作为升压变压器(例如，通过将第三导体533用作初级绕组及将第一导体513及第二导体523用作次级绕组)时，鉴于这种配置中的初级绕组与次级绕组之间的2:3匝比，将第一变化电流(例如4V交流电)施加到第三导体533将在第一导体513及第二导体523中诱发具有较高电压(例如6V交流电)的变化电流。
根据本发明的一个方面，第一裸片中的TSV的暴露部分连同第二裸片中的互补开口一起允许形成如此配置的裸片之间的三维互连(“3DI”)。然而，与经配置以载送电信号的TSV不同，形成多裸片耦合电感器配置的磁心的TSV无需电连接到任何电路元件。因此，根据本发明的一个实施例，可从装置500的制造方法省略用于改进TSV与其它电路元件之间的电连接的许多步骤(例如凸块下金属化、焊球形成、焊料回流等)。此有利省略可促进具有高数目或高密度的此类3DI的裸片的较简单连接，如将参考图6更详细绘示。
转到图6，其绘示根据本发明的实施例的包含具有贯穿衬底通孔核心的耦合电感器的多裸片半导体装置600的简化透视分解图。如参考图6可见，装置600包含具有多个TSV612(图中仅标记一个)的第一裸片610，每一TSV 612具有延伸到第一裸片610的下表面下方的暴露部分，且装置600进一步包含具有多个开口622(图中仅标记一个)的第二裸片620，多个开口622经配置以接纳第一裸片610的TSV的暴露部分。TSV 612各自具有呈同轴布置围绕其安置的一或多个基本上螺旋形导体，如上文更详细阐述。开口622各自具有呈同轴布置围绕其安置的一或多个基本上螺旋形导体(如上文更详细阐述)，使得当TSV 612的暴露部分经安置在开口622中时，围绕每一开口622的基本上螺旋形导体将围绕延伸到第二裸片620中的TSV 612的部分安置。
尽管上述实施例已绘示在每一裸片中具有单个基本上螺旋形导体的多裸片半导体装置，但本发明的其它实施例可在单个裸片中配置有一个以上此类导体，如下文更详细阐述。例如，图7是根据本发明的实施例所配置的包含具有TSV核心的耦合电感器的多裸片半导体装置700的简化横截面视图。装置700包含第一裸片710、第二裸片720及第三裸片730。第一裸片710包含第一衬底711a及第一绝缘材料711b。所述第一裸片进一步包含至少基本上延伸穿过第一裸片710(例如，完全延伸穿过第一绝缘材料711b及第一衬底711a两者)的TSV 712，其中第一部分712a延伸到第一衬底711a的底部表面下方，且第二部分712b延伸到第一绝缘材料711b的顶部表面上方。第一裸片710还包含围绕TSV 712的第一部分安置的第一基本上螺旋形导体713a(“导体713a”)。在本实施例中，第一导体713a被展示为包含围绕TSV 712的三个完整匝。第一导体713a可通过引线714a及714b可操作地连接到其它电路元件(未展示)。第一裸片710还包含围绕TSV 712的第二部分安置的第二基本上螺旋形导体713b(“导体713b”)。在本实施例中，第二导体713b被展示为包含围绕TSV 712的两个完整匝。第二导体713b可通过引线714c及714d可操作地连接到其它电路元件(未展示)。
第二裸片720经安置在第一裸片710下方。所述第二裸片包含第二衬底721a及第二绝缘材料721b。第二裸片720进一步包含开口722，开口722从第二绝缘材料721b的顶部表面延伸到第二衬底721a的顶部表面附近(例如，其中第二绝缘材料721b的薄层覆盖第二衬底721a)。第二裸片720进一步包含围绕开口722安置的第三基本上螺旋形导体723(“导体723”)。在本实施例中，第三导体723被展示为包含围绕开口722的三个完整匝。第三导体723通过引线724a及724b可操作地连接到其它电路元件(未展示)。
如参考图7可见，延伸到第一裸片710的第一衬底711a的底部表面下方的TSV 712的第一部分712a经安置在第二裸片720中的开口722内。因此，第三导体723围绕TSV 712的部分712a安置(例如，与TSV 712同轴)。第三导体723的三个匝彼此电绝缘且与TSV 712电绝缘。此外，开口722还可部分填充有模制化合物(未展示)或其它填充材料以消除TSV 712的外表面与开口722的内表面之间的空间中的空隙或残存气体。
第三裸片730呈面对面布置安置在第一裸片710上方(例如，在图7中，第三裸片730相对于第一裸片“倒置”定向，使得第三裸片的顶部表面经定向在底部表面下方)。第三裸片包含第三衬底731a及第三绝缘材料731b。第三裸片730进一步包含开口732，开口732从第三绝缘材料731b的顶部表面(例如第三绝缘材料731b中的与第三衬底731a对置的表面)延伸到第三衬底731a的顶部表面附近(例如，其中第三绝缘材料731b的薄层覆盖第三衬底731a)。第三裸片730进一步包含围绕开口732安置的第四基本上螺旋形导体733(“导体733”)。在本实施例中，第四导体733被展示为包含围绕开口732的两个完整匝。第四导体733可通过引线734a及734b可操作地连接到其它电路元件(未展示)。
如参考图7可见，延伸到第一裸片710的第一绝缘材料711b的顶部表面上方的TSV712的第二部分712b经安置在第三裸片730中的开口732内。因此，第四导体733围绕TSV 712的第二部分712b安置(例如，与TSV 712同轴)。第四导体733的两个匝彼此电绝缘且与TSV712电绝缘。此外，开口732还可部分填充有模制化合物(未展示)或其它填充材料以消除TSV712的外表面与开口732的内表面之间的空间中的空隙或残存气体。
根据一个实施例，围绕TSV 712的导体中的一者(例如第一导体713a)可经配置以响应于电流经过第一导体713a(例如，由跨引线714a及714b所施加的电压差提供)而在TSV712中诱发磁场。可通过改变经过第一导体713a的电流(例如，通过施加交流电或通过在高电压状态与低电压状态之间重复切换)而在TSV 712中诱发变化磁场，这又在第二导体713b、第三导体723及第四导体733中诱发变化电流。以这种方式，可在包括第一导体713a的电路与包括第二导体713b、第三导体723及第四导体733的其它电路之间耦合信号及/或功率。
尽管图7绘示包含具有在两个不同高度处(例如，同轴但不同心)围绕TSV安置的两个基本上螺旋形导体或绕组的裸片的实施例，但在其它实施例中，可在相同高度处提供具有不同直径的多个基本上螺旋形导体(例如，在相同层中具有径向间隔导电匝)。由于基本上螺旋形导体的电感至少部分取决于其直径及与TSV(基本上螺旋形导体围绕其安置)的径向间隔，因此此方法可用于减少层处理步骤的数目比增强如此径向间隔的基本上螺旋形导体的电感更值得期待的情况中。
转到图8，其绘示根据本发明的实施例的包含具有贯穿衬底通孔核心的耦合电感器的多裸片半导体装置800的简化横截面视图。装置包含第一裸片810及第二裸片820。第一裸片810包含第一衬底811a及第一绝缘材料811b。第一裸片810进一步包含贯穿衬底通孔(TSV)812，TSV 812具有第一衬底材料811a中的第一部分及延伸穿过第一绝缘材料811b的第二部分。因此，TSV 812延伸到第一衬底材料811a中且穿过第一绝缘材料811b，其中部分812a延伸超出第一绝缘材料811b的顶部表面。第一裸片810还包含围绕TSV 812安置的第一基本上螺旋形导体813(“导体813”)。在本实施例中，第一导体813被展示为包含围绕TSV812的三个完整匝，其中所述匝经安置在绝缘材料811b内。第一导体813可通过引线814a及814b可操作地连接到其它电路元件(未展示)。第一导体813的匝彼此电绝缘且与TSV 812电绝缘。
第二裸片820呈面对面布置安置在第一裸片810上方(例如，在图8中，第二裸片820相对于第一裸片810“倒置”定向，使得第二裸片820的顶部表面经定向在第一裸片810的底部表面下方)。第二裸片820包含第二衬底821a及第二绝缘材料821b。第二裸片820进一步包含开口822，开口822从第二绝缘材料821b的顶部表面(例如绝缘材料821b中的与衬底821a对置的表面)延伸到第二衬底821a的顶部表面附近(例如，其中绝缘材料821b的薄层覆盖衬底821a)。第二裸片820进一步包含围绕开口822安置的第二基本上螺旋形导体823a(“导体823a”)及也围绕开口822安置的第三基本上螺旋形导体823b(“导体823b”)。在本实施例中，第二导体823a及第三导体823b被展示为各自包含围绕开口822的两个完整匝。第二导体823a可通过引线834a及834b可操作地连接到其它电路元件(未展示)，且第三导体823b可通过引线834c及834d可操作地连接到其它电路元件(未展示)。
如参考图8可见，延伸到第一裸片810的第一绝缘材料811b的顶部表面上方的TSV812的部分812a经安置在第二裸片820中的开口822内。因此，第二导体823a及第三导体823b围绕TSV 812的部分812a安置(例如，与TSV 812同轴)。第二导体823a及第三导体823b中的每一者的两个匝彼此电绝缘且与TSV 812电绝缘。此外，开口822还可部分填充有模制化合物(未展示)或其它填充材料以消除TSV 812的外表面与开口822的内表面之间的空间中的空隙或残存气体。
根据一个实施例，第一导体813可经配置以响应于电流经过第一导体813(例如，由跨引线814a及814b所施加的电压差提供)而在TSV 812中诱发磁场。可通过改变经过第一导体813的电流(例如，通过施加交流电或通过在高电压状态与低电压状态之间重复切换)而在TSV 812中诱发变化磁场，这又在第二导体823a及第三导体823b中诱发变化电流。以这种方式，可在包括第一导体813的电路与包括第二导体823a及第三导体823b的其它电路之间耦合信号及/或功率。
上述实例实施例已绘示具有开放核心(例如其中磁场仅使磁场的路径的部分穿过较高磁导率材料的核心)的电感器，但本发明的实施例还可具备闭合核心。例如，图9是根据本发明的实施例所配置的包含具有TSV核心的耦合电感器的多裸片半导体装置900的简化横截面视图。参考图9，装置900包含第一裸片910及第二裸片920。第一裸片910包含第一衬底911a及第一绝缘材料911b。装置900进一步包含至少基本上延伸穿过第一裸片910的第一TSV 912及第二TSV 916(例如，大致从第一绝缘材料911b的顶部表面延伸且向下穿过第一衬底911a)。第一TSV 912的部分912a延伸到第一衬底911a的底部表面下方，第二TSV 916的部分916a也延伸到第一衬底911a的底部表面下方。第一TSV 912及第二TSV 916通过上耦合部件917耦合在第一导体913上方。第一裸片910还包含围绕第一TSV 912安置的第一基本上螺旋形导体913(“导体913”)。在本实施例中，第一导体913被展示为包含围绕第一TSV 912的两个完整匝。第一导体913可通过引线914a及914b可操作地连接到其它电路元件(未展示)。
第二裸片920包含第二衬底921a及第二绝缘材料921b。第二裸片920进一步包含第一开口922及第二开口926，第一开口922及第二开口926从第二绝缘材料921b的顶部表面延伸到第二衬底921a的顶部表面附近(例如，其中第二绝缘材料921b的薄层覆盖第二衬底921a)。第二裸片920进一步包含第一开口922与第二开口926之间的下耦合部件927。第二裸片920进一步包含围绕第一开口922安置的第二基本上螺旋形导体923(“导体923”)。在本实施例中，第二导体923被展示为包含围绕开口922的两个完整匝。第二导体923可通过引线924a及924b可操作地连接到其它电路元件(未展示)。
根据一个实施例，第一导体913可经配置以响应于电流经过第一导体913(例如，由跨引线914a及914b所施加的电压差提供)而在两个TSV 912及916以及上耦合部件917及下耦合部件927中诱发磁场。可通过改变经过第一导体913的电流(例如，通过施加交流电或通过在高电压状态与低电压状态之间重复切换)而在两个TSV 912及916以及上耦合部件917及下耦合部件927中诱发变化磁场，这又在第二导体923中诱发变化电流。以这种方式，可在包括第一导体913的电路与包括第二导体923的另一电路之间耦合信号及/或功率。
上耦合部件917及下耦合部件927可包含磁性材料，所述磁性材料具有高于第一衬底911a及第二衬底921a及/或第一绝缘材料911b及第二绝缘材料921b的磁导率的磁导率。上耦合部件917及下耦合部件927的磁性材料可为与两个TSV 912及916的材料的相同的材料或可为不同材料。上耦合部件917及下耦合部件927的磁性材料可为块状材料(例如镍、铁、钴、铌或其合金)或具有不同层(例如磁性材料层及非磁性材料层)的层压材料。磁性及非磁性材料的层压层可有助于减少上耦合部件917及下耦合部件927中的涡流损失。根据本发明的一个方面，两个TSV 912及916可连同上耦合部件917及下耦合部件927一起提供由第一导体913所诱发的磁场的基本上闭合路径，使得装置900的电感大于仅提供两个TSV 912及916时的电感。
尽管在图9所绘示的实施例中两个邻近耦合电感器被展示为具有相同数目的匝，但在本发明的其它实施例中，可在类似配置的电感器上提供不同数目的绕组。所属领域技术人员将容易理解，可通过提供具有不同数目的绕组的耦合电感器来将如此配置的装置操作为升压或降压变压器(取决于将哪个导体用作初级绕组及将哪个导体用作次级绕组)。
尽管在图9所绘示的实例实施例中耦合电感器被绘示为共享闭合核心(例如其中高磁导率材料的基本上连续路径穿过导电绕组的中间的核心)，但在其它实施例中，可省略上耦合部件917及下耦合部件927中的一者或两者。在此实施例中，具有高磁导率的次级TSV(例如，除围绕其安置绕组的TSV以外)可位于围绕其安置绕组的TSV附近以提供开放核心实施例，所述开放核心实施例具有与其中不存在次级TSV的实施例相比得以改进的电感。此外，尽管图9的实例实施例绘示两裸片布置(其中上耦合部件经安置在与TSV相同的裸片中，且下耦合部件位于下部裸片中)，但本发明的其它布置是可行的。例如，在三裸片布置中，上耦合部件可位于倒置最上裸片中，下耦合部件位于最下裸片中，且具有TSV的裸片中无耦合部件。替代地，在其中TSV的部分向上延伸到绝缘材料外的两裸片布置中，上耦合部件可位于倒置上裸片中，且下耦合部件位于具有TSV的裸片中。
根据一个实施例，闭合磁心(例如图9中以实例方式所绘示)可提供其中可安置一或多个绕组(例如，以提供变压器或功率耦合)的额外空间。例如，尽管图9绘示其中两个绕组经安置在相同TSV 912上且邻近TSV 916不具有绕组的装置，但在另一实施例中，两个邻近TSV可在每一TSV上具备单个绕组。替代地，可在由闭合磁心或开放核心实施例中的邻近TSV所提供的空间中提供额外绕组以提供全部与相同磁场相互作用的两个以上耦合电感器。
尽管在图9所绘示的实施例中，提供单个额外TSV以提高由围绕第一TSV的初级绕组所生成的磁场的返回路径的磁导率，但在本发明的其它实施例中，可提供多个返回路径TSV以进一步改进如此配置的电感器的电感。例如，本发明的实施例可使用两个、三个、四个或任何数目的额外TSV以提供具有提高磁导率的磁场的返回路径。此额外TSV可通过上耦合部件及/或下耦合部件耦合到围绕其安置一或多个基本上螺旋形导体的TSV(例如闭合核心配置)，或可仅足够邻近以聚集磁场的返回路径的磁通量的部分来提高如此配置的装置的效能。
尽管上述实例实施例中每一基本上螺旋形导体已被绘示为在与对应衬底的表面的给定距离处具有围绕TSV的单个匝，但在其它实施例中，基本上螺旋形导体可在与衬底表面的相同距离处具有围绕TSV的一个以上匝(例如，多个匝同轴经布置在每一层级处)。例如，图10是根据本发明的实施例所配置的围绕贯穿衬底通孔1002安置的基本上螺旋形导体1004(“导体1004”)的简化透视图。如参考图10可见，导体1004包含围绕TSV 1002安置的第一基本上螺旋形导体1004a(“导体1004a”)，第一基本上螺旋形导体1004a经连接到第二同轴对准的基本上螺旋形导体1004b(“导体1004b”)，使得单个导电路径在第一平均径向距离处围绕TSV 1002向下缠绕且在第二平均径向距离处围绕TSV 1002向上回绕。因此，导体1004在沿TSV 1002的纵向维度“L”的相同位置处包含围绕TSV 1002的两个匝(例如导体1004a的最上匝及导体1004b的最上匝)。在另一实施例中，基本上螺旋形导体可在第一层级处形成围绕TSV的两个匝(例如，向外螺旋)，在第二层级处形成围绕TSV的两个匝(例如，向内螺旋)，等等以类似方式形成与期望一样多的匝。
图11A到11H是根据本发明的实施例的制造过程的各个阶段中的包含具有贯穿衬底通孔核心的电感器的装置1100的简化视图。在图11A中，提供衬底1101以供进一步处理步骤使用。衬底1101可为数种衬底材料中的任一者，包含硅、玻璃、砷化镓、氮化镓、有机层板、模制化合物(例如，用于扇出晶片级处理的重组晶片)等等。在图11B中，已将基本上螺旋形导体的第一匝1103安置在衬底1101上方的材料1102的层中。绝缘材料1102可为适合于半导体处理的数种绝缘材料中的任一者，包含氧化硅、氮化硅、聚酰亚胺等等。所述导体的第一匝1103可为适合于半导体处理的数种导电材料中的任一者，包含铜、金、钨、其合金等等。
在图11C中，已将基本上螺旋形导体的第二匝1104安置在绝缘材料1102的此时变厚层中且通过绝缘材料1102的层使第二匝1104与第一匝1103隔开。第二匝1104通过第一通孔1105电连接到第一匝1103。也已提供第二通孔1106以将第一匝1103的端路由到装置1100的最终较高层。在图11D中，已将基本上螺旋形导体的第三匝1107安置在绝缘材料1102的此时变厚层中且通过绝缘材料1102的层使第三匝1107与第二匝1104隔开。第三匝1107通过第三通孔1108电连接到第二匝1104。已进一步延伸第二通孔1106以继续将第一匝1103的端路由到装置1100的最终较高层。
转到图11E，其绘示已蚀刻穿过绝缘材料1102且到衬底1101中的开口1109之后的装置1100的简化透视图。使用能够提供具有高纵横比的基本上垂直开口的数个蚀刻操作中的任一者来蚀刻与基本上螺旋形导体的匝1103、1104及1107基本上同轴的开口1109。例如，可使用深反应性离子蚀刻、激光钻孔等等来形成开口1109。在图11F中，已将TSV 1110安置在开口1109中。TSV 1110可包含磁性材料(例如具有高于衬底1101及/或绝缘材料1102的磁导率的材料)以在电流流过基本上螺旋形导体时增强TSV 1110中的磁场。磁性材料可为铁磁体、亚铁磁体或其组合。TSV 1110可包含单种组合物的块状材料或不同材料的离散区域(例如同轴层压层)中的一种以上材料。例如，TSV 1110可包含镍、铁、钴、铌或其合金。磁性及非磁性材料的层压层可有助于减少TSV 1110中的涡流损失。可在填充开口1109的单个金属化步骤中或在层压层(例如，通过非磁性层分离的多个磁性层)的多个步骤中提供TSV1110。在一个实施例中，为提供具有多层结构的TSV，可利用保形电镀操作及由下往上填充电镀操作的混合(例如，保形电镀步骤使用第一材料来部分填充且窄化蚀刻开口，及后续由下往上电镀步骤使用第二材料来完全填充窄化开口)。
转到图11G，其绘示已薄化衬底1101以暴露延伸到衬底1101的底部表面下方的TSV1110的部分1110a以提供薄化裸片1111之后的装置1100。图11H中绘示已将薄化裸片1111安置在第二裸片1112(其中开口由基本上螺旋形导体包围)(例如与相对于图11E所绘示的裸片类似但具有覆盖基本上螺旋形导体的第三匝1107的绝缘材料的额外层的裸片)上方之后的装置1100。TSV 1110的部分1110a经安置在第二裸片1112的开口中，使得第二裸片1112的基本上螺旋形导体围绕TSV 1110的部分1110a安置。
图12是绘示根据本发明的实施例的制造具有贯穿衬底通孔核心的电感器的方法的流程图。方法开始于步骤1210，其中提供衬底。在步骤1220中，在衬底上方的绝缘材料中安置基本上螺旋形导体。在步骤1230中，沿基本上螺旋形导体的轴线蚀刻穿过绝缘材料且到衬底中的孔。在步骤1240中，将TSV安置到孔中。在步骤1250中，薄化衬底以暴露衬底下方的TSV的部分。在步骤1260中，在第二裸片上方安置包括TSV的裸片，所述第二裸片具有围绕其中安置TSV的部分的开口安置的另一基本上螺旋形导体。
图13是绘示根据本发明的实施例的制造具有贯穿衬底通孔核心的电感器的方法的流程图。方法开始于步骤1310，其中提供衬底。在步骤1320中，在衬底上方的绝缘材料中安置基本上螺旋形导体。在步骤1330中，沿基本上螺旋形导体的轴线蚀刻穿过绝缘材料且到衬底中的孔。在步骤1340中，将TSV安置到孔中。在步骤1350中，薄化绝缘材料以暴露绝缘材料上方的TSV的第一部分。在步骤1360中，在包括TSV的裸片上方安置具有围绕开口安置的第二基本上螺旋形导体的第二裸片，使得TSV的第一部分经安置在第二裸片的开口中。
图14是绘示根据本发明的实施例的制造具有贯穿衬底通孔核心的电感器的方法的流程图。方法开始于步骤1410，其中提供衬底。在步骤1420中，在衬底上方的绝缘材料中安置基本上螺旋形导体。在步骤1430中，沿基本上螺旋形导体的轴线蚀刻穿过绝缘材料且到衬底中的孔。在步骤1440中，将TSV安置到孔中。在步骤1450中，薄化绝缘材料以暴露绝缘材料上方的TSV的第一部分。在步骤1460中，薄化衬底以暴露衬底下方的TSV的第二部分。在步骤1470中，在具有围绕开口安置的第二基本上螺旋形导体的第二裸片上方安置包括TSV的裸片，使得TSV的第二部分经安置在第二裸片的开口中。在步骤1480中，在包括TSV的裸片上方安置具有围绕开口安置的第三基本上螺旋形导体的第三裸片，使得TSV的第一部分经安置在第三裸片的开口中。
从上文将明白，本文中已出于绘示目的而描述本发明的特定实施例，但可在不背离本发明的范围的情况下作出各种修改。因此，本发明仅受所附权利要求书限制。

Claims (24)

1.一种半导体装置，其包括：
第一裸片，其包含：
第一表面，
贯穿衬底通孔TSV，其至少延伸穿过所述第一裸片，所述TSV具有延伸超过所述第一表面的部分，其中所述TSV包括磁性材料，及
第一基本上螺旋形导体，其围绕所述TSV安置；及
第二裸片，其包含：
第二表面，
开口，其位于所述第二表面中，所述TSV的所述部分经安置在所述开口中，及
第二基本上螺旋形导体，其围绕所述开口安置，
其中所述第一基本上螺旋形导体及所述第二基本上螺旋形导体彼此电隔离且与所述TSV电隔离。
2.根据权利要求1所述的半导体装置，其中所述第一基本上螺旋形导体经配置以响应于所述第一基本上螺旋形导体中的第一变化电流而在所述TSV中诱发磁场的变化，且其中所述第二基本上螺旋形导体经配置以响应于TSV的所述部分中的所述磁场的所述变化而在其中诱发第二变化电流。
3.根据权利要求1所述的半导体装置，其中所述第一裸片进一步包含：
第二TSV，其至少延伸穿过所述第一裸片，所述第二TSV具有延伸超过所述第一表面的部分，及
第三基本上螺旋形导体，其围绕所述第二TSV安置；且
其中所述第二裸片进一步包含：
第二开口，其位于所述第二表面中，所述第二TSV的所述部分经安置在所述第二开口中，及
第四基本上螺旋形导体，其围绕所述第二开口安置。
4.根据权利要求1所述的半导体装置，其中所述磁性材料为铁磁材料或亚铁磁材料。
5.根据权利要求1所述的半导体装置，其中所述第一基本上螺旋形导体包括围绕所述TSV的与所述第二基本上螺旋形导体不同的数目的匹。
6.根据权利要求1所述的半导体装置，其中所述第一基本上螺旋形导体及所述第二基本上螺旋形导体包括围绕所述TSV的相同数目的匹。
7.根据权利要求1所述的半导体装置，其中所述第一基本上螺旋形导体及所述第二基本上螺旋形导体与所述TSV同轴对准。
8.根据权利要求1所述的半导体装置，其中所述第一基本上螺旋形导体包括围绕所述TSV的一个以上匝，且所述第二基本上螺旋形导体包括围绕所述TSV的一个以上匝。
9.根据权利要求1所述的半导体装置，其中所述第一基本上螺旋形导体及所述第二基本上螺旋形导体中的一者电连接到电源供应器，且所述第一基本上螺旋形导体及所述第二基本上螺旋形导体中的另一者电连接到负载。
10.根据权利要求1所述的半导体装置，其中所述第一表面是所述第一裸片的衬底材料的下表面。
11.根据权利要求1所述的半导体装置，其中所述第一表面是所述第一裸片的上表面，所述上表面位于所述第一基本上螺旋形导体中的与所述第一裸片的衬底材料相对的侧上。
12.一种半导体装置，其包括：
第一裸片，其包含：
第一顶部表面及第一底部表面，
贯穿衬底通孔TSV，其至少延伸穿过所述第一裸片，所述TSV具有延伸超过所述第一顶部表面的顶部部分及延伸超过所述第一底部表面的底部部分，其中所述TSV包括磁性材料，及
第一基本上螺旋形导体，其围绕所述TSV安置；
第二裸片，其包含：
第二顶部表面，其具有开口，所述TSV的所述底部部分经安置在所述开口中，及
第二基本上螺旋形导体，其围绕所述第二顶部表面中的所述开口安置；及
第三裸片，其包含：
第二底部表面，其具有开口，所述TSV的所述顶部部分经安置在所述开口中，及
第三基本上螺旋形导体，其围绕所述第二底部表面中的所述开口安置，
其中所述第一基本上螺旋形导体、所述第二基本上螺旋形导体及所述第三基本上螺旋形导体彼此电隔离且与所述TSV电隔离。
13.根据权利要求12所述的半导体装置，其中所述第一基本上螺旋形导体经配置以响应于所述第一基本上螺旋形导体中的第一变化电流而在所述TSV中诱发磁场的变化，
其中所述第二基本上螺旋形导体经配置以响应于所述TSV的所述底部部分中的所述磁场的所述变化而在其中诱发第二变化电流，且
其中所述第三基本上螺旋形导体经配置以响应于所述TSV的所述顶部部分中的所述磁场的所述变化而在其中诱发第三变化电流。
14.根据权利要求12所述的半导体装置，其中所述磁性材料为铁磁材料或亚铁磁材料。
15.根据权利要求12所述的半导体装置，其中所述第一基本上螺旋形导体包括围绕所述TSV的与所述第二基本上螺旋形导体及所述第三基本上螺旋形导体中的至少一者不同的数目的匹。
16.根据权利要求12所述的半导体装置，其中所述第一基本上螺旋形导体、所述第二基本上螺旋形导体及所述第三基本上螺旋形导体包括围绕所述TSV的相同数目的匹。
17.根据权利要求12所述的半导体装置，其中所述第一基本上螺旋形导体、所述第二基本上螺旋形导体及所述第三基本上螺旋形导体与所述TSV同轴对准。
18.根据权利要求12所述的半导体装置，其中所述第一基本上螺旋形导体包括围绕所述TSV的一个以上匝，且所述第二基本上螺旋形导体及所述第三基本上螺旋形导体中的至少一者包括围绕所述TSV的一个以上匝。
19.根据权利要求12所述的半导体装置，其中所述第一基本上螺旋形导体、所述第二基本上螺旋形导体及所述第三基本上螺旋形导体中的一者电连接到电源供应器，且所述第一基本上螺旋形导体、所述第二基本上螺旋形导体及所述第三基本上螺旋形导体中的另一者电连接到负载。
20.一种半导体封装，其包括：
第一裸片；
第二裸片，其经安置在所述第一裸片上方；及
耦合电感器，其包含：
磁心，其具有至少延伸穿过所述第一裸片的单个贯穿衬底通孔TSV，所述TSV具有从所述第一裸片突出且延伸到所述第二裸片中的开口中的部分，其中所述TSV包括磁性材料，
初级绕组，其围绕所述TSV安置在所述第一裸片中，及
次级绕组，其围绕所述TSV安置在所述第二裸片中，
其中所述初级绕组及所述次级绕组彼此电隔离且与所述TSV电隔离。
21.根据权利要求20所述的半导体封装，其中所述初级绕组经配置以响应于所述初级绕组中的第一变化电流而在所述TSV中诱发磁场的变化，且其中所述次级绕组经配置以响应于所述TSV中的所述磁场的所述变化而在其中诱发第二变化电流。
22.根据权利要求20所述的半导体封装，其中所述磁性材料为铁磁材料或亚铁磁材料。
23.根据权利要求20所述的半导体封装，其中所述初级绕组包括围绕所述TSV同轴安置的基本上螺旋形导体。
24.根据权利要求20所述的半导体封装，其中所述次级绕组包括围绕所述TSV同轴安置的基本上螺旋形导体。
CN201880035169.7A 2017-05-02 2018-04-05 具有贯穿衬底通孔核心的三维互连多裸片电感器 Active CN110678996B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/584,965 2017-05-02
US15/584,965 US10134671B1 (en) 2017-05-02 2017-05-02 3D interconnect multi-die inductors with through-substrate via cores
PCT/US2018/026269 WO2018204017A1 (en) 2017-05-02 2018-04-05 3d interconnect multi-die inductors with through-substrate via cores

Publications (2)

Publication Number Publication Date
CN110678996A CN110678996A (zh) 2020-01-10
CN110678996B true CN110678996B (zh) 2023-04-04

Family

ID=64014946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880035169.7A Active CN110678996B (zh) 2017-05-02 2018-04-05 具有贯穿衬底通孔核心的三维互连多裸片电感器

Country Status (4)

Country Link
US (3) US10134671B1 (zh)
CN (1) CN110678996B (zh)
TW (1) TWI680552B (zh)
WO (1) WO2018204017A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157150A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 半導体装置
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US10872843B2 (en) 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
CN108809079B (zh) 2017-05-05 2019-11-05 台达电子企业管理（上海）有限公司 功率变换器、电感元件以及电感切除控制方法
CN109961921A (zh) * 2017-12-23 2019-07-02 乾坤科技股份有限公司 耦合电感器及其制作方法
US10629536B2 (en) * 2018-04-05 2020-04-21 Micron Technology, Inc. Through-core via
US11676756B2 (en) * 2019-01-07 2023-06-13 Delta Electronics (Shanghai) Co., Ltd. Coupled inductor and power supply module
US11189563B2 (en) * 2019-08-01 2021-11-30 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US20220415555A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Inductor and transformer semiconductor devices using hybrid bonding technology

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211914A (zh) * 2006-12-29 2008-07-02 东部高科股份有限公司 螺旋感应器
CN103187393A (zh) * 2011-12-30 2013-07-03 台湾积体电路制造股份有限公司 用于具有磁性元件的变压器的结构和方法
CN104362142A (zh) * 2010-12-22 2015-02-18 美国亚德诺半导体公司 垂直集成系统
JP2016538721A (ja) * 2013-11-13 2016-12-08 クアルコム，インコーポレイテッド 基板内のソレノイドインダクタ

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377360A (ja) 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
EP0725407A1 (en) 1995-02-03 1996-08-07 International Business Machines Corporation Three-dimensional integrated circuit inductor
US5852866A (en) 1996-04-04 1998-12-29 Robert Bosch Gmbh Process for producing microcoils and microtransformers
FR2830670A1 (fr) 2001-10-10 2003-04-11 St Microelectronics Sa Inductance et son procede de fabrication
US20090140383A1 (en) 2007-11-29 2009-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of creating spiral inductor having high q value
JP2009246006A (ja) 2008-03-28 2009-10-22 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装構造
US7928525B2 (en) 2008-04-25 2011-04-19 Qimonda Ag Integrated circuit with wireless connection
US7842580B2 (en) 2008-05-19 2010-11-30 International Business Machines Corporation Structure and method for buried inductors for ultra-high resistivity wafers for SOI/RF SiGe applications
JP5671200B2 (ja) 2008-06-03 2015-02-18 学校法人慶應義塾 電子回路
WO2010076187A2 (en) 2008-12-30 2010-07-08 Stmicroelectronics S.R.L. Integrated electronic device with transceiving antenna and magnetic interconnection
US9190201B2 (en) 2009-03-04 2015-11-17 Qualcomm Incorporated Magnetic film enhanced inductor
US20100327824A1 (en) * 2009-06-30 2010-12-30 Richard Dellacona Power supply using shared flux in a multi-load parallel magnetic circuit
US8697574B2 (en) 2009-09-25 2014-04-15 Infineon Technologies Ag Through substrate features in semiconductor substrates
US20110084782A1 (en) 2009-10-09 2011-04-14 Hiroshi Kanno Electromagnetic filter and electronic device having same
CN102870175B (zh) 2010-02-19 2014-06-04 王明亮 硅基功率电感
KR20110011691U (ko) 2010-06-12 2011-12-20 임성우 디지털방식의 디스플레이를 가지는 아날로그 시계
CN102376693B (zh) 2010-08-23 2016-05-11 香港科技大学 单片磁感应器件
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8921976B2 (en) 2011-01-25 2014-12-30 Stmicroelectronics, Inc. Using backside passive elements for multilevel 3D wafers alignment applications
US9018730B2 (en) 2011-04-05 2015-04-28 Stmicroelectronics S.R.L. Microstructure device comprising a face to face electromagnetic near field coupling between stacked device portions and method of forming the device
US20130063234A1 (en) 2011-07-07 2013-03-14 Hypertherm, Inc. High power inductor and ignition transformer using planar magnetics
US8558344B2 (en) * 2011-09-06 2013-10-15 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
US9064631B2 (en) 2012-01-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Through-chip interface (TCI) structure for wireless chip-to-chip communication
JP5729485B2 (ja) 2012-05-29 2015-06-03 富士電機株式会社 アイソレータおよびアイソレータの製造方法
CN103999287B (zh) 2012-09-18 2016-11-16 松下知识产权经营株式会社 天线、发送装置、接收装置、三维集成电路及非接触通信系统
US20140104284A1 (en) * 2012-10-16 2014-04-17 Qualcomm Mems Technologies, Inc. Through substrate via inductors
US9177914B2 (en) 2012-11-15 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structure over TSV to reduce shorting of upper metal layer
US8941212B2 (en) 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
US10115661B2 (en) 2013-02-08 2018-10-30 Qualcomm Incorporated Substrate-less discrete coupled inductor structure
US8952504B2 (en) * 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)
WO2015006660A2 (en) 2013-07-12 2015-01-15 The University Of Florida Reearch Foundation, Inc. Low ohmic loss radial superlattice conductors
KR101456795B1 (ko) 2013-08-26 2014-10-31 숭실대학교산학협력단 칩 간 무선 전력 전송을 위한 안테나
US9218903B2 (en) 2013-09-26 2015-12-22 International Business Machines Corporation Reconfigurable multi-stack inductor
US9165791B2 (en) 2013-10-31 2015-10-20 Qualcomm Incorporated Wireless interconnects in an interposer
US9159778B2 (en) 2014-03-07 2015-10-13 International Business Machines Corporation Silicon process compatible trench magnetic device
US9969001B2 (en) 2014-12-10 2018-05-15 Washington State University Three-dimensional passive components
US10074620B2 (en) 2015-03-25 2018-09-11 Infineon Technologies Americas Corp. Semiconductor package with integrated output inductor using conductive clips
WO2017006363A1 (en) 2015-07-03 2017-01-12 Fuji Electric Co., Ltd. Isolator and isolator manufacturing method
US10163557B2 (en) 2015-12-17 2018-12-25 Intel Corporation Helical plated through-hole package inductor
US10032850B2 (en) 2016-05-11 2018-07-24 Texas Instruments Incorporated Semiconductor die with back-side integrated inductive component
US10026546B2 (en) 2016-05-20 2018-07-17 Qualcomm Incorported Apparatus with 3D wirewound inductor integrated within a substrate
CN106206553A (zh) 2016-08-22 2016-12-07 西安电子科技大学 一种基于硅通孔阵列的三维螺旋电感器
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US10121739B1 (en) 2017-05-02 2018-11-06 Micron Technology, Inc. Multi-die inductors with coupled through-substrate via cores
US10872843B2 (en) 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
US20180323253A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Semiconductor devices with through-substrate coils for wireless signal and power coupling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211914A (zh) * 2006-12-29 2008-07-02 东部高科股份有限公司 螺旋感应器
CN104362142A (zh) * 2010-12-22 2015-02-18 美国亚德诺半导体公司 垂直集成系统
CN103187393A (zh) * 2011-12-30 2013-07-03 台湾积体电路制造股份有限公司 用于具有磁性元件的变压器的结构和方法
JP2016538721A (ja) * 2013-11-13 2016-12-08 クアルコム，インコーポレイテッド 基板内のソレノイドインダクタ

Also Published As

Publication number Publication date
CN110678996A (zh) 2020-01-10
US20180323147A1 (en) 2018-11-08
WO2018204017A1 (en) 2018-11-08
US10157830B2 (en) 2018-12-18
US20180323145A1 (en) 2018-11-08
US20190027437A1 (en) 2019-01-24
TWI680552B (zh) 2019-12-21
US10796989B2 (en) 2020-10-06
TW201907529A (zh) 2019-02-16
US10134671B1 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
CN110678996B (zh) 具有贯穿衬底通孔核心的三维互连多裸片电感器
CN110546779B (zh) 具有经耦合贯穿衬底通路核心的多裸片电感器
US11942428B2 (en) Inductors with through-substrate via cores
US9153547B2 (en) Integrated inductor structure and method of fabrication
US20150137932A1 (en) Small size and fully integrated power converter with magnetics on chip
US11823977B2 (en) Semiconductor devices with back-side coils for wireless signal and power coupling
CN103972207A (zh) 堆叠管芯之间的螺旋形螺旋电感器
TW201742085A (zh) 堆疊式線圈結構及其製造方法
TWI489613B (zh) 積體電路中用於使電感最大化之形成磁性通孔之方法以及由此所形成之結構
US20180323253A1 (en) Semiconductor devices with through-substrate coils for wireless signal and power coupling
US20150311271A1 (en) Landside embedded inductor for fanout packaging
TWI836197B (zh) 建構螺線管電感器的方法及以其建構的螺線管電感器
WO2017177387A1 (zh) 可重构磁感应连接衬底和可重构磁性器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant