CN110674075B - 一种axi总线广播机制的实现方法和系统 - Google Patents

一种axi总线广播机制的实现方法和系统 Download PDF

Info

Publication number
CN110674075B
CN110674075B CN201910923946.8A CN201910923946A CN110674075B CN 110674075 B CN110674075 B CN 110674075B CN 201910923946 A CN201910923946 A CN 201910923946A CN 110674075 B CN110674075 B CN 110674075B
Authority
CN
China
Prior art keywords
slave
broadcast
host
identification code
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910923946.8A
Other languages
English (en)
Other versions
CN110674075A (zh
Inventor
刘尚
孙中琳
刘大铕
朱苏雁
刘奇浩
王运哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Sinochip Semiconductors Co Ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN201910923946.8A priority Critical patent/CN110674075B/zh
Publication of CN110674075A publication Critical patent/CN110674075A/zh
Application granted granted Critical
Publication of CN110674075B publication Critical patent/CN110674075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/1735—Network adapters, e.g. SCI, Myrinet

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开一种AXI总线广播机制的实现方法和系统，对于具有相同功能或需要做相同配置的从机，本方法为其配置同一广播识别码；当同一主机需要对多个从机进行相同配置时，主机在发送的指令中加入广播识别码信息，广播识别码作为除地址外的另一套从机识别机制，面向主机的接口模块向广播识别码匹配的所有从机接口模块发起申请，在获得所有匹配从机接口模块的许可后，传输正式发起，指令和数据被同时发送给所有匹配从机，达到一次发送全部配置的效果。本发明在不增加多余信号的情况下，同一时刻完成对多个从机的同一配置，极大提高AXI总线的传输效率，实现高带宽、低响应延时的最优化传输。

Description

一种AXI总线广播机制的实现方法和系统
技术领域
本发明涉及一种AXI总线广播机制的实现方法和系统，属于AXI总线传输技术领域。
背景技术
AXI（Advanced eXtensible Interface)是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写地址通道、并支持显著传输访问和乱序访问。AXI是AMBA中一个新的高性能协议。AXI技术丰富了现有的AMBA标准内容，满足超高性能和复杂的片上系统（SoC）设计的需求。
AXI系统总线是AXI总线系统中的控制器，包括地址解码模块、数据缓存模块和仲裁器。目前的设计方案为通过地址解码模块决定数据需要传输到哪一个MASTER/SLAVE，当AXI发起写传输时，首先根据写地址的信息识别此地址对应的SLAVE。该方式AXI系统总线中的所有从机（SLAVE）只能逐一访问，并且一次传输完成后，下一次传输才能启动，存在模式单一、应用范围窄、不灵活以及数据传输效率低的缺陷。
发明内容
针对现有技术的缺陷，本发明提供一种AXI总线广播机制的实现方法和系统，在不增加多余信号的情况下，同一时刻完成对多个从机的同一配置，极大提高AXI总线的传输效率，实现高带宽、低响应延时的最优化传输。
为了解决所述技术问题，本发明采用的技术方案是：一种AXI总线广播机制的实现方法，对于具有相同功能或需要做相同配置的从机，本方法为其配置同一广播识别码；当同一主机需要对多个从机进行相同配置时，主机在发送的指令中加入广播识别码信息，广播识别码作为除地址外的另一套从机识别机制，面向主机的接口模块向广播识别码匹配的所有从机接口模块发起申请，在获得所有匹配从机接口模块的许可后，传输正式发起，指令和数据被同时发送给所有匹配从机，达到一次发送全部配置的效果。
进一步的，广播识别码通过AXI协议中的AWREGION_ID或AWUSER信号发送。
进一步的，本方法可以实现write through模式和write back模式下的一对多传输，所述一对多传输是指同一主机在同一时刻对多台从机进行配置传输，并且多台从机同时返回应答。
进一步的，系统设计时在总线控制器中为从机分配同一广播识别码或者在具体操作中提前为从机配置同一广播识别码。
进一步的，针对不同的操作或者配置需求，广播识别码可配置。
进一步的，AXI总线广播机制的write through模式实现过程为：：AXI总线广播机制的write through模式实现过程为：S11、每个从机有自己的识别码，当主机发起广播传输时，随写指令发送广播识别码；S12、主机端接口接收指令和数据，进行广播识别码匹配，选通匹配的从机，并向匹配的从机发起申请；S13、从机接口接收申请后进行仲裁，仲裁通过后，返回许可信号；S14、主机接口在获得所有匹配从机接口许可后，发起指令和数据传输；S15、从机接口接收广播的指令和数据，完成后返回写响应；S16、主机接口收到所有匹配从机接口的写响应，处理后向主机反馈写响应。
进一步的，AXI总线广播机制的write back模式实现过程为：S21、每个从机有自己的识别码，当主机发起广播传输，随写指令发送广播识别码；S22、主机接口接收指令和数据，完成指令和数据接收后，回复写响应，主机收到写响应，认为传输完成；S23、主机端接口进行广播识别码匹配，选通相应的从机，并向匹配的从机发起申请；S24、从机接口接收申请后进行仲裁，仲裁通过后，返回许可信号；S25、主机接口在获得所有匹配从机接口许可后，发起指令和数据传输；S26、从机接口接收广播的指令和数据，完成后拦截从从机端返回的写响应，广播传输正式完成。
本发明还公开了一种AXI总线广播机制的实现系统，包括xbus_rgt_cfg、xbus_lite_if和xbus_mst_bc，xbus_rgt_cfg是总线控制的内部配置模块，外部主机通过此模块对总线控制器进行功能特性控制，从机广播识别码寄存在xbus_rgt_cfg，供总线控制器中所有面向主机接口模块作从机选通使用；xbus_lite_if是负责将从机指令和数据转换成lite模式，用来和lite_slv对接，并且xbus_lite_if根据不同的操作或者配置需求，对xbus_rgt_cfg内的广播识别码进行配置；xbus_mxt_bc为S-M全互连实现模块，M为面向主机的接口模块，负责与主机端的交互和译码选通从机，S为面向从机的接口模块，负责仲裁本从机的访问申请并与从极端完成交互；对于主机发起的广播传输，对应的主机接口模块接收指令，并将广播识别码比较选通，向匹配的从机接口模块发起申请，根据从机接口模块回复的许可，在获得所有匹配从机接口许可后，广播传输正式建立，传输数据和指令。
进一步的，AXI总线广播机制包括write through模式和write back模式。
进一步的，广播传输时，广播识别码通过AXI协议中的AWREGION_ID或AWUSER信号发送。
本发明的有益效果：本发明将广播机制应用到AXI总线系统，实现单主机对多从机同时操作的一对多模式，便于主机和从机按照工作需求进行最优化传输。本发明不增加多余信号，充分利用AXI总线的闲置信号，即REGION/USER信号，提高总线的利用率；实现了write through和write back两种模式，可根据需要最大限度的降低主机等待，对应不同的系统环境，可以灵活配置最优模式，保证系统总线的灵活性和高带宽；进一步拓展了S-M系统工作方式，突破了重复性传输对复杂总线系统的性能限制，极大的提高了系统总线的传输性能，满足系统总线高性能要求。
附图说明
图1为S-M全互联广播机制实现流程图；
图2为AXI总线广播机制的write through模式流程图；
图3为AXI总线广播机制的write back模式流程图；
图4为AXI总线广播机制的实现系统的原理框图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的说明。
实施例1
本实施例公开一种AXI总线广播机制的实现方法，本方法对于具有相同功能或需要做相同配置的从机，在系统设计时在总线控制器中为从机分配同一广播识别码或者在具体操作中提前为从机配置同一广播识别码；当同一主机需要对多个从机进行相同配置时，主机在发送的指令中加入广播识别码信息，广播识别码作为除地址外的另一套从机识别机制，面向主机的接口模块向广播识别码匹配的所有从机接口模块发起申请，在获得所有匹配从机接口模块的许可后，传输正式发起，指令和数据被同时发送给所有匹配从机，达到一次发送全部配置的效果。
本方法主要应用在AXI总线S-M模式，如图1所示，S为面向从机的接口模块，M为面向主机的接口模块，S-M模式就是M个主机与S个从机之间的数据交互。原有S-M模式中，S个从机是逐一接收主机传输的指令和数据并逐一回复响应的。本方法就是要改变这种方式，提出了一种同一时刻完成对多个从机的同一配置的方法，如图1所示，为S-M全互联广播机制的实现过程，主机随写指令发送广播识别码，主机端接口接收指令和数据，进行识别码匹配，并向匹配的从机发起申请，从机接口接收申请后进行仲裁，根据仲裁结构判断是否进行后续传输。
本实施例中，针对不同的操作或者配置需求，广播识别码可配置。如原来的广播识别码只能选通从机1和从机2，当进行新的操作时，也需要选通从机3，则对广播识别码进行配置，使新生成的广播识别码可以选通从机1、从机2和从机3。广播识别码可配置便于主机和从机按照工作需求进行最优化传输。
本实施例中，广播识别码通过AXI协议中的AWREGION_ID或AWUSER信号发送，不增加多余信号。
本方法可以实现write through模式和write back模式下的一对多传输，所述一对多传输是指同一主机在同一时刻对多台从机进行配置传输，并且多台从机同时返回应答。
如图2所示，AXI总线广播机制的write through模式实现过程为：
S11、每个从机有自己的识别码，M1主机发起广播传输，随写指令发送广播识别码为5’b10101；
S12、主机端接口接收指令和数据，进行广播识别码匹配，选通S1和S3，并向匹配的从机发起申请；
S13、S1从机接口接收申请后进行仲裁，仲裁通过后，返回许可信号，同时S3从机接口接收申请后进行仲裁，仲裁通过后，返回许可信号；
S14、主机接口在获得所有匹配从机接口许可后，发起指令和数据传输；
S15、从机接口S1和S3接收广播的指令和数据，完成后返回写响应；
S16、M1主机接口收到所有匹配从机接口的写响应，处理后向主机反馈写响应。
如图3所示，AXI总线广播机制的write back模式实现过程为：
S21、每个从机有自己的识别码，当M1主机发起广播传输，随写指令发送广播识别码5’b10101；
S22、主机接口接收指令和数据，完成指令和数据接收后，回复写响应，主机收到写响应，认为传输完成；
S23、M1主机端接口进行广播识别码匹配，选通从机S1和S3，并向匹配的从机发起申请；
S24、S1从机接口接收申请后进行仲裁，仲裁通过后，返回许可信号，同时S3从机接口接收申请后进行仲裁，仲裁通过后，返回许可信号；
S25、M1主机接口在获得所有匹配从机接口许可后，发起指令和数据传输；
S26、从机接口S1和S3接收广播的指令和数据，完成后拦截从从端返回的写响应，广播传输正式完成。
实施例2
本实施例公开一种AXI总线广播机制的实现系统，本系统添加在AXI总线控制器中，具体体现是一种具有广播功能的AXI总线控制器，如图4所示，包括xbus_rgt_cfg、xbus_lite_if和xbus_mst_bc，xbus_rgt_cfg是总线控制的内部配置模块，作为总线控制器中一个广义的SLAVE存在，外部主机通过此模块对总线控制器进行功能特性控制，从机广播识别码寄存在xbus_rgt_cfg，供总线控制器中所有面向主机接口模块作从机选通使用。
xbus_lite_if是负责将从机指令和数据转换成lite模式，用来和lite_slv对接，并且xbus_lite_if根据不同的操作或者配置需求，对xbus_rgt_cfg内的广播识别码进行配置。
xbus_mxt_bc为S-M全互连实现模块，如图1所示，M为面向主机的接口模块，负责与主机端的交互和译码选通从机，S为面向从机的接口模块，负责仲裁本从机的访问申请并与从极端完成交互；对于主机发起的广播传输，对应的主机接口模块接收指令，并将广播识别码比较选通，向匹配的从机接口模块发起申请，根据从机接口模块回复的许可，在获得所有匹配从机接口许可后，广播传输正式建立，传输数据和指令。传输过程中，任何匹配从机接口暂停传输，广播传输暂停，当所有匹配从机均可接收指令和数据时，传输方可正常进行。广播机制分为write through和write back两种模式。
广播传输时，广播识别码通过AXI协议中的AWREGION_ID或AWUSER信号发送。
具体的write through和write back模式的具体实现过程与实施例相同，此处不再累述。
以上描述的仅是本发明的基本原理和优选实施例，本领域技术人员根据本发明做出的改进和替换，属于本发明的保护范围。

Claims (6)

1.一种AXI总线广播机制的实现方法，其特征在于：对于具有相同功能或需要做相同配置的从机，本方法为其配置同一广播识别码，广播识别码通过AXI协议中的AWREGION_ID或AWUSER信号发送；当同一主机需要对多个从机进行相同配置时，主机在发送的指令中加入广播识别码信息，广播识别码作为除地址外的另一套从机识别机制，面向主机的接口模块向广播识别码匹配的所有从机接口模块发起申请，在获得所有匹配从机接口模块的许可后，传输正式发起，指令和数据被同时发送给所有匹配从机，达到一次发送全部配置；本方法实现write through模式和write back模式下的一对多传输，所述一对多传输是指同一主机在同一时刻对多台从机进行配置传输，并且多台从机同时返回应答。
2.根据权利要求1所述的AXI总线广播机制的实现方法，其特征在于：系统设计时在总线控制器中为从机分配同一广播识别码或者在具体操作中提前为从机配置同一广播识别码。
3.根据权利要求1所述的AXI总线广播机制的实现方法，其特征在于：针对不同的操作或者配置需求，广播识别码可配置。
4.根据权利要求1所述的AXI总线广播机制的实现方法，其特征在于：AXI总线广播机制的write through模式实现过程为：S11、每个从机有自己的识别码，当主机发起广播传输时，随写指令发送广播识别码；S12、主机端接口接收指令和数据，进行广播识别码匹配，选通匹配的从机，并向匹配的从机发起申请；S13、从机接口接收申请后进行仲裁，仲裁通过后，返回许可信号；S14、主机接口在获得所有匹配从机接口许可后，发起指令和数据传输；S15、从机接口接收广播的指令和数据，完成后返回写响应；S16、主机接口收到所有匹配从机接口的写响应，处理后向主机反馈写响应。
5.根据权利要求1所述的AXI总线广播机制的实现方法，其特征在于：AXI总线广播机制的write back模式实现过程为：S21、每个从机有自己的识别码，当主机发起广播传输，随写指令发送广播识别码；S22、主机接口接收指令和数据，完成指令和数据接收后，回复写响应，主机收到写响应，认为传输完成；S23、主机端接口进行广播识别码匹配，选通相应的从机，并向匹配的从机发起申请；S24、从机接口接收申请后进行仲裁，仲裁通过后，返回许可信号；S25、主机接口在获得所有匹配从机接口许可后，发起指令和数据传输；S26、从机接口接收广播的指令和数据，完成后拦截从从机端返回的写响应，广播传输正式完成。
6.一种AXI总线广播机制的实现系统，其特征在于：包括xbus_rgt_cfg、xbus_lite_if和xbus_mst_bc，xbus_rgt_cfg是总线控制的内部配置模块，外部主机通过此模块对总线控制器进行功能特性控制，从机广播识别码寄存在xbus_rgt_cfg，供总线控制器中所有面向主机接口模块作从机选通使用；xbus_lite_if是负责将从机指令和数据转换成lite模式，用来和lite_slv对接，并且xbus_lite_if根据不同的操作或者配置需求，对xbus_rgt_cfg内的广播识别码进行配置；xbus_mxt_bc为S-M全互连实现模块，M为面向主机的接口模块，负责与主机端的交互和译码选通从机，S为面向从机的接口模块，负责仲裁本从机的访问申请并与从极端完成交互；对于主机发起的广播传输，对应的主机接口模块接收指令，并将广播识别码比较选通，向匹配的从机接口模块发起申请，根据从机接口模块回复的许可，在获得所有匹配从机接口许可后，广播传输正式建立，传输数据和指令；AXI总线广播机制包括write through模式和write back模式；广播传输时，广播识别码通过AXI协议中的AWREGION_ID或AWUSER信号发送。
CN201910923946.8A 2019-09-27 2019-09-27 一种axi总线广播机制的实现方法和系统 Active CN110674075B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910923946.8A CN110674075B (zh) 2019-09-27 2019-09-27 一种axi总线广播机制的实现方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910923946.8A CN110674075B (zh) 2019-09-27 2019-09-27 一种axi总线广播机制的实现方法和系统

Publications (2)

Publication Number Publication Date
CN110674075A CN110674075A (zh) 2020-01-10
CN110674075B true CN110674075B (zh) 2023-03-10

Family

ID=69079774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910923946.8A Active CN110674075B (zh) 2019-09-27 2019-09-27 一种axi总线广播机制的实现方法和系统

Country Status (1)

Country Link
CN (1) CN110674075B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111797051B (zh) * 2020-06-04 2022-05-17 深圳云天励飞技术股份有限公司 片上系统、数据传送方法及广播模块
CN113904762B (zh) * 2021-09-28 2023-09-26 中孚信息股份有限公司 一种带环形缓冲区的全双工485总线通信系统及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101841964B1 (ko) * 2011-02-22 2018-05-15 삼성전자주식회사 인터커넥터를 포함하는 시스템 온 칩 및 그것의 제어 방법
CN102216920B (zh) * 2011-05-24 2013-08-28 华为技术有限公司 先进可扩展接口总线以及相应的数据传输方法
CN102609380B (zh) * 2012-02-14 2014-09-24 福州瑞芯微电子有限公司 基于axi总线的sdram控制器写数据快速响应方法
CN104899175A (zh) * 2014-03-04 2015-09-09 深圳市中兴微电子技术有限公司 一种基于片内总线协议的安全访问控制方法和装置
CN105005546B (zh) * 2015-06-23 2018-01-30 中国兵器工业集团第二一四研究所苏州研发中心 一种内置交点队列的异步axi总线结构
CN105446930A (zh) * 2015-12-25 2016-03-30 吉林大学 一种单选择端spi主从式多机双向通信方法
CN106326172B (zh) * 2016-08-24 2019-03-26 浙江大华技术股份有限公司 一种APB总线slave接口扩展电路及其使用方法
CN106933760A (zh) * 2017-03-13 2017-07-07 郑州云海信息技术有限公司 一种基于axi协议的dma控制器及数据上传方法
KR102385541B1 (ko) * 2017-09-29 2022-04-11 삼성전자주식회사 버스 시스템
CN108595350B (zh) * 2018-01-04 2022-04-05 深圳开阳电子股份有限公司 一种基于axi的数据传输方法和装置
CN109634900B (zh) * 2018-11-13 2020-12-08 北京时代民芯科技有限公司 一种基于axi协议的多层次低延迟互连结构
CN109947580A (zh) * 2019-03-27 2019-06-28 上海燧原智能科技有限公司 中断处理方法、装置、设备和存储介质
CN110765053B (zh) * 2019-10-23 2023-03-10 山东华芯半导体有限公司 一种n-m axi总线控制器及其可配置仲裁机制实现方法

Also Published As

Publication number Publication date
CN110674075A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
CN106951388B (zh) 一种基于PCIe的DMA数据传输方法及系统
US6622227B2 (en) Method and apparatus for utilizing write buffers in memory control/interface
US10467154B2 (en) Multi-port multi-sideband-GPIO consolidation technique over a multi-drop serial bus
CN106951379B (zh) 一种基于axi协议的高性能ddr控制器及数据传输方法
CN108107827B (zh) 一种基于zynq平台软核的srio控制方法
CN110674075B (zh) 一种axi总线广播机制的实现方法和系统
CN108132897B (zh) 一种基于zynq平台软核的srio控制器
CN109634900B (zh) 一种基于axi协议的多层次低延迟互连结构
JP2007519121A (ja) マルチプルアドレス２チャンネルバス構造
KR20130071782A (ko) 버스 브리지 장치
CN112035388B (zh) 一种基于PCI-e通道的高性能加解密方法
CN111338996B (zh) 一种支持多协议的复合总线控制器
KR20120040535A (ko) 버스 시스템 및 그것의 동작 방법
CN113886297B (zh) 一种基于dma的spi并发通讯se装置及方法
CN103092787A (zh) 一种基于PowerPC架构的多功能低功耗总线通讯模块
US10551905B1 (en) Data-transmission-format conversion circuit and control method for data-transmission-format conversions between different high-speed data transmission interfaces
US10592441B2 (en) Bus communication enhancement based on identification capture during bus arbitration
CN109933553B (zh) 一种控制系统及其设计方法、一组控制系统、电子装置
US7024503B2 (en) Link bus between control chipsets and arbitration method thereof
CN111506461B (zh) 一种基于总线、用于测试的反压模块及其实现方法
US20190286606A1 (en) Network-on-chip and computer system including the same
US11789884B2 (en) Bus system and method for operating a bus system
US20100216506A1 (en) System and Methods for Supporting Multiple Communications Protocols on a Mobile Phone Device
US7526595B2 (en) Data path master/slave data processing device apparatus and method
CN111241024A (zh) 一种全互联axi总线的级联方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant