CN110663033A - 混合模块的操作 - Google Patents

混合模块的操作 Download PDF

Info

Publication number
CN110663033A
CN110663033A CN201880029406.9A CN201880029406A CN110663033A CN 110663033 A CN110663033 A CN 110663033A CN 201880029406 A CN201880029406 A CN 201880029406A CN 110663033 A CN110663033 A CN 110663033A
Authority
CN
China
Prior art keywords
mode
slc
xlc
cycle count
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880029406.9A
Other languages
English (en)
Other versions
CN110663033B (zh
Inventor
K·K·姆奇尔拉
A·马尔谢
P·A·汤姆森
M·G·米勒
G·G·贝桑格
S·A·斯托勒
S·K·瑞特南
R·C·帕迪拉
P·菲利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110663033A publication Critical patent/CN110663033A/zh
Application granted granted Critical
Publication of CN110663033B publication Critical patent/CN110663033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明揭示用于操作混合模块的设备及方法。一种实例方法可包含：跟踪对所述混合模块执行的单电平胞元SLC模式循环及额外电平胞元XLC模式循环；维持对应于所述混合模块的混合模式循环计数；及使在SLC模式中操作的混合模块不同于在XLC模式中操作的混合模块而调整所述混合模式循环计数。

Description

混合模块的操作
技术领域
本发明大体上涉及存储器装置，且更特定来说，本发明涉及用于操作混合模块的设备及方法。
背景技术
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性存储器及非易失性存储器的许多不同存储器类型。易失性存储器需要电力来保存其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过在不被供电时留存存储数据来提供持久性数据且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM))等等。
可将存储器装置组合在一起以形成例如固态驱动器(SSD)的存储器系统的存储容量。固态驱动器可包含非易失性存储器(例如NAND快闪存储器及NOR快闪存储器)及/或可包含易失性存储器(例如DRAM及SRAM)以及各种其它类型的非易失性及易失性存储器。
可使用SSD作为计算机的主存储容量来替换硬盘驱动器，这是因为固态驱动器可在性能、大小、重量、耐用性、操作温度范围及电力消耗方面优于硬盘驱动器。例如，SSD可因为其缺乏移动部件而具有比磁盘驱动器优异的性能，其可避免与磁盘驱动器相关联的搜寻时间、延时及其它机电延迟。
在各种例子中，单电平存储器胞元(SLC)可指代编程到两个不同数据状态中的目标者且经配置以存储单个数据单元(例如一个位)的胞元。一些存储器胞元(例如快闪胞元、相变胞元等等)可编程到两个以上不同数据状态中的目标者，使得其经配置以存储一个以上单个数据单元(例如2个位、2.5个位、3个位、4个位等等)。此类胞元可称为多状态存储器胞元、多单元胞元、多电平胞元或额外电平胞元(XLC)。XLC可提供较高密度存储器且不增加存储器胞元的数目，这是因为每一胞元可表示一个以上数据单元。
各种存储器胞元因为(例如)编程及/或擦除循环而经历随时间损耗。包括此类存储器胞元的存储器装置可具有(例如)用于衡量装置的状况及/或使用寿命的装置规格，例如总写入字节(TBW)规格及/或循环计数(例如擦除计数及/或程序计数)规格。一些存储器胞元能够在SLC模式及XLC模式(例如2位“MLC”模式、3位“TLC”模式、4位“QLC”模式等等)两者中操作(例如编程、读取、擦除等等)。此类胞元可称为“混合模式”存储器胞元。提供混合模式存储器装置的精确装置规格可能具有挑战性。
附图说明
图1是根据本发明的若干实施例的呈包含至少一个存储器系统的计算系统的形式的设备的框图。
图2说明根据本发明的若干实施例的具有组织为若干混合模式物理块的存储器胞元群组的存储器阵列的部分的图式。
图3是说明根据本发明的若干实施例的若干不同XLC操作模式的实际循环计数与有效循环计数的比较的表。
具体实施方式
本发明揭示用于操作混合模块的设备及方法。在本发明的一或多个实施例中，控制器可耦合到存储器。所述控制器可经配置以：跟踪对所述混合模块执行的单电平胞元(SLC)模式循环及额外电平胞元(XLC)模式循环；维持对应于所述混合模块的混合模式循环计数；及使在SLC模式中操作的混合模块不同于在XLC模式中操作的混合模块而调整所述混合模式循环计数。
一种实例方法可包含：跟踪存储器胞元的混合模块的单电平胞元(SLC)模式循环及额外电平胞元(XLC)模式循环；及通过针对每一SLC模式循环使计数器调整第一量且针对每一XLC模式循环使所述计数器调整第二量来确定混合模式循环计数。在若干实施例中，混合模块是在SLC模式及XLC模式两者中操作的XLC块。在SLC模式中写入的主机数据比在XLC模式中写入主机数据更快且更可靠。在若干实施例中，一旦驱动器达到特定阈值容量，便将SLC数据折叠成XLC胞元(例如，经由碎片收集)。
驱动器的寿命(称为驱动器寿命)可表达为总写入字节(TBW)的度量，其是可在驱动器的寿命中写入到驱动器的字节的量。可(例如)基于存储器块的数目乘以每存储器块的数据量乘以循环次数来确定TBW。每存储器块的数据量取决于操作模式(例如XLC或SLC)。
通常，系统的广告用户大小是基于在原生XLC操作模式中写入的存储器。原生XLC操作模式可包含N位模式，其中N是大于零的实数。例如，在若干实施例中，XLC操作模式可包含：每胞元2位模式，其可称为多电平胞元(MLC)模式；每胞元3位模式，其可称为三电平胞元(TLC)模式；及每胞元4位模式，其可称为四电平胞元(QLC)模式；以及各种其它XLC模式。相应地，针对给定数据量，在SLC模式中编程混合模块导致分别与在MLC、TLC或QLC模式中编程块相比为2倍、3倍或4倍的物理循环次数。因此，在SLC模式中使用XLC块消耗更多循环且因此需要额外XLC耐久能力。
存储器块的损耗率通常与循环计数成比例且损耗率及/或循环计数可被视为胞元劣化的度量。可将XLC块的胞元耐久能力指定为XLC编程/擦除循环(PEC)。当在SLC或XLC模式中操作混合模块时，SLC与XLC操作的损耗比是胞元劣化的测量。
在干实施例中，与设备相关联的TBW规格是基于混合模式循环计数，其可称为“本发明的若有效循环计数”，这是因为其不同于由混合模块经历的实际物理循环的计数。基于确定有效循环计数来确定硬盘驱动器寿命及/或TBW及/或基于有效循环计数来执行损耗平衡可提高存储器的性能(例如提高速度、提高可靠性及/或减少电力消耗)及/或增强存储器的耐久性(例如，延长寿命)以及其它益处。使用有效循环计数来确定TBW而非混合操作模式中的实际循环计数还可提供更精确TBW值。由于实际循环计数总是高于有效循环计数，所以报告驱动器寿命(例如以实际擦除计数衡量的已被消耗的NAND编程擦除循环能力的百分比)导致比NAND的真实寿命悲观的驱动器寿命。
在本发明的以下详细描述中，参考构成本发明的部分的附图，且附图中以说明方式展示可如何实践本发明的若干实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本发明的所述实施例，且应了解，可利用其它实施例且可在不背离本发明的范围的情况下作出过程、电性及/或结构变化。
如本文中所使用，“若干”某物可指代一或多个此类事物。例如，若干存储器装置可指代一或多个存储器装置。另外，如本文中所使用，例如“N”、“M”、“S”及“R”的标示符(尤其相对于图式中的元件符号)指示：所标示的特定特征的数目可包含于本发明的若干实施例中。
本文中的图式遵循编号惯例，其中前一个或几个数字对应于图号且其余数字识别图式中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。应了解，可新增、置换及/或消除本文各种实施例中所展示的元件以提供本发明的若干额外实施例。另外，图中所提供的元件的比例及相对尺度希望说明本发明的各种实施例且不在限制性意义上使用。
图1是根据本发明的若干实施例的呈包含至少存储器系统的计算系统100的形式的设备的框图。如本文中所使用，存储器系统(例如104)、控制器(例如108)或存储器装置(例如110-1)也可被单独视为“设备”。存储器系统104可为(例如)固态驱动器(SSD)且可包含主机接口106、控制器108(例如处理器及/或其它控制电路)及存储器(例如若干存储器装置110-1、...、110-N)，所述存储器可包括例如NAND快闪装置的固态存储器装置且可提供存储器系统104的存储容量。存储器装置110-1、...、110-N可统称为存储器装置110及/或存储器110。在若干实施例中，控制器108、存储器110及/或主机接口106可物理定位于单个裸片上或单个封装内(例如管理NAND应用)。
如图1中所说明，控制器108可经由多个通道耦合到主机接口106及存储器110且可用于将在存储器系统104与主机102之间传送数据。接口106可呈标准化接口的形式。例如，当存储器系统104用于计算系统100中的数据存储时，接口106可为串行高级技术附件(SATA)、外围组件互连高速(PCIe)或通用串行总线(USB)以及其它连接器及接口。然而，一般来说，接口106可提供接口来使控制、地址、数据及其它信号在存储器系统104与具有用于接口106的兼容接受器的主机102之间传递。
主机102可为主机系统，例如个人膝上型计算机、台式计算机、数码相机、移动电话或存储卡读取器及各种其它主机类型。主机102可包含系统主板及/或背板且可包含若干存储器存取装置(例如若干处理器)。
存储器装置110-1、...、110-N可包含若干存储器胞元(例如非易失性存储器胞元)阵列。例如，阵列可为具有NAND架构的快闪阵列。然而，实施例不受限于特定类型的存储器阵列或阵列架构。如下文将结合图2进一步描述，存储器胞元可(例如)分组成包含存储器胞元的若干物理页的若干块。在若干实施例中，块是指作为单元一起被擦除的存储器胞元群组。若干块可包含于存储器胞元的平面中且阵列可包含若干平面。作为一个实例，存储器装置可经配置以每页存储8KB(千字节)用户数据、每块存储128页用户数据、每平面存储2048个块及每装置存储16个平面。
在操作中，数据可作为(例如)一页数据写入到及/或读取自存储器系统的存储器装置(例如系统104的存储器装置110-1、…、110-N)。因而，一页数据可称为存储器系统的数据传送大小。数据可以称为区段(例如主机区段)的数据段传送到/自主机(例如主机102)。因而，数据区段可称为主机的数据传送大小。
控制器108可与存储器装置110-1、...、110-N通信以控制数据读取、写入及擦除操作及其它操作。控制器108可包含(例如)呈硬件及/或固件(例如一或多个集成电路)及/或软件形式的若干组件以控制对若干存储器装置110-1、...、110-N的存取及/或促进主机102与存储器装置110-1、...、110-N之间的数据传送。例如，在图1所说明的实例中，控制器108包含存储器管理组件114，其包括损耗平衡组件116及跟踪组件118。如图1中所展示，跟踪组件118可包含XLC循环跟踪器120(“XLC”)、SLC循环跟踪器122(“SLC”)及混合模式循环计数器124(“COUNT”)。XLC循环跟踪器120可在XLC模式中跟踪混合模块的物理循环(例如XLC模式循环)(例如，维持混合模块的物理循环的计数)。在若干实施例中，XLC模式循环是XLC块经擦除及/或编程。类似地，SLC循环跟踪器122可在SLC模式中跟踪混合模块的物理循环(例如SLC模式循环)(例如，维持混合模块的物理循环的计数)。在若干实施例中，SLC模式循环是SLC块经擦除及/或编程。混合模式循环计数器124可提供混合模式循环计数，其可为具有不同于对混合模块执行的物理循环的实际数量的值的有效循环计数或比例循环计数。在若干实施例中，混合模式循环是混合模块经擦除及/或编程。物理循环的实际数量或非比例计数是基于由混合模块经历的实际循环的数量(例如由XLC循环跟踪器120及SLC循环跟踪器122所确定)。
例如，在报告SSD的硬盘驱动器状况时，可使用混合模式循环计数来替代非比例循环计数。在若干实施例中，控制器可经配置以基于混合模式循环计数而非基于对应于由混合模块经历的实际物理循环的数量的非比例循环计数来将SSD的驱动器状况指示符报告给主机。
在若干实施例中，可使在SLC模式中操作的混合模块不同于在XLC模式中操作的混合模块而调整混合模式循环计数。可以增量调整混合模式循环计数。SLC模式循环与XLC模式循环之间的增量差可基于SLC操作损耗与XLC操作损耗的确定损耗比。在若干实施例中，可逐块确定混合模式循环计数。例如，对应于特定混合模块的循环计数可为取决于损耗比而不同地递增的混合模式循环计数。不同增量可基于特定损耗比。
在若干实施例中，控制器使在SLC模式中操作的混合模块调整的混合模式循环计数与使在XLC模式中操作的混合模块调整的混合模式循环计数的差是基于由经调整的修整设置导致的SLC操作损耗与XLC操作损耗的损耗比。经调整的修整设置可为从初始电平调整以实现特定损耗比的SLC修整设置。SLC修整设置可包含写入修整及/或擦除修整。在若干实施例中，经调整的修整设置可包含以下中的至少一者：减小SLC模式擦除验证电压、减小SLC模式程序起动电压、减小SLC程序验证电压及减小SLC模式程序步骤电压。
存储器管理组件114可实施损耗平衡(例如，经由损耗平衡组件116)以控制存储器110的损耗比。损耗平衡可通过在整个阵列及/或装置上更均匀地分布循环来减少对特定胞元群组执行的过程循环(例如编程及/或擦除循环)的次数。损耗平衡可包含用于最小化经移动以回收块的有效块的数量的动态损耗平衡。动态损耗平衡可包含称为碎片收集的技术。碎片收集可包含回收(例如，擦除且使其可用于编程)具有最多无效页的块(例如，根据“贪婪算法”)。或者，碎片收集可包含回收具有超过阈值量(例如数量)的无效页的块。如果存在用于编程操作的足够自由块，那么可不发生碎片收集操作。例如，无效页可为已被更新为不同页的数据页。静态损耗平衡可包含将静态数据写入到具有高编程/擦除计数的块以延长块的寿命。
损耗平衡组件116可基于根据本文中所描述的若干实施例所确定的混合模式循环计数124而非基于对应于由混合模块经历的实际物理循环的数量的非比例循环计数来执行损耗平衡。例如，可通过将数据写入到具有最低混合模式循环计数的存储器块(例如，而非选择具有最低实际循环计数的块)来基于有效循环计数执行损耗平衡。由于块以取决于块是否在SLC或XLC模式中操作的不同速率损耗，所以本发明的实施例可提供比先前方法(其基于实际循环计数而非基于本文中所描述的有效循环计数来执行损耗平衡)改进的损耗平衡。
图2说明根据本发明的若干实施例的具有组织为若干混合模式物理块232-0(块0)、232-1(块1)、...、232-M(块M)的存储器胞元群组的存储器阵列230的部分的图式。尽管图2中未展示，但所属领域的一般技术人员应了解，存储器阵列230可与相关联于其操作的各种外围电路一起定位于半导体裸片上。阵列230的存储器胞元可为(例如)具有NAND架构的非易失性浮动栅极快闪存储器胞元。然而，本发明的实施例不受限于特定存储器类型。
存储器阵列230可为存储器装置(例如图1中的存储器装置110)上的多个阵列中的一者。块232-0(块0)、232-1(块1)、...、232-M(块M)可为混合模块且可统称为块232。在图2所展示的实例中，指示符“M”用于指示存储器装置230可包含若干物理块。作为实例，存储器阵列230中的物理块的数目可为128个块、4,096个块或32,768个块，然而，实施例不受限于存储器阵列230中的物理块的特定数目。
在图2所说明的实施例中，每一物理块232包含可作为单元一起被擦除(例如，每一物理块中的胞元可作为擦除单元以实质上同时的方式被擦除)。如图2中所展示，每一物理块232包括可每一者耦合到相应存取线(例如字线)的存储器胞元的若干物理行234-0、234-1、...、234-R。每一物理块中的行数可为32、64或128，但实施例不受限于每块232的行(其可统称为行234)的特定数目。
所属领域的一般技术人员应了解，每一行232可包括胞元的若干物理页。胞元的物理页可指代一起或作为功能群组被编程及/或读取的若干存储器胞元。在图2所展示的实施例中，每一行232可包括胞元的一个物理页。然而，本发明的实施例不受限于此。例如，每一行232可包括胞元的多个物理页(例如与耦合到偶数位线的胞元相关联的偶数页及与耦合到奇数位线的胞元相关联的奇数页)。另外，针对XLC模式胞元，物理页可存储数据的多个逻辑页，其中物理页中的每一胞元促成朝向逻辑下页的位、朝向逻辑上页的位及朝向若干相应数目的逻辑中间(例如，中间)页的一或多个位。
在图2所展示的实例中，对应于行232的物理页可存储数据的若干区段236-0、236-1、...、236-S(例如对应于主机区段的数据量，例如512个字节)。区段236可包括用户数据以及附加数据，例如错误校正码(ECC)数据及逻辑块地址(LBA)数据。
应注意，物理块232、行234、区段236及页的其它配置是可行的。例如，物理块232的行234可各自存储对应于单个区段(其可包含(例如)512个以上或512个以下字节)的数据。
图3是说明根据本发明的若干实施例的若干不同XLC操作模式的实际循环计数与有效循环计数的比较的表340。图3中所展示的实例假定在SLC模式中将主机数据“Y”的量写入到混合模块且在XLC模式中将多达两倍的数据“2Y”写入(例如，与碎片收集相关联)到混合模块(例如，作为碎片收集数据)。列344表示对应于相应XLC配置342-1(MLC/每胞元2位)、342-2(TLC/每胞元3位)及342-3(QLC/每胞元4位)的实际物理循环计数344-1、344-2及344-3。列346表示针对给定损耗比(例如此实例中的损耗比2)的对应于相应XLC配置342-1、342-2及342-3的混合模式循环计数(例如“有效”循环计数)346-1、346-2及346-3。根据本文中所描述的实施例，可经由所确定的有效循环计数来考虑SLC模式循环与XLC模式循环的损耗比。例如，针对确定损耗比2，可使混合模式循环计数器针对每一SLC模式循环依第一量(例如S)递增且针对每一XLC模式循环以不同量(例如WR×X)递增，其中“WR”是损耗比(例如，在此实例中为2)，“S”是实际SLC模式循环的数量，且“X”是实际XLC模式循环的数量。以这种方式，混合模式循环计数器的计数可为有效(例如比例)循环计数而非真实物理循环计数。因此，使用装置规格的有效循环计数而非实际循环计数可导致(例如)较高TBW规格。
在图3中，针对MLC模式配置342-1，总实际循环344-1的50％是SLC模式循环(例如2个实际SLC模式循环及2个实际MLC循环)。然而，考虑2的损耗比产生有效循环计数346-1以导致有效SLC使用量占总循环的33％(1/3)。针对TLC模式配置342-2，总实际循环344-2的60％是SLC模式循环(例如3个实际SLC模式循环及2个实际TLC循环)。然而，考虑2的损耗比产生有效循环计数346-2以导致有效SLC使用量占总循环的42％(3/7)。针对QLC模式配置342-3，总实际循环344-3的66％(2/3)是SLC模式循环(例如4个实际SLC模式循环及2个实际QLC循环)。然而，考虑2的损耗比产生有效循环计数346-3从而导致有效SLC使用量占总循环的50％。
有效循环计数提供更精确胞元损耗值。这使用损耗比来实现。在图3中，例如，损耗比是2。因此，当使用有效循环计数时，SLC使用量在MLC模式中占基于方程式346-1的存储器块的总循环的33％，在TLC模式中占方程式346-2的总循环的42％，且在QLC模式中占方程式346-3的总循环的50％。
在若干实施例中，对应于混合模式操作的各种修整设置可经调整以实现SLC操作损耗与XLC操作损耗的特定损耗比。可经调整的修整设置可包含各种写入修整及/或擦除修整。例如，写入修整可包含程序起动电压、(若干)程序验证电压及(若干)程序步骤电压等等。擦除修整可包含(例如)擦除验证电压，其可经调整以导致浅擦除。SLC模式修整设置的调整(例如，减小程序起动电压、程序验证电压及/或步骤电压)可减少由混合模块因为SLC操作而经历的损耗，这可有助于增大损耗比。另外，可减小SLC模式擦除验证电压(例如，使得其具有较小量值)，其还可减少因为SLC模式擦除的损耗且有助于增大损耗比。在若干实施例中，可将经调整的SLC修整设置仅应用于在SLC模式中被写入的混合模块。例如，对在XLC模式中被写入的混合模块执行浅擦除操作可为不利的，这是因为浅擦除会影响XLC写入的精确度。
在一或多个实施例中，可根据关系式
Figure BDA0002258155850000081
来确定混合模式循环计数，其中“S”是SLC模式循环(例如擦除)的确定数量，“X”是XLC模式循环(例如擦除)的确定数量，且“WR”是SLC操作损耗与XLC操作损耗的损耗比。在若干实施例中，循环计数递增因子可与使有效循环计数递增相关联。作为实例，如果循环计数递增因子是“1”，那么有效循环计数器的计数针对每一实际SLC模式循环以1递增且针对每一实际XLC模式循环以2递增(例如，针对WR＝2)。然而，如果循环计数递增因子是“10”，那么有效循环计数器的计数针对每一实际SLC模式循环以10递增且针对每一实际XLC模式循环以20递增。提供10的循环计数递增因子可提供例如避免需要执行浮点计算(其可发生于其中损耗比是(例如)非整数值的例子中)的益处。在其中使用循环计数递增因子的情况中，可为了解释递增因子而进行正规化。
尽管已在本文中说明及描述特定实施例，但所属领域的一般技术人员应了解，经计算以实现相同结果的布置可取代所展示的特定实施例。本发明希望涵盖本发明的各种实施例的调适或变动。应了解，已以说明而非限制方式进行以上描述。所属领域的技术人员将在审阅以上描述之后明白上述实施例的组合及未在本文中特别描述的其它实施例。本发明的各种实施例的范围包含其中使用上述结构及方法的其它应用。因此，应参考所附权利要求书以及此权利要求书有权涵盖的等效物的全范围来确定本发明的各种实施例的范围。
在前文的具体实施方式中，为了简化本发明而将各种特征一起分组于单个实施例中。本发明的方法不应被解释为反映本发明的揭示实施例必须使用比每一权利要求中明确叙述的特征多的特征的意图。确切来说，如所附权利要求书所反映，发明标的物希望具有单个揭示实施例的少于全部特征。因此，所附权利要求书借此并入到具体实施方式中，其中每一权利要求独自作为单独实施例。

Claims (20)

1.一种设备，其包括：
存储器，其包括存储器胞元的混合模块；及
控制器，其耦合到所述存储器且经配置以：
跟踪对所述混合模块执行的单电平胞元SLC模式循环及额外电平胞元XLC模式循环；
维持对应于所述混合模块的混合模式循环计数；及
使在SLC模式中操作的混合模块不同于在XLC模式中操作的混合模块而调整所述混合模式循环计数。
2.根据权利要求1所述的设备，其中所述控制器经配置以调整所述混合模式循环计数包含所述控制器经配置以使所述混合模式循环计数递增，且其中SLC模式循环与XLC模式循环之间的增量差是基于SLC操作损耗与XLC操作损耗的确定损耗比。
3.根据权利要求1到2中任一权利要求所述的设备，其中所述混合模式循环计数是比例循环计数，所述比例循环计数具有不同于对所述混合模块执行的物理循环的实际数量的值。
4.根据权利要求1到2中任一权利要求所述的设备，其中所述控制器经配置以基于所述混合模式循环计数而非基于对应于由所述混合模块经历的实际物理循环的数量的非比例循环计数来执行损耗平衡。
5.根据权利要求1到2中任一权利要求所述的设备，其中所述设备是固态驱动器SSD。
6.根据权利要求1到2中任一权利要求所述的设备，其中所述控制器使在所述SLC模式中操作的混合模块调整的所述混合模式循环计数与使在所述XLC模式中操作的混合模块调整的所述混合模式循环计数的差是基于由经调整的修整设置导致的SLC操作损耗与XLC操作损耗的损耗比。
7.一种设备，其包括：
存储器，其包括存储器胞元的混合模块；及
控制器，其耦合到所述存储器且经配置以：
使用经选择以实现单电平胞元SLC操作损耗与额外电平胞元XLC操作损耗的特定损耗比的经调整修整设置来对所述混合模块执行操作；
跟踪所述混合模块的相应物理循环；
响应于第一模式中的特定混合模块的操作而使对应于所述特定混合模块的循环计数调整第一量；及
响应于不同模式中的所述特定混合模块的操作而使对应于所述特定混合模块的所述循环计数调整不同量。
8.根据权利要求7所述的设备，其中对应于所述特定混合模块的所述循环计数是取决于所述特定损耗比而不同地递增的混合模式循环计数。
9.根据权利要求7所述的设备，其中与所述设备相关联的总写入字节TBW规格是基于所述混合模式循环计数。
10.根据权利要求7所述的设备，其中所述不同量是基于所述特定损耗比。
11.根据权利要求7到8中任一权利要求所述的设备，其中所述控制器经配置以基于所述混合模式循环计数来执行损耗平衡。
12.根据权利要求7所述的设备，其中所述经调整的修整设置是从初始电平调整以实现所述特定损耗比的SLC修整设置。
13.一种方法，其包括：
跟踪存储器胞元的混合模块的单电平胞元SLC模式循环及额外电平胞元XLC模式循环；及
通过以下操作来确定混合模式循环计数：
针对每一SLC模式循环使计数器调整第一量；及
针对每一XLC模式循环使所述计数器调整第二量。
14.根据权利要求13所述的方法，其中所述方法包含逐块确定所述混合模式循环计数。
15.根据权利要求13所述的方法，其中所述方法包含根据以下关系式来确定所述混合模式循环计数：
Figure FDA0002258155840000031
其中“S”是SLC模式循环的确定数量，“X”是XLC模式循环的确定数量，且“WR”是SLC操作损耗与XLC操作损耗的损耗比。
16.根据权利要求15所述的方法，其中所述XLC模式是N位模式，其中N是大于零的实数。
17.一种方法，其包括：
使用经选择以实现单电平胞元SLC操作损耗与额外电平胞元XLC操作损耗的特定损耗比的经调整修整设置来对混合模块执行操作；
跟踪所述混合模块的相应物理循环；
响应于第一模式中的特定混合模块的操作而使对应于所述特定混合模块的循环计数调整第一量；及
响应于不同模式中的所述特定混合模块的操作而使对应于所述特定混合模块的所述循环计数调整不同量。
18.根据权利要求17所述的方法，其中所述方法包含取决于所述特定损耗比而使混合模式循环计数不同地递增。
19.根据权利要求17到18中任一权利要求所述的方法，其中所述方法包含基于所述混合模式循环计数来执行损耗平衡。
20.根据权利要求17到18中任一权利要求所述的方法，其中所述方法包含从初始电平调整SLC修整设置以实现所述特定损耗比。
CN201880029406.9A 2017-04-05 2018-03-15 混合模块的操作 Active CN110663033B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/479,356 US10325668B2 (en) 2017-04-05 2017-04-05 Operation of mixed mode blocks
US15/479,356 2017-04-05
PCT/US2018/022587 WO2018187012A1 (en) 2017-04-05 2018-03-15 Operation of mixed mode blocks

Publications (2)

Publication Number Publication Date
CN110663033A true CN110663033A (zh) 2020-01-07
CN110663033B CN110663033B (zh) 2023-09-15

Family

ID=63710965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880029406.9A Active CN110663033B (zh) 2017-04-05 2018-03-15 混合模块的操作

Country Status (6)

Country Link
US (3) US10325668B2 (zh)
EP (1) EP3607448A4 (zh)
KR (1) KR102337160B1 (zh)
CN (1) CN110663033B (zh)
TW (1) TWI673605B (zh)
WO (1) WO2018187012A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10956049B2 (en) 2019-06-12 2021-03-23 International Business Machines Corporation Wear-aware block mode conversion in non-volatile memory
US11069417B2 (en) 2019-08-27 2021-07-20 Samsung Electronics Co., Ltd. Memory system and method of operating the same
KR20210025249A (ko) 2019-08-27 2021-03-09 삼성전자주식회사 메모리 시스템 및 그 동작 방법
JP2021043678A (ja) 2019-09-10 2021-03-18 キオクシア株式会社 メモリシステム及び方法
US11567670B2 (en) 2019-10-25 2023-01-31 Samsung Electronics Co., Ltd. Firmware-based SSD block failure prediction and avoidance scheme
US11188261B2 (en) 2019-11-18 2021-11-30 International Business Machines Corporation Memory controllers for solid-state storage devices
US11500753B2 (en) 2020-09-02 2022-11-15 Samsung Electronics Co., Ltd. Multi-non-volatile memory solid state drive block-level failure prediction with unified device log
US11934675B2 (en) * 2020-09-12 2024-03-19 Western Digital Technologies, Inc. Mixed mode block cycling for intermediate data
US11429769B1 (en) * 2020-10-30 2022-08-30 Xilinx, Inc. Implementing a hardware description language memory using heterogeneous memory primitives
US11488669B2 (en) * 2020-12-29 2022-11-01 Sandisk Technologies Llc Three-valued programming mechanism for non-volatile memory structures
US11798643B1 (en) 2022-03-15 2023-10-24 Western Digital Technologies, Inc. Non-volatile storage system with hybrid SLC wear leveling
US11829647B1 (en) * 2022-05-31 2023-11-28 Western Digital Technologies, Inc. Storage system and method for using a queue monitor in a block allocation process

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200915065A (en) * 2007-09-28 2009-04-01 Key Technology Corp Mixed type flash memory device and its operation method
CN102047230A (zh) * 2008-05-28 2011-05-04 美光科技公司 混合式存储器管理
CN102047341A (zh) * 2008-02-29 2011-05-04 马维尔国际贸易有限公司 用于混合非易失性固态存储系统的疲劳管理系统和方法
US7948798B1 (en) * 2009-07-22 2011-05-24 Marvell International Ltd. Mixed multi-level cell and single level cell storage device
US20110302477A1 (en) * 2010-06-03 2011-12-08 Seagate Technology Llc Data Hardening to Compensate for Loss of Data Retention Characteristics in a Non-Volatile Memory
US20130173844A1 (en) * 2011-12-29 2013-07-04 Jian Chen SLC-MLC Wear Balancing
US20140006688A1 (en) * 2012-07-02 2014-01-02 Super Talent Technology, Corp. Endurance and Retention Flash Controller with Programmable Binary-Levels-Per-Cell Bits Identifying Pages or Blocks as having Triple, Multi, or Single-Level Flash-Memory Cells
US20160070643A1 (en) * 2014-09-08 2016-03-10 Sandisk Technologies Inc. System and method of counting program/erase cycles
CN106484307A (zh) * 2015-08-25 2017-03-08 群联电子股份有限公司 存储器管理方法、存储器控制电路单元及存储器存储装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078794B2 (en) 2000-01-06 2011-12-13 Super Talent Electronics, Inc. Hybrid SSD using a combination of SLC and MLC flash memory arrays
US6732221B2 (en) 2001-06-01 2004-05-04 M-Systems Flash Disk Pioneers Ltd Wear leveling of static areas in flash memory
KR100877104B1 (ko) 2007-06-26 2009-01-07 주식회사 하이닉스반도체 멀티 레벨 셀 플래시 메모리소자의 프로그램 방법
US7916543B2 (en) * 2007-10-22 2011-03-29 Micron Technology, Inc. Memory cell operation
US20100318719A1 (en) 2009-06-12 2010-12-16 Micron Technology, Inc. Methods, memory controllers and devices for wear leveling a memory
US8639877B2 (en) 2009-06-30 2014-01-28 International Business Machines Corporation Wear leveling of solid state disks distributed in a plurality of redundant array of independent disk ranks
WO2012060824A1 (en) 2010-11-02 2012-05-10 Hewlett-Packard Development Company, L.P. Solid-state disk (ssd) management
US8832506B2 (en) 2012-01-20 2014-09-09 International Business Machines Corporation Bit error rate based wear leveling for solid state drive memory
US9146851B2 (en) 2012-03-26 2015-09-29 Compellent Technologies Single-level cell and multi-level cell hybrid solid state drive
US20130346812A1 (en) * 2012-06-22 2013-12-26 Micron Technology, Inc. Wear leveling memory using error rate
US9391254B2 (en) * 2012-06-27 2016-07-12 Daniel Lessard Electric power generation
US20140181595A1 (en) 2012-12-20 2014-06-26 Virtium Technology, Inc. Estimating lifespan of solid-state drive using real usage model
US9965199B2 (en) 2013-08-22 2018-05-08 Sandisk Technologies Llc Smart dynamic wear balancing between memory pools
US9262316B2 (en) 2013-12-09 2016-02-16 International Business Machines Corporation Recording dwell time in a non-volatile memory system
US9356105B1 (en) 2014-12-29 2016-05-31 Macronix International Co., Ltd. Ring gate transistor design for flash memory
JP7030463B2 (ja) * 2017-09-22 2022-03-07 キオクシア株式会社 メモリシステム

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200915065A (en) * 2007-09-28 2009-04-01 Key Technology Corp Mixed type flash memory device and its operation method
CN102047341A (zh) * 2008-02-29 2011-05-04 马维尔国际贸易有限公司 用于混合非易失性固态存储系统的疲劳管理系统和方法
CN102047230A (zh) * 2008-05-28 2011-05-04 美光科技公司 混合式存储器管理
US7948798B1 (en) * 2009-07-22 2011-05-24 Marvell International Ltd. Mixed multi-level cell and single level cell storage device
US20110302477A1 (en) * 2010-06-03 2011-12-08 Seagate Technology Llc Data Hardening to Compensate for Loss of Data Retention Characteristics in a Non-Volatile Memory
US20130173844A1 (en) * 2011-12-29 2013-07-04 Jian Chen SLC-MLC Wear Balancing
US20140006688A1 (en) * 2012-07-02 2014-01-02 Super Talent Technology, Corp. Endurance and Retention Flash Controller with Programmable Binary-Levels-Per-Cell Bits Identifying Pages or Blocks as having Triple, Multi, or Single-Level Flash-Memory Cells
US20160070643A1 (en) * 2014-09-08 2016-03-10 Sandisk Technologies Inc. System and method of counting program/erase cycles
CN106484307A (zh) * 2015-08-25 2017-03-08 群联电子股份有限公司 存储器管理方法、存储器控制电路单元及存储器存储装置

Also Published As

Publication number Publication date
TWI673605B (zh) 2019-10-01
EP3607448A1 (en) 2020-02-12
TW201903610A (zh) 2019-01-16
US20190267105A1 (en) 2019-08-29
CN110663033B (zh) 2023-09-15
WO2018187012A1 (en) 2018-10-11
KR102337160B1 (ko) 2021-12-13
US10325668B2 (en) 2019-06-18
US20180293001A1 (en) 2018-10-11
US20220013182A1 (en) 2022-01-13
KR20190126939A (ko) 2019-11-12
US11158392B2 (en) 2021-10-26
US11721404B2 (en) 2023-08-08
EP3607448A4 (en) 2020-12-16

Similar Documents

Publication Publication Date Title
CN110663033B (zh) 混合模块的操作
US11586357B2 (en) Memory management
US10535419B2 (en) Setting a default read signal based on error correction
CN111527545B (zh) 基于温度的存储器操作
US11599416B1 (en) Memory sub-system using partial superblocks
US10354700B2 (en) Read threshold voltage selection
US10248594B2 (en) Programming interruption management
WO2022126595A1 (en) Tracking charge loss in memory sub-systems
CN115376573A (zh) 存储器设备及其操作方法
US20240134551A1 (en) Read source determination
US20240134570A1 (en) Write operations on a number of planes
KR20230023477A (ko) 메모리 시스템 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant