CN110660445A - 离群位修复方法和存储器装置 - Google Patents

离群位修复方法和存储器装置 Download PDF

Info

Publication number
CN110660445A
CN110660445A CN201810694389.2A CN201810694389A CN110660445A CN 110660445 A CN110660445 A CN 110660445A CN 201810694389 A CN201810694389 A CN 201810694389A CN 110660445 A CN110660445 A CN 110660445A
Authority
CN
China
Prior art keywords
voltage
block
fail
bit
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810694389.2A
Other languages
English (en)
Other versions
CN110660445B (zh
Inventor
吴尚融
张尚文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201810694389.2A priority Critical patent/CN110660445B/zh
Publication of CN110660445A publication Critical patent/CN110660445A/zh
Application granted granted Critical
Publication of CN110660445B publication Critical patent/CN110660445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供了一种离群位修复方法和存储器装置。上述离群位修复方法适用于一存储器装置,且上述存储器装置的一存储器阵列被分成多个区块。上述离群位修复方法包括:在每一上述区块中设定一边界读取操作的一起始电压以及一结束电压,其中上述起始电压会设定在每一上述区块对应的一临界电压分布中;在上述起始电压以及上述结束电压所界定的一范围中,找出每一上述区块对应的一边界读取门槛;在每一上述区块根据其对应的上述边界读取门槛检测每一上述区块所包含的离群位;以及修复每一上述区块所包含的上述离群位。

Description

离群位修复方法和存储器装置
技术领域
本发明说明书主要是有关于一离群位修复技术,特别是有关于通过将存储器阵列分成多个区块进行边界读取操作的离群位修复技术。
背景技术
随存储器(例如:闪存(flash memory))的工艺规格持续演进,通过微缩的技术,存储器的尺寸可制作地越来越小。然而,由于存储器的尺寸越来越小,导致愈来愈难达到应有的元件特性,存储器的每个细胞(Cell)特性相对更难集中收敛,因此常会产生离群位(outlier bit)。
以传统作法单次边界读取(margin read,MGRD)操作,可以把严重离群的位给扫描出来。然而,由于微缩后的细胞特性变化量增加,存储器量产时无法保证每一颗细胞的擦除(erase,ERS)和编程(program,PGM)效率都一样,因此将导致包在临界电压(Vt)分布的主族群里的离群位却无法被扫描出。也就是所谓的隐性离群。
传统边界读取操作只会设定单一条件(即单一边界读取门槛(margin readspec))。因此,在传统边界读取操作会因为边界读取门槛设得太小而误筛除了正常的位,或因为边界读取门槛设得太大而未扫描到离群位。因此,传统边界读取操作已不足以解决因为存储器的尺寸越来越小所产生的越来越严重的离群位的问题。
发明内容
有鉴于上述现有技术的问题,本发明提供了一离群位修复技术,特别是有关于通过将存储器阵列分成多个区块进行边界读取操作的离群位修复方法和存储器装置。
根据本发明的一实施例提供了一种离群位修复方法。上述离群位修复方法适用于一存储器装置,且上述存储器装置的一存储器阵列被分成多个区块。上述离群位修复方法包括:在每一上述区块中设定一边界读取(margin read)操作的一起始电压以及一结束电压,其中上述起始电压会设定在每一上述区块对应的一临界电压(Vt)分布中;在上述起始电压以及上述结束电压所界定的一范围中,找出每一上述区块对应的一边界读取门槛(margin read spec);在每一上述区块根据其对应的上述边界读取门槛检测每一上述区块所包含的离群位;以及修复每一上述区块所包含的上述离群位。
根据本发明的一实施例提供了一种存储器装置。上述存储器装置包括一存储器阵列、一存储电路以及一控制电路。存储器阵列,包含多个存储器细胞,且被分成多个区块。在每一上述区块中会设定一边界读取(margin read)操作时的一起始电压以及一结束电压,且其中上述起始电压会设定在每一上述区块对应的一临界电压(Vt)分布中。控制电路耦接上述存储器阵列以及上述存储电路。此外,上述控制电路会在上述起始电压以及上述结束电压所界定的一范围中,找出每一上述区块对应的一边界读取门槛(margin read spec),且在每一上述区块根据其对应的上述边界读取门槛检测每一上述区块所包含的离群位,以及修复每一上述区块所包含的上述离群位。
关于本发明其他附加的特征与优点,本领域技术人员,在不脱离本发明的精神和范围内,当可根据本案实施方法中所揭露的离群位修复方法和存储器装置,做些许的更动与润饰而得到。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,并不构成对本发明的限定。在附图中:
图1是显示根据本发明的一实施例所述的存储器装置100的方块图。
图2是显示根据本发明的一实施例所述的第一状态的临界电压分布的示意图。
图3是显示根据本发明的一实施例所述的第二状态的临界电压分布的示意图。
图4是根据本发明的一实施例所述的离群位修复方法的流程图400。
图5是根据本发明的一实施例所述的在第一状态的离群位修复方法的流程图500。
图6是根据本发明的一实施例所述的在第一状态的离群位修复方法的流程图600。
100 存储器装置
110 存储器阵列
120 存储电路
130 控制电路
400、500、600 流程图
具体实施方式
本章节所叙述的是实施本发明的最佳方式,目的在于说明本发明的精神而非用以限定本发明的保护范围,本发明的保护范围当视后附的申请专利范围所界定者为准。
图1是显示根据本发明的一实施例所述的存储器装置100的方块图。根据本发明的实施例,存储器装置100可是一挥发性存储器装置(volatile memory devices),例如:一动态随机存取存储器(Dynamic Random Access Memory,DRAM),但本发明不以此为限。在一些实施例,存储器装置100可是一非挥发性存储器装置(nonvolatile memory devices),例如:一只读存储器(Read Only Memory,ROM),或一闪存(flash memory),但本发明不以此为限。如图1所示,存储器装置100可包括一存储器阵列110、一存储电路120以及一控制电路130。需注意地是,在图1中的方块图,仅是为了方便说明本发明的实施例,但本发明并不以此为限。存储器装置100亦可包含其它元件。
根据本发明的实施例,存储器阵列110包含多个存储器细胞,且存储器阵列110会被分成多个区块(即一区块可包含多个存储器细胞)。在存储器阵列110的每一区块中会设定边界读取(margin read)操作时的一起始电压以及一结束电压。根据本发明的一实施例,起始电压会设定在每一区块对应的一临界电压(Vt)分布中。也就是说,起始电压会设定为临界电压(Vt)分布的主群体中的任一点电压。根据本发明的一实施例,起始电压以及结束电压所界定的范围(即控制电路130扫描一区块的最大扫瞄范围)是经由工程分析后决定。
图2是显示根据本发明的一实施例所述的第一状态(例如:擦除(erase)状态)的临界电压分布的示意图。如图2所示,若存储器阵列110分成三个区块,根据本发明的实施例,在第一状态,对应存储器阵列110的临界电压分布图,就会变成三个区块所分别对应的临界电压分布图。图2所示的A和B分别表示起始电压和结束电压。如图2所示,在传统的边界读取操作时,一存储器阵列就只会有一边界读取门槛EV。但根据本发明的实施例,每一区块都会有其对应的边界读取门槛EV。控制电路130可根据每一区块对应的边界读取门槛EV,扫瞄出离群位,并修复之。
图3是显示根据本发明的一实施例所述的第二状态(例如:编程(program)状态)的临界电压分布的示意图。如图3所示,若存储器阵列110分成三个区块,根据本发明的实施例,在第一状态,对应存储器阵列110的临界电压分布图,就会变成三个区块所分别对应的临界电压分布图。图3所示的A和B分别表示起始电压和结束电压。如图3所示,在传统的边界读取操作时,一存储器阵列就只会有一边界读取门槛PV。但根据本发明的实施例,每一区块都会有其对应的边界读取门槛PV。控制电路130可根据每一区块对应的边界读取门槛PV,扫瞄出离群位,并修复之。
根据本发明的一实施例,控制电路130会耦接存储器阵列110以及存储电路120。控制电路130会在起始电压以及结束电压所界定的范围中,对每一区块进行扫描,以找出存储器阵列110的每一区块对应的一边界读取门槛(margin read spec)。当控制电路130取得存储器阵列110的每一区块对应的一边界读取门槛后,控制电路130会在每一区块上,根据每一区块对应的边界读取门槛,检测每一区块所包含的离群位(outlier bit),并修复每一区块所包含的离群位。
根据本发明的一实施例,当存储器装置100在一第一状态进行边界读取操作时,控制电路130会扫描在起始电压时,多个区块的一第一区块所包含的第一失效位(failbit),并将扫描到的第一失效位记录于存储电路120的一第一暂存器(图未显示)中。此外,控制电路130会扫描在一第二电压时,第一区块所包含的第二失效位,并将扫描到的第二失效位记录于存储电路120的一第二暂存器(图未显示)中。接着,控制电路130会比对第一失效位和第二失效位的数量是否相等。在此实施例中,第二电压可是将起始电压加上一预设电压值(例如:0.2V,但本发明不以此为限),且第二电压会小于结束电压。
在此实施例中,当第一失效位和第二失效位的数量相等时,控制电路130会判断第二电压是第一区块对应的边界读取门槛,并继续找下一区块(例如:一第二区块)的边界读取门槛。当第一失效位和第二失效位的数量不相等时,控制电路130会扫描在一第三电压时,第一区块所包含的第三失效位,并将扫描到的第三失效位记录于存储电路120的一第三暂存器(图未显示)中,以及比对第二失效位和第三失效位的数量是否相等。在此实施例中,第三电压可是将第二电压加上上述预设电压值,且第三电压会小于结束电压。以此类推,控制电路130会找到第一区块对应的边界读取门槛为止。然而,若当在结束电压时,控制电路130仍未找到第一区块对应的边界读取门槛时,控制电路130就会开始找下一区块(例如:一第二区块)对应的边界读取门槛。因此,在当存储器装置100在第一状态时,控制电路130就可根据每一区块对应的边界读取门槛,检测每一区块所包含的离群位,以及修复每一区块所包含的离群位。
举例来说,若假设存储器装置100在第一状态进行边界读取操作的扫描电压范围是4V到6V(即起始电压是4V,结束电压是6V),且预设电压值是0.2V。首先,控制电路130会从第一区块开始扫描。控制电路130会扫描并存储在电压为4V时,第一区块所包含的失效位,以及扫描并存储在电压为4.2V时,第一区块所包含的失效位。接着,控制电路130会比对在电压为4V的失效位和在电压为4.2V的失效位的数量是否相等。当在电压为4V的失效位和在电压为4.2V的失效位的数量相等时,控制电路130会判断4.2V是第一区块对应的边界读取门槛。控制电路130会根据此边界读取门槛找出第一区块包含的离群位,并对第一区块包含的离群位进行修复。当在电压为4V的失效位和在电压为4.2V的失效位的数量不相等时,控制电路130就会扫描并存储在电压为4.4V时,第一区块所包含的失效位,比对在电压为4.2V的失效位和在电压为4.4V的失效位的数量是否相等。以此类推,控制电路130会找到第一区块对应的边界读取门槛为止。若当在6V时,控制电路130仍未找到第一区块对应的边界读取门槛时,控制电路130就会开始找下一区块对应的边界读取门槛。
根据本发明的另一实施例,当存储器装置100在一第二状态进行边界读取操作时,控制电路130会扫描在起始电压时,多个区块的一第一区块所包含的第一失效位,并将扫描到的第一失效位记录于存储电路120的一第一暂存器(图未显示)中。此外,控制电路130会扫描在一第二电压时,第一区块所包含的第二失效位,并将扫描到的第二失效位记录于存储电路120的一第二暂存器(图未显示)中。接着,控制电路130会比对第一失效位和第二失效位的数量。在此实施例中,第二电压是将起始电压减掉一预设电压值(例如:0.2V,但本发明不以此为限),且第二电压会大于结束电压。
在此实施例中,当第一失效位和第二失效位的数量相等时,控制电路130会判断第二电压是第一区块对应的上述边界读取门槛,并继续找下一区块(例如:一第二区块)的边界读取门槛。当第一失效位和第二失效位的数量不相等时,控制电路130会扫描在一第三电压时,第一区块所包含的第三失效位,并将扫描到的第三失效位记录于存储电路120的一第三暂存器(图未显示)中,以及比对第二失效位和第三失效位的数量。在此实施例中,第三电压可是将第二电压减掉上述预设电压值,且第三电压会大于结束电压。以此类推,控制电路130会找到第一区块对应的边界读取门槛为止。然而,若当在上述结束电压,控制电路130仍未找到第一区块对应的上述边界读取门槛时,控制电路130会开始找下一区块(例如:一第二区块)对应的边界读取门槛。因此,在当存储器装置100在第二状态时,控制电路130就根据每一区块对应的边界读取门槛,检测每一区块所包含的离群位,以及修复每一区块所包含的离群位。
举例来说,若假设存储器装置100在第二状态进行边界读取操作的扫描电压范围是7V到5V(即起始电压是7V,结束电压是5V),且预设电压值是0.2V。首先,控制电路130会从第一区块开始扫描。控制电路130会扫描并存储在电压为7V时,第一区块所包含的失效位,以及扫描并存储在电压为6.8V时,第一区块所包含的失效位。接着,控制电路130会比对在电压为7V的失效位和在电压为6.8V的失效位的数量是否相等。当在电压为7V的失效位和在电压为6.8V的失效位的数量相等时,控制电路130会判断6.8V是第一区块对应的边界读取门槛。控制电路130会根据此边界读取门槛找出第一区块包含的离群位,并对第一区块包含的离群位进行修复。当在电压为7V的失效位和在电压为6.8V的失效位的数量不相等时,控制电路130就会扫描并存储在电压为6.6V时,第一区块所包含的失效位,比对在电压为6.8V的失效位和在电压为6.6V的失效位的数量是否相等。以此类推,控制电路130会找到第一区块对应的边界读取门槛为止。若当在5V时,控制电路130仍未找到第一区块对应的边界读取门槛时,控制电路130就会开始找下一区块对应的边界读取门槛。
图4是根据本发明的一实施例所述的离群位修复方法的流程图400。此离群位修复方法可适用本发明的存储器装置100。在步骤410,在存储器装置100的存储器阵列的每一区块中设定一边界读取(margin read)操作的一起始电压以及一结束电压,其中上述起始电压会设定在每一上述区块对应的一临界电压(Vt)分布中。在步骤S420,通过存储器装置100的控制电路在上述起始电压以及上述结束电压所界定的一范围中,找出每一上述区块对应的一边界读取门槛(margin read spec)。在步骤S430,通过存储器装置100的控制电路在每一上述区块根据其对应的上述边界读取门槛检测每一上述区块所包含的离群位。在步骤S440,通过存储器装置100的控制电路修复每一上述区块所包含的上述离群位。
图5是根据本发明的一实施例所述的在第一状态(例如:一擦除状态)的离群位修复方法的流程图500。此离群位修复方法可适用本发明的存储器装置100。在步骤505,存储器装置100的控制电路会扫描在起始电压时,多个区块的一第一区块所包含的第一失效位,并记录第一失效位于存储器装置100的存储电路中。在步骤510,存储器装置100的控制电路会将起始电压加上一预设电压,以产生一第二电压。在步骤515,存储器装置100的控制电路会判断第二电压是否大于或等于结束电压。
若第二电压小于结束电压,进行步骤S520。在步骤S520,存储器装置100的控制电路会扫描在第二电压时,多个区块的第一区块所包含的第二失效位,并记录第二失效位于存储器装置100的存储电路中。在步骤525,存储器装置100的控制电路会比对第一失效位和第二失效位的数量是否相等。若当第一失效位和第二失效位的数量相等时,进行步骤S530。在步骤S530,存储器装置100的控制电路会判断第二电压是第一区块对应的边界读取门槛,并根据第一区块对应的边界读取门槛检测第一区块的离群位,以及修复第一区块的离群位。
若当第一失效位和第二失效位的数量不相等时,进行步骤S535。在步骤S535,存储器装置100的控制电路会将第二失效位移动到存储器装置100的存储电路暂存第一失效位的地址,并再继续从步骤510开始相同流程。也就是说,以此类推,存储器装置100的控制电路会将第二电压加上预设电压,以产生一第三电压。若第三电压小于结束电压,存储器装置100的控制电路就会扫描在一第三电压时,第一区块所包含的第三失效位,并记录第三失效位于存储器装置100的存储电路中,以及比对第二失效位和第三失效位的数量。
若第二电压大于或等于结束电压,进行步骤S540。在步骤S540,存储器装置100的控制电路会判断目前区块是否已是最后的区块。若目前区块不是最后的区块,存储器装置100的控制电路就重复上述流程,继续找下一区块(例如:第二区块)对应的边界读取门槛。直到所有区块都进行完上述流程,上述流程就会结束。
根据本发明一实施例,在步骤S520后,存储器装置100的控制电路会先判断第一失效位和第二失效位的数量是否都为0。若第一失效位和第二失效位的数量都为0,进行步骤S540。若第一失效位和第二失效位的数量并非都为0,则进行步骤S525。
图6是根据本发明的一实施例所述的在第一状态(例如:一编程状态)的离群位修复方法的流程图600。此离群位修复方法可适用本发明的存储器装置100。在步骤605,存储器装置100的控制电路会扫描在起始电压时,多个区块的一第一区块所包含的第一失效位,并记录第一失效位于存储器装置100的存储电路中。在步骤610,存储器装置100的控制电路会将起始电压减掉一预设电压,以产生一第二电压。在步骤615,存储器装置100的控制电路会判断第二电压是否小于或等于结束电压。
若第二电压大于结束电压,进行步骤S620。在步骤S620,存储器装置100的控制电路会扫描在第二电压时,多个区块的第一区块所包含的第二失效位,并记录第二失效位于存储器装置100的存储电路中。在步骤625,存储器装置100的控制电路会比对第一失效位和第二失效位的数量是否相等。若当第一失效位和第二失效位的数量相等时,进行步骤S630。在步骤S630,存储器装置100的控制电路会判断第二电压是第一区块对应的边界读取门槛,并根据第一区块对应的边界读取门槛监测第一区块的离群位,以及修复第一区块的离群位。
若当第一失效位和第二失效位的数量不相等时,进行步骤S635。在步骤S635,存储器装置100的控制电路会将第二失效位移动到存储器装置100的存储电路暂存第一失效位的地址,并再继续从步骤610开始相同流程。也就是说,以此类推,存储器装置100的控制电路会将第二电压减掉预设电压,以产生一第三电压。若第三电压大于结束电压,存储器装置100的控制电路就会扫描在一第三电压时,第一区块所包含的第三失效位,并记录第三失效位于存储器装置100的存储电路中,以及比对第二失效位和第三失效位的数量。
若第二电压小于或等于结束电压,进行步骤S640。在步骤S640,存储器装置100的控制电路会判断目前区块是否已是最后的区块。若目前区块不是最后的区块,存储器装置100的控制电路就重复上述流程,继续找下一区块(例如:第二区块)对应的边界读取门槛。直到所有区块都进行完上述流程,上述流程就会结束。
根据本发明一实施例,在步骤S620后,存储器装置100的控制电路会先判断第一失效位和第二失效位的数量是否都为0。若第一失效位和第二失效位的数量都为0,进行步骤S640。若第一失效位和第二失效位的数量并非都为0,则进行步骤S625。
根据本发明的实施例所提出的离群位修复方法,可将存储器阵列分成多个区块,并分别对每一区块进行边界读取操作,以找出每一区块适当的边界读取门槛。因此,本发明所提出的离群位修复方法将可提高找出离群位的精准度,以避免在传统边界读取操作时,临界电压分布的主族群里的离群位无法被扫描出的问题。此外,本发明所提出的离群位修复方法可应用在慢位(slow bit)和快位(fast bit)的修复、数据保存(data retention)等不同应用上。
在本说明书中以及申请专利范围中的序号,例如“第一”、“第二”等等,仅是为了方便说明,彼此的间并没有顺序上的先后关系。
本发明的说明书所揭露的方法和演算法,可直接透过通信处理装置经配置以至少一处理器执行,直接应用在硬件以及软件模块或两者的结合上。一软件模块(包括执行指令和相关数据)和其它数据可存储在数据存储器中,像是随机存取存储器(RAM)、闪存(flashmemory)、只读存储器(ROM)、可擦除可规化只读存储器(EPROM)、电子可擦除可规划只读存储器(EEPROM)、暂存器、硬盘、可携式硬盘、光盘只读存储器(CD-ROM)、DVD或在此领域已知技术中任何其它电脑可读取的存储媒体格式。一存储媒体可耦接至一机器装置。一存储媒体可整合一处理器。一特殊应用积体电路(ASIC)可包括处理器和存储媒体。一用户设备则可包括一特殊应用积体电路。换句话说,处理器和存储媒体以不直接连接用户设备的方式,包括于用户设备中。虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种离群位修复方法,适用于一存储器装置,且所述存储器装置的一存储器阵列被分成多个区块,其特征在于,所述离群位修复方法包括:
在每一所述区块中设定一边界读取操作的一起始电压以及一结束电压,其中所述起始电压会设定在每一所述区块对应的一临界电压分布中;
在所述起始电压以及所述结束电压所界定的一范围中,找出每一所述区块对应的一边界读取门槛;
在每一所述区块根据其对应的所述边界读取门槛检测每一所述区块所包含的离群位;以及
修复每一所述区块所包含的所述离群位。
2.如权利要求1所述的离群位修复方法,其特征在于,当在一第一状态时,所述离群位修复方法还包括:
扫描在所述起始电压时,所述多个区块的一第一区块所包含的第一失效位;
记录所述第一失效位;
扫描在一第二电压时,所述第一区块所包含的第二失效位,其中所述第二电压是将所述起始电压加上一预设电压值,且所述第二电压小于所述结束电压;
记录所述第二失效位;以及
比对所述第一失效位和所述第二失效位的数量。
3.如权利要求2所述的离群位修复方法,其特征在于,当所述第一失效位和所述第二失效位的数量相等时,所述离群位修复方法,还包括:
判断所述第二电压是所述第一区块对应的所述边界读取门槛;以及
继续找所述多个区块的一第二区块对应的所述边界读取门槛;以及
其中当所述第一失效位和所述第二失效位的数量不相等时,所述离群位修复方法,还包括:
扫描在一第三电压时,所述第一区块所包含的第三失效位,其中所述第三电压是将所述第二电压加上所述预设电压值,且所述第三电压小于所述结束电压;
记录所述第三失效位;以及
比对所述第二失效位和所述第三失效位的数量。
4.如权利要求1所述的离群位修复方法,其特征在于,当在一第二状态时,所述离群位修复方法还包括:
扫描在所述起始电压时,所述多个区块的一第一区块所包含的第一失效位;
记录所述第一失效位;
扫描在一第二电压时,所述第一区块所包含的第二失效位,其中所述第二电压是将所述起始电压减掉一预设电压值,且所述第二电压大于所述结束电压;
记录所述第二失效位;以及
比对所述第一失效位和所述第二失效位的数量。
5.如权利要求4所述的离群位修复方法,其特征在于,当所述第一失效位和所述第二失效位的数量相等时,所述离群位修复方法还包括:
判断所述第二电压是所述第一区块对应的所述边界读取门槛;以及
继续找所述多个区块的一第二区块对应的所述边界读取门槛;以及
其中当所述第一失效位和所述第二失效位的数量不相等时,所述离群位修复方法还包括:
扫描在一第三电压时,所述第一区块所包含的第三失效位,其中所述第三电压是将所述第二电压减掉所述预设电压值,且所述第三电压大于所述结束电压;
记录所述第三失效位;以及
比对所述第二失效位和所述第三失效位的数量。
6.一种存储器装置,其特征在于,包括:
一存储器阵列,包含多个存储器细胞,且被分成多个区块,其中在每一所述区块中会设定一边界读取操作时的一起始电压以及一结束电压,且其中所述起始电压会设定在每一所述区块对应的一临界电压分布中;
一存储电路;以及
一控制电路,耦接所述存储器阵列以及所述存储电路,其中所述控制电路在所述起始电压以及所述结束电压所界定的一范围中,找出每一所述区块对应的一边界读取门槛,且在每一所述区块根据其对应的所述边界读取门槛检测每一所述区块所包含的离群位,以及修复每一所述区块所包含的所述离群位。
7.如权利要求6所述的存储器装置,其特征在于,当在一第一状态时,所述控制电路扫描在所述起始电压时,所述多个区块的一第一区块所包含的第一失效位,并将所述第一失效位记录于所述存储电路中,且所述控制电路扫描在一第二电压时,所述第一区块所包含的第二失效位,并将所述第二失效位记录于所述存储电路中,以及所述控制电路比对所述第一失效位和所述第二失效位的数量,其中所述第二电压是将所述起始电压加上一预设电压值,且所述第二电压小于所述结束电压。
8.如权利要求7所述的存储器装置,其特征在于,当所述第一失效位和所述第二失效位的数量相等时,所述控制电路判断所述第二电压是所述第一区块对应的所述边界读取门槛,且继续找所述多个区块的一第二区块对应的所述边界读取门槛,以及其中当所述第一失效位和所述第二失效位的数量不相等时,所述控制电路扫描在一第三电压时,所述第一区块所包含的第三失效位,并将所述第三失效位记录于所述存储电路中,以及比对所述第二失效位和所述第三失效位的数量,其中所述第三电压是将所述第二电压加上所述预设电压值,且所述第三电压小于所述结束电压。
9.如权利要求6所述的存储器装置,其特征在于,当在一第二状态时,所述控制电路扫描在所述起始电压时,所述多个区块的一第一区块所包含的第一失效位,并将所述第一失效位记录于所述存储电路中,且所述控制电路扫描在一第二电压时,所述第一区块所包含的第二失效位,并将所述第二失效位记录于所述存储电路中,以及比对所述第一失效位和所述第二失效位的数量,其中所述第二电压是将所述起始电压减掉一预设电压值,且所述第二电压大于所述结束电压。
10.如权利要求9所述的存储器装置,其特征在于,当所述第一失效位和所述第二失效位的数量相等时,所述控制电路判断所述第二电压是所述第一区块对应的所述边界读取门槛,且继续找所述区块的一第二区块对应的所述边界读取门槛,以及其中当所述第一失效位和所述第二失效位的数量不相等时,所述控制电路扫描在一第三电压时,所述第一区块所包含的第三失效位,并将所述第三失效位记录于所述存储电路中,以及比对所述第二失效位和所述第三失效位的数量,其中所述第三电压是将所述第二电压减掉所述预设电压值,且所述第三电压大于所述结束电压。
CN201810694389.2A 2018-06-29 2018-06-29 离群位修复方法和存储器装置 Active CN110660445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810694389.2A CN110660445B (zh) 2018-06-29 2018-06-29 离群位修复方法和存储器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810694389.2A CN110660445B (zh) 2018-06-29 2018-06-29 离群位修复方法和存储器装置

Publications (2)

Publication Number Publication Date
CN110660445A true CN110660445A (zh) 2020-01-07
CN110660445B CN110660445B (zh) 2021-07-30

Family

ID=69027482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810694389.2A Active CN110660445B (zh) 2018-06-29 2018-06-29 离群位修复方法和存储器装置

Country Status (1)

Country Link
CN (1) CN110660445B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1762028A (zh) * 2003-03-20 2006-04-19 Arm有限公司 具有快速和慢速数据读取机构的存储系统
CN101086899A (zh) * 2006-06-09 2007-12-12 台湾积体电路制造股份有限公司 用以提升存储器装置的可靠度的系统及其方法
US20090129157A1 (en) * 2007-11-20 2009-05-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for controlling threshold value in nonvolatile semiconductor memory device
CN101599305A (zh) * 2008-06-04 2009-12-09 威刚科技股份有限公司 具有数据修复功能的储存系统及其数据修复方法
US20100239896A1 (en) * 2009-03-17 2010-09-23 Ricoh Company, Ltd. Protection Device For Secondary Batteries, And Battery Pack And Electronic Equipment Employing Same
CN101958150A (zh) * 2009-07-14 2011-01-26 旺宏电子股份有限公司 存储器装置及其操作方法
CN102568571A (zh) * 2010-12-10 2012-07-11 华邦电子股份有限公司 或非门型快取存储器与其过抹除验证与修复方法
US20150003161A1 (en) * 2013-06-26 2015-01-01 Sandisk Technologies Inc. System for Maintaining Back Gate Threshold Voltage in Three Dimensional NAND Memory
CN104425014A (zh) * 2013-09-02 2015-03-18 华邦电子股份有限公司 序列式nand型闪存、闪存装置及其操作方法
US9484098B1 (en) * 2015-08-05 2016-11-01 Sandisk Technologies Llc Smart reread in nonvolatile memory
US9607191B1 (en) * 2014-06-12 2017-03-28 Impinj, Inc. RFID tag memory check using wireless margin read commands
EP3291239A1 (en) * 2016-09-06 2018-03-07 Renesas Electronics Corporation Flash memory
US20180075928A1 (en) * 2016-09-09 2018-03-15 Samsung Electronics Co., Ltd. Memory system and memory control method

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1762028A (zh) * 2003-03-20 2006-04-19 Arm有限公司 具有快速和慢速数据读取机构的存储系统
CN101086899A (zh) * 2006-06-09 2007-12-12 台湾积体电路制造股份有限公司 用以提升存储器装置的可靠度的系统及其方法
US20090129157A1 (en) * 2007-11-20 2009-05-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for controlling threshold value in nonvolatile semiconductor memory device
CN101599305A (zh) * 2008-06-04 2009-12-09 威刚科技股份有限公司 具有数据修复功能的储存系统及其数据修复方法
US20100239896A1 (en) * 2009-03-17 2010-09-23 Ricoh Company, Ltd. Protection Device For Secondary Batteries, And Battery Pack And Electronic Equipment Employing Same
CN101958150A (zh) * 2009-07-14 2011-01-26 旺宏电子股份有限公司 存储器装置及其操作方法
CN102568571A (zh) * 2010-12-10 2012-07-11 华邦电子股份有限公司 或非门型快取存储器与其过抹除验证与修复方法
US20150003161A1 (en) * 2013-06-26 2015-01-01 Sandisk Technologies Inc. System for Maintaining Back Gate Threshold Voltage in Three Dimensional NAND Memory
CN104425014A (zh) * 2013-09-02 2015-03-18 华邦电子股份有限公司 序列式nand型闪存、闪存装置及其操作方法
US9607191B1 (en) * 2014-06-12 2017-03-28 Impinj, Inc. RFID tag memory check using wireless margin read commands
US9484098B1 (en) * 2015-08-05 2016-11-01 Sandisk Technologies Llc Smart reread in nonvolatile memory
EP3291239A1 (en) * 2016-09-06 2018-03-07 Renesas Electronics Corporation Flash memory
US20180075928A1 (en) * 2016-09-09 2018-03-15 Samsung Electronics Co., Ltd. Memory system and memory control method

Also Published As

Publication number Publication date
CN110660445B (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
US9922706B2 (en) Solid state storage device using state prediction method
US8711626B2 (en) Flash memory apparatus and method for generating read voltage thereof
US9257204B2 (en) Read voltage setting method, and control circuit, and memory storage apparatus using the same
US7564718B2 (en) Method for programming a block of memory cells, non-volatile memory device and memory card device
KR100706245B1 (ko) 비트 스캔 방식을 사용한 노어 플래시 메모리 장치 및그것의 프로그램 방법
US6188610B1 (en) Electrically erasable and programmable nonvolatile semiconductor memory device having data holding function and data holding method
US7869282B2 (en) Method of programming and erasing a non-volatile memory array
CN100587841C (zh) 非易失存储器器件及其编程方法
JP2013512534A (ja) 少ない検証動作回数での不揮発性メモリのプログラミング
KR101190742B1 (ko) 메모리의 콘트롤러 및 이를 포함하는 스토리지 시스템, 메모리의 수명 측정 방법
KR20070024707A (ko) 다중-레벨 비트 플래시 메모리 소거 알고리즘
US6052306A (en) Method and device for automatic determination of the required high voltage for programming/erasing an EEPROM
CN104282339A (zh) 读取电压设定方法、控制电路与存储器储存装置
US20090285020A1 (en) Method of programming a multi level cell in a non-volatile memory device
US9490024B1 (en) Solid state storage device and reading control method thereof
CN108154899A (zh) 闪存器件及其擦除方法
JP2013137845A (ja) 半導体記憶装置の試験方法及び半導体記憶装置
US20090021978A1 (en) Multi-bit flash memory and reading method thereof
CN101540199B (zh) 操作存储器元件的系统及方法
CN110660445B (zh) 离群位修复方法和存储器装置
JP2008021355A (ja) 半導体装置
US20100220525A1 (en) Non-volatile memory device and erase and read methods thereof
TWI657455B (zh) 離群位元修復方法和記憶體裝置
KR100330679B1 (ko) 저장 유닛의 소거 장치 및 소거 방법, 및 저장 유닛의 소거 프로그램을 저장하는 저장 매체
JP2006085896A (ja) 加速化されたビットスキャニングプログラムを実行する不揮発性メモリ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant