CN110647488A

CN110647488A - 一种i2c总线的抗噪声方法、系统及相关组件

Info

Publication number: CN110647488A
Application number: CN201910832262.7A
Authority: CN
Inventors: 林宁亚
Original assignee: Suzhou Wave Intelligent Technology Co Ltd
Current assignee: Suzhou Wave Intelligent Technology Co Ltd
Priority date: 2019-09-04
Filing date: 2019-09-04
Publication date: 2020-01-03

Abstract

本申请公开了一种I2C总线的抗噪声方法，应用于控制器，控制器设于I2C总线和I2C设备之间，该I2C总线的抗噪声方法包括：获取I2C总线上的第一通信信号和目标I2C设备发送的第二通信信号，目标I2C设备为与该控制器一一对应连接的I2C设备；判断第一通信信号和第二通信信号是否冲突；若是，则禁止第二通信信号传输到I2C总线上。本申请可以保证某一I2C设备作为信号源控制I2C总线进行数据传输的时候，高效的滤除所有噪声，加强信号源对I2C总线的控制力度，保证通信链路的稳定。本申请还公开了一种I2C总线的抗噪声系统、装置及计算机可读存储介质，具有上述有益效果。

Description

一种I2C总线的抗噪声方法、系统及相关组件

技术领域

本申请涉及I2C总线通信领域，特别是涉及一种I2C总线的抗噪声方法、系统及相关组件。

背景技术

I2C(Inter Integrated Circuit)总线是由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备，是微电子通信控制领域广泛采用的一种总线标准，具有接口线少，控制方式简单，器件封装形式小，通信速率较高等优点。I2C通过串行数据(SDA)线和串行时钟(SCL)线在连接到总线的各个I2C设备间传递信息，每个I2C设备都可以作为一个发送器或接收器，在通信过程中正向和反向通信不会同时出现，即每次只有一个I2C设备操纵I2C总线，但是，当某一I2C设备作为信号源发出通信信号操控I2C总线时，连接在I2C总线上的其他I2C设备可能会发出噪声，干扰I2C总线上的通信信号，使得通信链路不稳定。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本申请的目的是提供一种I2C总线的抗噪声方法、系统、装置及计算机可读存储介质，可以高效的滤除所有噪声，加强信号源对I2C总线的控制力度，保证通信链路的稳定。

为解决上述技术问题，本申请提供了一种I2C总线的抗噪声方法，应用于控制器，所述控制器设于I2C总线和I2C设备之间，该I2C总线的抗噪声方法包括：

获取所述I2C总线上的第一通信信号和目标I2C设备发送的第二通信信号，所述目标I2C设备为与该控制器一一对应连接的所述I2C设备；

判断所述第一通信信号和所述第二通信信号是否冲突；

若是，则禁止所述第二通信信号传输到所述I2C总线上。

优选的，所述获取所述I2C总线上的第一通信信号和目标I2C设备发送的第二通信信号之前，该I2C总线的抗噪声方法还包括：

确定所述目标I2C设备的设备类型及设备地址，其中，所述设备类型包括主设备或从设备。

优选的，所述该I2C总线的抗噪声方法还包括：

当所述目标I2C设备为所述从设备时，判断所述目标I2C设备是否故障；

若是，则断开该目标I2C设备与所述I2C总线的连接。

优选的，所述该I2C总线的抗噪声方法还包括：

当所述目标I2C设备为当前操控所述I2C总线的I2C设备时，获取操控时间；

判断所述操控时间是否大于预设时间；

若是，则中断该目标I2C设备和所述I2C总线的连接。

优选的，该I2C总线的抗噪声方法还包括：

对接收到的所述第一通信信号进行通信有效性校验；

检验通信有效后，将所述第一通信信号转发至所述目标I2C设备；

对接收到的所述第二通信信号通信进行所述通信有效性校验；

检验通信有效后，将所述第二通信信号发送至所述I2C总线。

为解决上述技术问题，本申请还提供了一种I2C总线的抗噪声系统，包括：

获取模块，用于获取I2C总线上的第一通信信号和目标I2C设备发送的第二通信信号，所述目标I2C设备为与该控制器一一对应连接的I2C设备；

判断模块，用于判断所述第一通信信号和所述第二通信信号是否冲突，若是，触发禁止模块；

所述禁止模块，用于禁止所述第二通信信号传输到所述I2C总线上。

为解决上述技术问题，本申请还提供了一种I2C总线的抗噪声装置，包括：

存储器，用于存储计算机程序；

多个设于I2C总线和I2C设备之间的控制器，每个所述控制器均用于执行所述计算机程序时实现如上文任意一项所述I2C总线的抗噪声方法的步骤。

优选的，所述控制器包括：

内部寄存器，用于存储所述目标I2C设备的设备类型及设备地址，其中，所述设备类型包括主设备或从设备；

分析模块，用于获取所述目标I2C设备的设备类型，当所述目标I2C设备为所述从设备时，判断所述目标I2C设备是否故障，若是，生成故障指令；

单向控制模块，用于当接收到所述故障指令，断开该目标I2C设备与所述I2C总线的连接。

优选的，所述控制器还包括：

计时器，用于当所述目标I2C设备为当前操控所述I2C总线的I2C设备时，记录所述目标I2C设备的操控时间；

所述分析模块，还用于获取所述操控时间，判断所述操控时间是否大于预设时间，若是，则生成超时指令；

所述单向控制模块，还用于当接收到所述超时指令，中断该目标I2C设备和所述I2C总线的连接。

为解决上述技术问题，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上文任意一项所述I2C总线的抗噪声方法的步骤。

本申请所提供的一种I2C总线的抗噪声方法，应用于控制器，可以保证某一I2C设备作为信号源控制I2C总线进行数据传输的时候，禁止其他I2C设备对I2C总线的操控，保证I2C总线上只有一个信号源发出的通信信号，高效的滤除所有噪声，加强信号源对I2C总线的控制力度，保证通信链路的稳定。本申请还提供了一种I2C总线的抗噪声系统、装置及计算机可读存储介质，具有和上述抗噪声方法相同的有益效果。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请所提供的一种I2C总线的抗噪声方法的步骤流程图；

图2为本申请所提供的一种I2C总线通信系统的结构图；

图3为本申请所提供的一种I2C总线的抗噪声系统的结构示意图；

图4为本申请所提供的一种控制器的结构示意图。

具体实施方式

本申请的核心是提供一种I2C总线的抗噪声方法、系统、装置及计算机可读存储介质，可以高效的滤除所有噪声，加强信号源对I2C总线的控制力度，保证通信链路的稳定。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参照图1，图1为本申请所提供的一种I2C总线的抗噪声方法的步骤流程图，应用于控制器，控制器设于I2C总线和I2C设备之间，该I2C总线的抗噪声方法包括：

步骤1：获取I2C总线上的第一通信信号和目标I2C设备发送的第二通信信号，目标I2C设备为与该控制器一一对应连接的I2C设备；

首先需要说明的是，一条I2C总线上通常挂载有多个I2C设备，将其中一个I2C设备作为主设备，其余均作为从设备。本申请中，控制器的数量应和I2C设备的数量相对应，参照图2所示，每一控制器均设于I2C设备与I2C总线的连接处，以便于控制器对I2C总线上的数据的控制和接收。进一步的，考虑到I2C总线通信是双向的，但是在通信过程中正向和反向通信不会同时出现，即每次只有一个I2C设备操纵I2C总线，基于以上特点，本申请中的控制器与I2C接口相连，监听I2C总线上的通信信号。可以理解的是，每个控制器均执行步骤1-步骤3。

具体的，第一通信信号是指I2C总线当前正在传输的通信信号，第一通信信号可以由主设备发送，也可以由从设备发送；第二通信信号是与控制器连接的目标I2C设备发送的通信信号。可以将当前操控I2C总线的I2C设备看作是主信号源，其他发出噪声的I2C设备可以看作为其他信号源，为避免其他信号源影响主信号源输出的第一通信信号，本申请所提供的控制器读取I2C总线上正在传输的第一通信信号及与其连接的目标I2C设备发送的第二通信信号，以便后续将二者进行比较。

步骤2：判断第一通信信号和第二通信信号是否冲突，若是，进入步骤3；

步骤3：禁止第二通信信号传输到I2C总线上。

可以理解的是，第一通信信号在I2C总线上是以高低电平的形式，即0、1的形式进行传输的，假设控制器获取到的当前在I2C总线上传输的第一通信信号为1，控制器接收到的与其连接的目标I2C设备发出的第二通信信号为0，为避免第二通信信号的对第一通信信号的干扰，保证第一通信信号传输的准确性，控制器在判定第一通信信号和第二通信信号冲突时，会禁止第二通信信号传输至I2C总线上，从根源处减少噪声。

在本申请所提供的抗噪声方法的基础上，对I2C总线上的主从设备的通信方案进行说明：

首先确定每个I2C设备的设备类型(主设备还是从设备)，并记录设备地址，方便后续进行数据传输；

当I2C总线上有主设备发起通信时，主设备输出的通信信号通过控制器传输到I2C总线上，此时主设备输出的通信信号即为第一通信信号，同时通过与从设备连接的控制器限制从设备对I2C总线的操控，直到主设备将第一通信信号发送至目标地址的目标从设备；

当确认目标地址匹配后，目标从设备回应ACK(Acknowledgement，确认字符)，与目标从设备连接的控制器将ACK释放到总线，除目标从设备外的其余所有I2C设备的通信均受限；

然后仿照上述操作方式，根据读操作或者写操作进行区分，保证每次只有一个I2C设备对I2C总线进行操作，直到本次通信完成。

具体的，本申请能获取到最底层也是最真实的原始数据，严格遵循I2C协议进行，通过加强主信号源对I2C总线的控制力度，滤除其他信号源(即噪声)，保证通信链路稳定。

本申请所提供的一种I2C总线的抗噪声方法，应用于控制器，可以保证某一I2C设备作为信号源控制I2C总线进行数据传输的时候，禁止其他I2C设备对I2C总线的操控，保证I2C总线上只有一个信号源发出的通信信号，高效的滤除所有噪声，加强信号源对I2C总线的控制力度，保证通信链路的稳定。

在上述实施例的基础上：

作为一种优选的实施例，该I2C总线的抗噪声方法还包括：

当目标I2C设备为从设备时，判断目标I2C设备是否故障；

若是，则断开该目标I2C设备与I2C总线的连接。

具体的，为保证整个通信链路的稳定性，本申请还对从设备的状态进行监控，当从设备出现故障时，例如对地短路，产生有可能拉低整个I2C总线的低电平，此时与断开该从设备与I2C总线的连接，不会将该从设备产生的低电平信号发到I2C总线上，保证整个链路状态正常。

作为一种优选的实施例，该I2C总线的抗噪声方法还包括：

当目标I2C设备为当前操控I2C总线的I2C设备时，获取操控时间；

判断操控时间是否大于预设时间；

若是，则中断该目标I2C设备和I2C总线的连接。

具体的，当作为主信号源的I2C设备一次通信占用I2C总线较长时间时，控制总线产生STOP信号，进行连接的中断，保证链路其余器件的正常通信。

作为一种优选的实施例，该I2C总线的抗噪声方法还包括：

对接收到的第一通信信号进行通信有效性校验；

检验通信有效后，将第一通信信号转发至目标I2C设备；

对接收到的第二通信信号通信进行通信有效性校验；

检验通信有效后，将第二通信信号发送至I2C总线。

具体的，当校验模式启动时，对通信信号的第一个字节的信息进行校验，校验通过则继续转发，不通过则会滤除此次通信，提高I2C总线通信的可靠性。

请参照图3，图3为本申请所提供的一种I2C总线的抗噪声系统的结构示意图，该I2C总线的抗噪声系统包括：

获取模块1，用于获取I2C总线上的第一通信信号和目标I2C设备发送的第二通信信号，目标I2C设备为与该控制器一一对应连接的I2C设备；

判断模块2，用于判断第一通信信号和第二通信信号是否冲突，若是，触发禁止模块3；

禁止模块3，用于禁止第二通信信号传输到I2C总线上。

作为一种优选的实施例，该I2C总线的抗噪声系统还包括：

配置模块，用于确定目标I2C设备的设备类型及设备地址，其中，设备类型包括主设备或从设备。

作为一种优选的实施例，该I2C总线的抗噪声系统还包括：

故障判断模块2，用于当目标I2C设备为从设备时，判断目标I2C设备是否故障，若是，则生成报警信号；

处理模块，用于在接收到报警信号后，断开该目标I2C设备与I2C总线的连接。

作为一种优选的实施例，该I2C总线的抗噪声系统还包括：

超时判断模块2，用于当目标I2C设备为当前操控I2C总线的I2C设备时，获取操控时间，判断操控时间是否大于预设时间，若是，生成超时信号；

处理模块，还用于在接收到超时信号，中断该目标I2C设备和I2C总线的连接。

作为一种优选的实施例，该I2C总线的抗噪声系统还包括：

校验模块，用于对接收到的第一通信信号进行通信有效性校验，检验通信有效后，将第一通信信号转发至目标I2C设备；还用于对接收到的第二通信信号通信进行通信有效性校验，检验通信有效后，将第二通信信号发送至I2C总线。

本申请所提供的一种I2C总线的抗噪声系统，具有和上述抗噪声方法相同的有益效果。

对于本申请所提供的一种I2C总线的抗噪声系统的介绍请参照上述实施例，本申请在此不再赘述。

相应的，本申请还提供了一种I2C总线的抗噪声装置，包括：

存储器，用于存储计算机程序；

多个设于I2C总线和I2C设备之间的控制器，每个控制器均用于执行计算机程序时实现如上文任意一项I2C总线的抗噪声方法的步骤。

作为一种优选的实施例，参照图4所示，控制器包括：

内部寄存器01，用于存储目标I2C设备的设备类型及设备地址，其中，设备类型包括主设备或从设备；

分析模块02，用于获取目标I2C设备的设备类型，当目标I2C设备为从设备时，判断目标I2C设备是否故障，若是，生成故障指令；

单向控制模块03，用于当接收到故障指令，断开该目标I2C设备与I2C总线的连接。

作为一种优选的实施例，控制器还包括：

计时器04，用于当目标I2C设备为当前操控I2C总线的I2C设备时，记录目标I2C设备的操控时间；

分析模块02，还用于获取操控时间，判断操控时间是否大于预设时间，若是，则生成超时指令；

单向控制模块03，还用于当接收到超时指令，中断该目标I2C设备和I2C总线的连接。

具体的，本申请所提供的控制器的结构示意图参照图4所示，包括：内部寄存器01、分析模块02、单向控制模块03、计时器04，首先单向控制模块03负责对I2C总线的操控，分析模块02负责对I2C总线通信状态的监控，并向单向控制模块03发送对应的控制信号，计时器04负责整个模块的内部运行，内部寄存器01则负责一些常规的参数配置，同时有地状态寄存器可被上层读取。

本申请所提供的一种I2C总线的抗噪声装置，具有和上述抗噪声方法相同的有益效果。

对于本申请所提供的一种I2C总线的抗噪声装置的介绍请参照上述实施例，本申请在此不再赘述。

相应的，本申请还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上文任一实施例的I2C总线的抗噪声方法的步骤。

本申请所提供的一种计算机可读存储介质，具有和上述抗噪声方法相同的有益效果。

对于本申请所提供的一种计算机可读存储介质的介绍请参照上述实施例，本申请在此不再赘述。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种I2C总线的抗噪声方法，其特征在于，应用于控制器，所述控制器设于I2C总线和I2C设备之间，该I2C总线的抗噪声方法包括：

判断所述第一通信信号和所述第二通信信号是否冲突；

若是，则禁止所述第二通信信号传输到所述I2C总线上。

2.根据权利要求1所述的I2C总线的抗噪声方法，其特征在于，所述获取所述I2C总线上的第一通信信号和目标I2C设备发送的第二通信信号之前，该I2C总线的抗噪声方法还包括：

3.根据权利要求2所述的I2C总线的抗噪声方法，其特征在于，所述该I2C总线的抗噪声方法还包括：

若是，则断开该目标I2C设备与所述I2C总线的连接。

4.根据权利要求1所述的I2C总线的抗噪声方法，其特征在于，所述该I2C总线的抗噪声方法还包括：

判断所述操控时间是否大于预设时间；

若是，则中断该目标I2C设备和所述I2C总线的连接。

5.根据权利要求1所述的I2C总线的抗噪声方法，其特征在于，该I2C总线的抗噪声方法还包括：

对接收到的所述第一通信信号进行通信有效性校验；

检验通信有效后，将所述第二通信信号发送至所述I2C总线。

6.一种I2C总线的抗噪声系统，其特征在于，包括：

7.一种I2C总线的抗噪声装置，其特征在于，包括：

存储器，用于存储计算机程序；

多个设于I2C总线和I2C设备之间的控制器，每个所述控制器均用于执行所述计算机程序时实现如权利要求1-5任意一项所述I2C总线的抗噪声方法的步骤。

8.根据权利要求7所述的I2C总线的抗噪声装置，其特征在于，所述控制器包括：

9.根据权利要求8所述的I2C总线的抗噪声装置，其特征在于，所述控制器还包括：

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1-5任意一项所述I2C总线的抗噪声方法的步骤。