CN110636219A

CN110636219A - 一种视频数据流的传输方法及装置

Info

Publication number: CN110636219A
Application number: CN201910829532.9A
Authority: CN
Inventors: 陕天龙
Original assignee: Beijing Sankuai Online Technology Co Ltd
Current assignee: Beijing Sankuai Online Technology Co Ltd
Priority date: 2019-09-03
Filing date: 2019-09-03
Publication date: 2019-12-31
Anticipated expiration: 2039-09-03
Also published as: CN110636219B

Abstract

本申请公开了一种视频数据流的传输方法及装置，在视频数据流传输的过程中，针对视频数据中的每个像素数据，建立像素数据与同步信号转换后同步数据的对应关系，将像素数据与该像素数据对应的同步数据进行同步串行传输，这样，即使在后端处理装置要求等待时间过长，缓存装置存储空间不足产生溢出的情况下，像素数据与该像素数据对应的同步数据也会同步溢出，避免造成并行传输方式中因缓存装置和状态机存储空间、存取机制的不同造成的像素数据与该像素数据对应的同步数据不同步输出带来的连续性错误，可有效减少错误率。

Description

一种视频数据流的传输方法及装置

技术领域

本申请涉及数据通信技术领域，尤其涉及一种视频数据流的传输方法及装置。

背景技术

目前，视频图像技术已经广泛应用于无人驾驶等诸多技术领域中。一般的，由摄像头等视频采集装置采集视频数据，并将采集到的视频数据传输到处理装置进行处理，如图1所示。

图1为现有技术中的视频数据采集和处理系统结构示意图。在图1所示的系统中：

采集装置用于视频数据的采集，采集到的视频数据包括：像素数据和同步信号。像素数据主要包括采集装置在采集过程中扫描到的像素点的像素值，同步信号指的是行同步信号和场同步信号。采集装置采集到视频数据后，将像素数据发送到先入先出(First InFirst Out，FIFO)存储器中，将同步信号发送到状态机中。

FIFO存储器用于缓存视频数据，是一种存取规则为先入先出的缓存。

状态机主要用于实时监测处理装置的状态，根据同步信号控制FIFO存储器向处理装置传输像素数据，并将同步信号发送给处理装置。

处理装置用于对接收到的像素数据和同步信号进行处理。

基于上述如图1所示的系统，当处理装置处于准备就绪状态(准备就绪状态表示处理装置当前可以处理像素数据和同步信号)时，状态机根据同步信号，控制FIFO存储器向处理装置传输像素数据，当处理装置处于非准备就绪状态时，状态机控制FIFO存储器停止向处理装置传输像素数据。

由于在FIFO存储器停止向处理装置传输像素数据时，采集装置可能仍会不断的向FIFO存储器发送像素数据，而FIFO存储器的存储空间有限，因此当长时间处于非准备就绪状态时，就可能导致FIFO存储器中的像素数据溢出，造成FIFO存储器和状态机中本应相互匹配的像素数据和同步信号不匹配，在后续传输到处理装置中时，就会产生画面混乱或拼接等错误。更进一步的，由于视频数据属于流数据，因此像素数据和同步信号一旦发生不匹配，则在接下来的过程中仍会持续错位，导致连续的错误。

发明内容

本说明书实施例提供了一种视频数据流的传输方法及装置，用于部分解决现有技术存在的上述问题。

本说明书实施例采用下述技术方案：

本说明书提供一种视频数据流的传输方法，包括：

通过采集装置采集视频数据，所述视频数据包括像素数据和同步信号；

将所述同步信号转换为同步数据；

将所述像素数据和转换的所述同步数据传输到缓存装置存储，并建立所述像素数据和所述同步数据的对应关系；

针对所述缓存装置中存储的每个像素数据，根据处理装置的状态信息，控制所述缓存装置向所述处理装置传输该像素数据和该像素数据对应的同步数据。

可选地，所述将同步信号转换为同步数据，具体包括：

所述同步信号包括场同步信号和行同步信号中的至少一种；

所述将同步信号转换为同步数据，具体包括：

根据场同步信号确定帧头信号，将确定出的所述帧头信号转换为帧头数据；和/或

根据行同步信号确定行尾信号，将确定出的所述行尾信号转换为行尾数据；和/或

根据场同步信号和行同步信号确定有效位信号，将确定出的所述有效位信号转换为有效位数据。

可选地，将所述像素数据传输到缓存装置存储，具体包括：

确定将所述同步信号转换为同步数据所需的时长；

将所述像素数据延时所述时长后传输到缓存装置存储。

可选地，建立所述像素数据和所述同步数据的对应关系，具体包括：

建立同时传输到所述缓存装置中的像素数据和同步数据之间的对应关系。

可选地，根据处理装置的状态信息，控制所述缓存装置向所述处理装置传输该像素数据和该像素数据对应的同步数据，具体包括：

若处理装置处于准备就绪状态，控制将缓存装置中存储的每个像素数据和该像素数据对应的同步数据传输到处理装置中；

若处理装置处于未准备就绪状态，控制停止缓存装置中存储的每个像素数据和该像素数据对应的同步数据向处理装置的传输。

可选地，控制所述缓存装置向所述处理装置传输该像素数据和该像素数据对应的同步数据，具体包括：

将该像素数据对应的同步数据转换为AXI数据流(Advanced eXtensibleInterface Stream，AXI-Stream)协议格式的数据；

控制所述缓存装置向所述处理装置传输该像素数据和该像素数据对应的AXI-Stream协议格式的数据。

本说明书提供的一种视频数据流的传输装置，包括：

采集模块，用于通过采集装置采集视频数据，所述视频数据包括像素数据和同步信号；

转换模块，用于将所述同步信号转换为同步数据；

关系建立模块，用于将所述像素数据和转换的所述同步数据传输到缓存装置存储，并建立所述像素数据和所述同步数据的对应关系；

传输模块，用于针对所述缓存装置中存储的每个像素数据，根据处理装置的状态信息，控制所述缓存装置向所述处理装置传输该像素数据和该像素数据对应的同步数据。

可选地，所述同步信号包括场同步信号和行同步信号中的至少一种，

所述转换模块具体用于，根据场同步信号确定帧头信号，将确定出的所述帧头信号转换为帧头数据；和/或根据行同步信号确定行尾信号，将确定出的所述行尾信号转换为行尾数据；和/或根据场同步信号和行同步信号确定有效位信号，将确定出的所述有效位信号转换为有效位数据。

本说明书提供的一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述视频数据流的传输方法。

本说明书提供的一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述视频数据流的传输方法。

本说明书实施例采用的上述技术方案能够达到以下有益效果：

在视频数据流的传输过程中，通过建立像素数据和同步数据的对应关系，在之后的传输过程中进行串行传输，这样，即使处理装置要求等待时间过长，缓存装置产生溢出，则像素数据也会和该像素数据对应同步数据一同溢出，不会产生现有技术中由于并行传输而导致的像素数据和同步信号连续不匹配的问题，从而不会产生连续的画面混乱等错误。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为现有技术中的视频数据流传输的结构示意图；

图2为本说明书实施例提供的本方案中的视频数据流传输过程；

图3为本说明书提供的技术方案中的视频数据流传输的结构示意图；

图4为本说明书提供的技术方案中的行场同步信号时序图；

图5为本说明书实施例提供的视频数据流传输装置的结构示意图；

图6为本说明书实施例提供的对应于图2的电子设备示意图。

具体实施方式

在视频数据流的传输过程中，现有技术将视频数据中的像素数据传输到FIFO中、同步信号传输到状态机中，使像素数据与同步信号并行传输，当后端的处理装置处于准备就绪状态时，状态机输出同步信号并控制FIFO存储器输出对应的像素数据到处理装置。若处理装置处于非准备就绪状态的时间过长，像素数据仍不断向FIFO中输入，就会造成FIFO存储空间不足产生溢出。由于状态机的存储空间和存取机制与FIFO可能不完全一致，就会造成FIFO中未溢出的像素数据与状态机中未溢出的同步信号并不匹配，造成后续的像素数据与同步信号的持续错位产生画面出错。而本方案通过将采集到的视频数据中的同步信号进行预处理生成同步数据，将像素数据与同步数据串行传输到FIFO中，这样即使产生上述溢出状况，像素数据也会同对应的同步数据一齐溢出，从而可保证未溢出的像素数据和同步信号相匹配，后续也就不会产生同步信号与像素数据错位，解决了视频传输过程中遇到的连续出错问题，极大提高了视频数据流传输过程的准确性。

下面举例说明上述过程。

以传输1s视频为例，假设1s的视频有24帧图像，采用AXI总线来传输。在视频数据流的传输过程中，现有技术方案采用摄像头采集1s的视频数据，将24帧图像中的所有像素数据(下面以A、B、C代表像素数据)按顺序传输到FIFO存储器中，将对应的同步信号(下面以A'、B'、C'代表同步信号)传输到状态机中，其中像素数据与同步信号一一对应，即，像素数据A对应同步信号A'，像素数据B对应同步信号B'，以此类推。

若后端AXI设备处于非准备就绪状态，则状态机一方面控制FIFO停止向后端AXI设备传输像素数据，一方面自身也停止向后端AXI设备传输同步信号。因此，若后端AXI设备处于非准备就绪状态的时间过长，摄像头采集的像素数据不断地向FIFO存储器中传输，相应的同步信号也不断的向状态机中传输，就会导致FIFO存储器因存储空间不足而溢出像素数据，状态机也会溢出同步信号。

假设像素数据F及其之后的像素数据从FIFO溢出，由于状态机与FIFO存储器的存储空间和存取规则可能不完全一致，同步信号F'可能并未溢出，同步信号G'及其之后的同步信号才开始溢出。待像素数据M传输到FIFO时，后端AXI设备变更为准备就绪状态，此时，FIFO存储器中存储的像素数据为A～E，像素数据F～L溢出，状态机中存储的同步信号为A'～F'，同步信号G'～L'溢出。在后续的传输过程中，当FIFO存储器输出的像素数据依次为像素数据A～E、像素数据M及其后续的像素数据，而状态机对应输出的同步信号是同步信号A'～F'、同步信号M'及其后续的同步信号。由此可见，在后续的传输过程中，像素数据A～E及其对应的同步信号A'～E'无误，但像素数据M对应的同步信号变为了F'，像素数据N对应的同步信号变为了M'，以此类推，后续的像素数据与同步信号都会错开一位。

上例只是以FIFO和状态机的存储空间只相差一位为例进行说明的，在实际应用中，FIFO和状态机的存储空间相差越大，后续传输过程中像素数据与同步信号错开的位数也会越大，也就会持续的产生错误。

为使本说明书的目的、技术方案和优点更加清楚，下面将结合本说明书具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

以下结合附图，详细说明本申请各实施例提供的技术方案。

图2为本说明书实施例提供的视频数据流的传输过程，具体可包括以下步骤：

S200：通过采集装置采集视频数据，所述视频数据包括像素数据和同步信号。

本说明书实施例提供的视频数据流的传输过程可基于如图3所示的系统架构，图3所示的系统架构可包括采集装置、预处理装置、存储装置、读出装置和处理装置，与如图1所示的现有技术相比由并行传输改为串行传输。

采集装置为图像传感器(具体可以是摄像头等)，用于采集视频数据，采集过程为图像传感器每扫描一个像素点，加入一个与该像素点对应的同步信号，这里所说的同步信号包括但不限于场同步信号和行同步信号，场同步信号和行同步信号如图4所示，场同步信号用于表示一帧图像是否扫描完成，行同步信号用于表示一行像素点是否扫描完成。

S202：将所述同步信号转换为同步数据。

具体的，可由图3所示系统中的预处理装置将采集装置采集到的视频数据中的同步信号转换为同步数据。

如图4所示，当采集装置采集到的同步信号为场同步信号和行同步信号时，在采集装置采集同步信号的过程中，电子束扫描一帧图像时，场同步信号持续为高电平，若一帧图像扫描完成，则场同步信号变为低电平。并且，在电子束由当前扫描完成的图像进入下一帧图像的场消隐期时，场同步信号持续为低电平。当电子束进入下一帧图像开始扫描时，场信号又变为高电平，以此类推。当电子束扫描一行像素点时，行同步信号持续为高电平，若一行扫描完成，则行同步信号变为低电平。并且，在电子束由扫描完成的一行进入下一行扫描的行消隐期，行同步信号持续为低电平。当电子束开始扫描下一行时，行同步信号又变为高电平，以此类推。在电子束扫描过程中，处于行消隐期(即，由一行的行尾到下一行的行头的扫描时间)、场消隐期(即，由一帧的帧尾到下一帧的帧头的扫描时间)的像素数据是无效的，即场同步信号为低电平或行同步信号为低电平时，扫描的像素数据无效，当场同步信号为高电平且行同步信号也为高电平时，扫描的像素数据有效。

由于采集装置采集到的场同步信号和行同步信号是由高低电平所表示的电信号，因此，需要将该同步信号转换为能够存储在FIFO中的数据格式。从而，预处理装置可针对每种不同的同步信号，将该同步信号转换为由若干个bit所表示的同步数据，如图4所示，在预处理装置中，将所述同步信号转换为同步数据时，通过场同步信号由低电平转变为高电平的上升沿，并延时一定时长，可确定帧头信号，再将帧头信号转换为帧头数据存储，用i_tuser表示。通过行同步信号由高电平转变为低电平的下降沿，并延时一定时长，可确定行尾信号，再将行尾信号转换为行尾数据存储，用i_tlast表示。当场同步信号为高电平且行同步信号为高电平时，将相应时序延时一定时长，可确定有效位信号，将有效位信号转换为有效位数据存储，用i_tvalid表示。

进一步的，在本说明书实施例中，可将上述的每种同步信号用1个bit表示成相应的同步数据，即，i_tuser、i_tlast、i_tvalid三种同步数据分别都只存在0和1两种状态，占用空间为1bit，每个像素数据都对应有i_tuser、i_tlast、i_tvalid三个同步数据。i_tuser＝0表示对应的像素点不是一帧图像的第一个像素点，i_tuser＝1则表示对应的像素点是一帧图像的第一个像素点；i_tlast＝0表示对应的像素点不是一行像素点中的最后一个像素点，i_tlast＝1则表示对应的像素点是一行像素点中的最后一个像素点；i_tvalid＝0表示对应的像素数据无效，i_tvalid＝1表示对应的像素数据有效。

S204：将所述像素数据和转换的所述同步数据传输到缓存装置存储，并建立所述像素数据和所述同步数据的对应关系。

在本说明书实施例中，采集装置采集到的视频数据包括像素数据和同步信号，在由采集装置向预处理装置传输视频数据的过程中，像素数据和同步信号是同时从采集装置输出，并同时输入到预处理装置中的。

为了建立像素数据与同步数据的对应关系，针对每个像素数据，需要确定其对应的同步数据，在本说明书中，可针对每个像素数据，确定与该像素数据相匹配的同步数据为：与该像素数据同时输入到FIFO中的同步数据，或，与该像素数据同时从预处理装置中输出的同步数据。由于在预处理装置中对同步信号进行了预处理操作以将其转换为同步数据，而转换操作需消耗一定时长，但像素数据并未进行转换操作，若预处理装置直接输出同步数据和像素数据，则像素数据比同步数据先输出，也即，像素数据与其匹配的同步数据不能同时从预处理装置中输出，也不能同时输入到FIFO中，因此，要保证像素数据与同步数据从预处理装置中同时输出或同时输入到FIFO中，则需要对像素数据进行与预处理操作(即，对同步信号的转换)同样时长的延时，这样，像素数据和同步信号就可以同时从预处理装置中输出，也可同时输入到FIFO中。

此外，除了以像素数据与同步数据是否同时从预处理装置中输出或是否同时输入FIFO为依据来判断像素数据与同步数据是否匹配以外，还可根据像素数据与同步数据的排序来确定。具体的，视频数据在传输过程中是以数据流的形式进行传输的，所以视频数据流的传输可分为像素数据流的传输和同步数据流的传输。由于像素数据流是像素数据按照扫描顺序先后排列的，同步数据流也是同步数据按照扫描顺序的先后排列，因此，针对每个像素数据，可确定与该像素数据匹配的同步数据为：在同步数据流中的排序与该像素数据在像素数据流中的排序相同的同步数据。从而，即使像素数据与同步数据不同时从预处理装置中输出，也不同时输入到FIFO中(即，不对像素数据进行延时)，仍可确定像素数据与同步数据的对应关系。

S206：针对所述缓存装置中存储的每个像素数据，根据处理装置的状态信息，控制所述缓存装置向所述处理装置传输该像素数据和该像素数据对应的同步数据。

由图3可知，像素数据和同步数据从FIFO中传输到读出装置，在读出装置中，对同步数据进行进一步操作以将其转换为控制数据，对像素数据则不作处理。若后端处理装置处于准备就绪状态，则读出装置将像素数据和控制数据传输到后端处理装置中；若后端处理设备处于非准备就绪状态，则停止将像素数据和控制数据传输到后端处理装置中。

若后端处理设备处于非准备就绪状态的时间过长，虽然像素数据和同步数据仍会不断地向FIFO中输入，读出装置也不能向后端处理装置传输，FIFO存储器仍会因存储空间不足而溢出像素数据和同步数据。但是，由于像素数据和同步数据是同时溢出的，因此，后续待后端处理装置变更为准备就绪状态时，从FIFO中读出的像素数据和同步数据不会发生错位，也就不会导致连续的错误。

下面举例说明上述过程。

以传输1s视频为例，假设1s的视频有24帧图像。在视频数据流的传输过程中，采用摄像头采集1s的视频数据，视频数据中的像素数据分别以A、B、C表示，对视频数据中24帧图像中的同步信号(下面以A'、B'、C'代表同步信号)进行预处理生成同步数据(下面以A1、B1、C1代表同步数据)，其中像素数据与同步数据一一对应，即，像素数据A对应同步数据A1，像素数据B对应同步数据B1，以此类推。将像素数据与其对应的同步数据同步输入到FIFO存储器中，当处理装置处于准备就绪状态时，FIFO存储器对应输出像素数据A和同步数据A1，像素数据B和同步数据B1以及之后的像素数据和同步数据。若处理装置处于非准备就绪状态，则FIFO停止向处理装置传输像素数据和同步数据。若处理装置处于非准备就绪状态的时间过长，摄像头采集到的像素数据和同步数据仍会不断地向FIFO存储器中传输，而读出装置不能向处理装置传输，就会导致FIFO存储器因存储空间不足而溢出像素数据和同步数据。

假设像素数据F和同步数据F1及其之后的像素数据和同步数据从FIFO溢出，待像素数据M和同步数据M1传输到FIFO时，处理装置变更为准备就绪状态，此时，FIFO存储器中存储的像素数据为A～E、同步数据为A1～E1，像素数据F～L和同步数据F1～L1溢出。在后续的传输过程中，像素数据M和同步数据M1及其之后的像素数据和同步数据仍不断输入到FIFO中，像素数据和同步数据仍是相互匹配的，不会发生如现有技术中出现的像素数据和同步数据持续错位的现象。

上述实施例中的处理装置可以是AXI设备。当上述处理装置为AXI设备时，为了使用AXI设备对视频数据进行处理，需要在读出装置与AXI设备之间通过AXI总线传输像素数据和控制数据，而由于AXI总线上只能传输AXI-Stream数据格式的数据流，所以需要将视频数据进行AXI格式转换为AXI-Stream数据格式，从而能够在AXI总线上传输。

在将视频数据进行AXI格式转换时，像素数据不需要转换，只需要转换同步数据即可，即，上述过程中读出装置将同步数据转换为控制数据，实际上就是将同步数据转换为AXI-Stream数据格式的控制数据。需要说明的是，上述过程中预处理装置将同步信号进行预处理转换为同步数据的过程中，由场同步信号、行同步信号确定出帧头信号、行尾信号和有效位信号，将帧头信号转换为帧头数据i_tuser，将行尾信号转换为行尾数据i_tlast，将有效位信号转换为有效位数据i_tvalid，就是为了读出装置可以方便的这三种同步数据转换为AXI-Stream数据格式中的tuser、tlast、tvalid。

需要说明的是，本说明书中所述的处理装置包括但不限于AXI设备，任何用于视频处理的装置也应适用；所述视频传输总线包括但不限于AXI总线，任何用于视频传输的总线都应适用。本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

上述视频数据流的传输方法可应用于任何具有视频采集和视频处理的电子设备，例如，可应用于无人车中，用于使无人车根据采集的周围环境的视频数据，对自身的行驶轨迹进行决策。

图5为本说明书实施例提供的一种视频数据流的传输装置的结构示意图，包括：

采集模块500，用于通过采集装置采集视频数据，所述视频数据包括像素数据和同步信号；

转换模块502，用于将所述同步信号转换为同步数据；

关系建立模块504，用于将所述像素数据和转换的所述同步数据传输到缓存装置存储，并建立所述像素数据和所述同步数据的对应关系；

传输模块506，用于针对所述缓存装置中存储的每个像素数据，根据处理装置的状态信息，控制所述缓存装置向所述处理装置传输该像素数据和该像素数据对应的同步数据。

可选地，所述同步信号包括场同步信号和行同步信号中的至少一种，所述转换模块502具体用于，根据场同步信号确定出帧头信号，将帧头信号转换为帧头数据；和/或根据行同步信号确定出行尾信号，将行尾信号转换为行尾数据；和/或根据场同步信号和行同步信号确定出有效位信号，将有效位信号转换为有效位数据。

可选地，所述关系建立模块504具体用于，确定将所述同步信号转换为同步数据所需的时长；将所述像素数据延时所述时长后传输到缓存装置存储。

可选地，所述关系建立模块504具体用于，建立同时传输到所述缓存装置中的像素数据和同步数据之间的对应关系。

可选地，所述传输模块506具体用于，若处理装置处于准备就绪状态，控制将缓存装置中存储的每个像素数据和该像素数据对应的同步数据传输到处理装置中；若处理装置处于未准备就绪状态，控制停止缓存装置中存储的每个像素数据和该像素数据对应的同步数据向处理装置的传输。

可选地，所述传输模块506具体用于，将该像素数据对应的同步数据转换为AXI-Stream协议格式的数据；控制所述缓存装置向所述处理装置传输该像素数据和该像素数据对应的AXI-Stream协议格式的数据。

上述视频数据流的传输装置中，采集模块500可采用图3所示采集装置实现；转换模块502可采用图3所示的预处理装置实现；关系建立模块504可采用图3所示的存储装置实现；传输模块506可采用图3所示的读出装置实现。并且，上述视频数据流的传输装置可位于任何具有视频采集功能和视频处理功能的电子设备中，例如，可位于无人车中。

本说明书实施例还提供了一种计算机可读存储介质，该存储介质存储有计算机程序，计算机程序可用于执行上述图2提供的视频数据流的传输方法。

本说明书实施例还提出了图6所示的电子设备的示意结构图。如图6，在硬件层面，该电子设备包括处理器、内部总线、网络接口、内存以及非易失性存储器，当然还可能包括其他业务所需要的硬件。处理器从非易失性存储器中读取对应的计算机程序到内存中然后运行，以实现上述图2所述的视频数据流的传输方法。当然，除了软件实现方式之外，本说明书并不排除其他实现方式，比如逻辑器件抑或软硬件结合的方式等等，也就是说以下处理流程的执行主体并不限定于各个逻辑单元，也可以是硬件或逻辑器件。

在20世纪90年代，对于一个技术的改进可以很明显地区分是硬件上的改进(例如，对二极管、晶体管、开关等电路结构的改进)还是软件上的改进(对于方法流程的改进)。然而，随着技术的发展，当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此，不能说一个方法流程的改进就不能用硬件实体模块来实现。例如，可编程逻辑器件(Programmable Logic Device,PLD)(例如现场可编程门阵列(Field Programmable GateArray，FPGA))就是这样一种集成电路，其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统“集成”在一片PLD上，而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且，如今，取代手工地制作集成电路芯片，这种编程也多半改用“逻辑编译器(logic compiler)”软件来实现，它与程序开发撰写时所用的软件编译器相类似，而要编译之前的原始代码也得用特定的编程语言来撰写，此称之为硬件描述语言(Hardware Description Language，HDL)，而HDL也并非仅有一种，而是有许多种，如ABEL(AdvancedBoolean Expression Language)、AHDL(Altera Hardware DescriptionLanguage)、Confluence、CUPL(Cornell University Programming Language)、HDCal、JHDL(Java Hardware Description Language)、Lava、Lola、MyHDL、PALASM、RHDL(RubyHardware Description Language)等，目前最普遍使用的是VHDL(Very-High-SpeedIntegrated Circuit Hardware Description Language)与Verilog。本领域技术人员也应该清楚，只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中，就可以很容易得到实现该逻辑方法流程的硬件电路。

控制器可以按任何适当的方式实现，例如，控制器可以采取例如微处理器或处理器以及存储可由该(微)处理器执行的计算机可读程序代码(例如软件或固件)的计算机可读介质、逻辑门、开关、专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程逻辑控制器和嵌入微控制器的形式，控制器的例子包括但不限于以下微控制器：ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20以及Silicone Labs C8051F320，存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims

1.一种视频数据流的传输方法，其特征在于，所述方法包括：

将所述同步信号转换为同步数据；

2.如权利要求1所述的方法，其特征在于，所述同步信号包括场同步信号和行同步信号中的至少一种；

所述将同步信号转换为同步数据，具体包括：

根据场同步信号确定出帧头信号，将帧头信号转换为帧头数据；和/或

根据行同步信号确定出行尾信号，将行尾信号转换为行尾数据；和/或

根据场同步信号和行同步信号确定出有效位信号，将有效位信号转换为有效位数据。

3.如权利要求1所述的方法，其特征在于，将所述像素数据传输到缓存装置存储，具体包括：

确定将所述同步信号转换为同步数据所需的时长；

将所述像素数据延时所述时长后传输到缓存装置存储。

4.如权利要求3所述的方法，其特征在于，建立所述像素数据和所述同步数据的对应关系，具体包括：

5.如权利要求1所述的方法，其特征在于，根据处理装置的状态信息，控制所述缓存装置向所述处理装置传输该像素数据和该像素数据对应的同步数据，具体包括：

6.如权利要求1或2所述的方法，其特征在于，控制所述缓存装置向所述处理装置传输该像素数据和该像素数据对应的同步数据，具体包括：

将该像素数据对应的同步数据转换为AXI-Stream协议格式的数据；

7.一种视频数据流的传输装置，其特征在于，所述装置包括：

转换模块，用于将所述同步信号转换为同步数据；

8.如权利要求7所述的装置，其特征在于，所述同步信号包括场同步信号和行同步信号中的至少一种；

所述转换模块具体用于，根据场同步信号确定出帧头信号，将帧头信号转换为帧头数据；和/或根据行同步信号确定出行尾信号，将行尾信号转换为行尾数据；和/或根据场同步信号和行同步信号确定出有效位信号，将有效位信号转换为有效位数据。

9.一种计算机可读存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述权利要求1-6任一所述的方法。

10.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现上述权利要求1-6任一所述的方法。