CN110635798A

CN110635798A - 隔离器

Info

Publication number: CN110635798A
Application number: CN201910882643.6A
Authority: CN
Inventors: 马春宇; 孙瑞亭; 刘姗姗; 李金良
Original assignee: Beijing Kege Li Micro Science And Technology Co Ltd
Current assignee: Beijing Kege Li Micro Science And Technology Co Ltd
Priority date: 2019-09-18
Filing date: 2019-09-18
Publication date: 2019-12-31

Abstract

本发明公开了一种隔离器，涉及隔离器领域。包括：控制电路，以及依次连接的振荡电路、耦合传输电路、解调电路和输出电路，振荡电路设置有信号输入端、第一接地端和控制端，输出电路设置有信号输出端和第二接地端。本发明提供的隔离器，具有四个端口，能够兼容四端口光耦合器，极大地改善了隔离器的抗电磁干扰性能，具有芯片体积小、功耗低、抗电磁干扰性能好和可靠性高的优点。

Description

隔离器

技术领域

本发明涉及隔离器领域，尤其涉及一种能够兼容四端口光耦合器引脚的隔离器。

背景技术

在军用电子系统、航空航天设备和医疗设备等电子设备中，为了消除信号的噪声，保护器件及使用者免受高压伤害，通常在电子设备中加入隔离器。

而光耦合器一直是隔离器的主要选择，但是其存在易老化、功耗高、寿命短等缺点，限制了其使用场景。而使用集成电路工艺制造的隔离器在功耗、性能和可靠性等方面更具有优势，可以用于替换光耦合器。

然而，用四端口隔离器替换光耦合器后，振荡器会在整个电路产生较强的电磁干扰，从而导致用于替换光耦合器的隔离器的抗电磁干扰能力较差。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种能够兼容四端口光耦合器引脚的隔离器。

本发明解决上述技术问题的技术方案如下：

一种隔离器，包括：控制电路，以及依次连接的振荡电路、耦合传输电路、解调电路和输出电路，所述振荡电路设置有信号输入端、第一接地端和控制端，所述输出电路设置有信号输出端和第二接地端，其中：

所述振荡电路用于通过所述信号输入端获取输入信号，将所述输入信号转换为第一振荡信号；所述控制电路通过所述控制端与所述振荡电路连接，所述控制电路用于控制所述第一振荡信号的频率在预设范围内变化，得到第二振荡信号；所述耦合传输电路用于将所述第二振荡信号隔离传输到所述解调电路；所述解调电路用于对所述第二振荡信号进行解调；所述输出电路用于根据解调后的所述第二振荡信号得到输出信号。

本发明的有益效果是：本发明提供的隔离器，具有四个端口，能够兼容四端口光耦合器，通过控制电路改变振荡电路生成的振荡信号的频率，使其在预设范围内变化，然后再将振荡信号进行耦合传输和解调，实现了对模拟信号或数字信号的隔离传输，由于振荡信号的频率在预设范围内变化，能够减少因固定频率产生的电磁干扰，极大地改善了隔离器的抗电磁干扰性能，具有芯片体积小、功耗低、抗电磁干扰性能好和可靠性高的优点。

本发明解决上述技术问题的另一种技术方案如下：

一种封装管壳，包括：第一芯片和第二芯片，其中：

所述第一芯片由上述技术方案所述的隔离器中的控制电路、振荡电路和耦合传输电路封装而成；

所述第二芯片由上述技术方案所述的隔离器中的解调电路和输出电路封装而成。

本发明解决上述技术问题的另一种技术方案如下：

一种电子设备，包括如上述技术方案所述的隔离器。

本发明附加的方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明实践了解到。

附图说明

图1为本发明隔离器的实施例提供的结构框架示意图；

图2为本发明隔离器的实施例提供的EMI频谱对比示意图；

图3为本发明隔离器的实施例提供的信号波形示意图；

图4为本发明隔离器的其他实施例提供的电路结构示意图；

图5为本发明隔离器的其他实施例提供的电路结构示意图；

图6为本发明隔离器的其他实施例提供的电路结构示意图；

图7为本发明隔离器的其他实施例提供的电路结构示意图；

图8为本发明隔离器的其他实施例提供的变压器级联结构示意图；

图9为本发明隔离器的其他实施例提供的电容级联结构示意图；

图10为本发明封装管壳的实施例提供的芯片封装结构示意图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实施例只用于解释本发明，并非用于限定本发明的范围。

如图1所示，为本发明隔离器的实施例提供的结构框架示意图，该隔离器包括：控制电路1，以及依次连接的振荡电路2、耦合传输电路3、解调电路4和输出电路5，振荡电路2设置有信号输入端、第一接地端和控制端，输出电路5设置有信号输出端和第二接地端，其中：

振荡电路2用于通过信号输入端获取输入信号，将输入信号转换为第一振荡信号；控制电路1通过控制端与振荡电路2连接，控制电路1用于控制第一振荡信号的频率在预设范围内变化，得到第二振荡信号；耦合传输电路3用于将第二振荡信号隔离传输到解调电路4；解调电路4用于对第二振荡信号进行解调；输出电路5用于根据解调后的第二振荡信号得到输出信号。

需要说明的是，振荡电路2主要通过振荡电容和振荡电感，将输入的模拟信号或数字信号转换成较高频率的振荡信号，振荡电路2中通常设置有晶体管，那么可以在振荡电路2中设置多个并联的晶体管，控制电路1通过控制晶体管栅极的开关的开合，就能够激活对应的晶体管，从而控制振荡电容，而振荡信号的频率与振荡电容和振荡电感相关，进而可以控制振荡信号的频率，使其在一定范围内变化。

其中，预设范围可以根据用户的实际需求设置。

发明人发现，电磁干扰主要是因为用于替换光耦合器的四端口隔离器中的振荡器以恒定频率工作，整个电路在该恒定频率产生较强的电磁干扰，而通过控制振荡信号的频率，使其在一定范围内变化，不持续恒定在某一频率，能够有效的抑制这种干扰。

如图2所示，给出了一种示例性的EMI(Electromagnetic Interference，电磁干扰)频谱对比示意图，图2中是恒定频率状态下工作的隔离器与在固定带宽内随机频率状态下工作的隔离器的EMI频谱曲线图，其中，横轴f为振荡信号的频率，纵轴E为EMI能量值。

从图2中可以看出，当隔离器中的振荡器以恒定频率fc工作时，电磁干扰的能量集中在该频点，尖脉冲的能量值为E0。当振荡器的振荡频率在带宽B内随机变化时，可将电磁干扰的能量比较均匀的分散，从而显著降低各个频点上的电磁干扰，该频段内电磁干扰的最大能量E1远远低于E0。因此通过控制振荡信号的频率，使其在一定范围内随机性的变化可以显著改善隔离器的EMI性能。

优选地，振荡电路2可以采用互补交叉耦合振荡电路2或者NMOS交叉耦合振荡电路2实现对输入信号的振荡，控制电路1可以采用线性反馈移位寄存器(LFSR)实现对振荡电路2中各个晶体管的开合，通过产生伪随机序列控制各个晶体管栅极处的开关。耦合传输电路3可以采用变压器耦合传输电路3或者电容耦合传输电路实现隔离传输振荡信号。解调电路4可以采用全桥整流电路、RC滤波电路等实现信号解调功能。输出电路5可以包括一个三极管，三极管的基极与解调电路4的输出端连接，发射极接地，作为第二接地端，集电极作为信号输出端，三极管用于根据解调后的振荡信号得到输出信号。

优选地，还可以在控制电路1中设置欠压闭锁保护电路，使其在上电和掉电过程中不工作。

优选地，还可以在三极管的发射极连接一个电阻，能够提高输出信号的线性度。

需要说明的是，除了通过在振荡电路2中设置多组并联的晶体管，控制接入振荡电路2的晶体管以实现对振荡电容的控制外，还可以通过在振荡电路2中设置多组尺寸不同的并联电感，在每个电感的一端设置电感开关，控制电路1可以通过控制每个电感开关实现对接入振荡电路2的电感进行控制，从而控制振荡电感，同样可以实现对振荡信号的振动频率的控制。

如图3所示，为隔离器工作过程中的数字信号波形示意图，下面结合图3，以数字信号为例，对该隔离器的工作原理进行说明。

从图3中可以看出，当输入数字信号为高电平信号时，振荡电路2将输入的高电平信号转换成较高频率的振荡信号A，控制电路1控制振荡信号A的频率，使其在一定范围内变化，通过耦合传输电路3将振荡信号A隔离传输到解调电路4，解调电路4对接收到的振荡信号B进行解调，产生与输入的数字信号频率相同的解调信号C，三极管的基极被解调信号C驱动，使三极管工作在饱和区，集电极输出低电平信号；当输入数字信号为低电平信号时，振荡电路2不工作，三极管工作在截止区，集电极输出高电平信号，完成输入信号的隔离传输。

应理解，当输入模拟信号时，三极管工作在放大区，输出信号与输入信号呈线性关系；当输入数字信号时，三极晶体管工作在截止区(输入低电平)和饱和区(输入高电平)，输出信号与输入信号相位相反。

应理解，该隔离器具有4个端口，振荡电路2设置有信号输入端口和第一接地端，输出电路5设置有信号输出端口和第二接地端，因此，该隔离器可以原位替换现有系统中的四端口光耦合器，与四端口光耦合器的引脚兼容。

本实施例提供的隔离器，具有四个端口，能够兼容四端口光耦合器，通过控制电路1改变振荡电路2生成的振荡信号的频率，使其在预设范围内变化，然后再将振荡信号进行耦合传输和解调，实现了对模拟信号或数字信号的隔离传输，由于振荡信号的频率在预设范围内变化，能够减少因固定频率产生的电磁干扰，极大地改善了隔离器的抗电磁干扰性能，具有芯片体积小、功耗低、抗电磁干扰性能好和可靠性高的优点。

可选地，在一些实施例中，控制电路1具体用于控制第一振荡信号的频率在预设范围内随机变化，得到第二振荡信号。

具体地，控制可以通过随机产生伪随机序列以控制各个MOS管栅极开关的开启与关断，从而产生随机变化的频率，随机变化的频率不具有规律性，因此，通过使频率在预设范围内随机变化，能够最大程度的降低电磁干扰。

可选地，在一些实施例中，振荡电路2包括：N个MOS晶体管组和分别控制每个MOS晶体管组的N个控制开关组，每个MOS晶体管组的寄生电容互不相同，N≥2；

控制电路1具体用于通过控制开关组控制接入振荡电路2的MOS晶体管组，根据接入振荡电路2的MOS晶体管组的寄生电容控制第一振荡信号的频率。

需要说明的是，MOS晶体管组的数量N可以根据实际需求设置，对于不同的振荡电路2，MOS晶体管组内包含的MOS晶体管种类和数量都是不同的，例如，当振荡电路2采用互补交叉耦合结构时，MOS晶体管组包含2个NMOS管和2个PMOS管，当振荡电路2采用NMOS交叉耦合结构时，MOS晶体管组包含2个NMOS管。

控制开关组中的控制开关数量是与MOS晶体管组中的MOS管数量相同的，例如，对于互补交叉耦合结构振荡电路2，每组控制开关组包括4个控制开关；对于NMOS交叉耦合结构振荡电路2，每组控制开关组包括2个控制开关。每个控制开关对应控制一个MOS管。

例如，假设共有5组MOS晶体管组，那么可以控制电路1可以发出5个控制信号，每个控制信号分别控制每组MOS晶体管组，假设第一个控制信号为高，其他控制信号为低，可以表明第一组MOS晶体管组内的全部MOS管的开关闭合，第一组MOS晶体管组接入振荡电路2，成为振荡电路2的MOS管，MOS管寄生电容与振荡电路2中原有的电容共同构成振荡电容，其他MOS晶体管组的开关断开，不接入振荡电路2。此时，振荡电路2产生频率为f1的振荡信号。

同理，当第二控制信号为高，其他控制信号为低时，振荡电路2产生频率为f2的振荡信号，依次类推，可以产生f1～f5共5个信号，这5个控制信号的切换顺序可通过具体编程实现。

应理解，当第一个控制信号和第二个控制信号为高，其他控制信号为低时，控制第一组和第二组MOS晶体管组内的全部MOS管的开关闭合，其他开关断开，此时，第一组和第二组MOS晶体管组接入振荡电路2，此时振荡电路2产生频率为f12的振荡信号。

控制电路1通过控制开关组控制接入振荡电路2的MOS晶体管组，能够自由控制振荡电路2中因MOS晶体管产生的寄生电容，从而能够快速地改变振荡信号的频率，相比于其他方式，不需要复杂的电子元器件，只需要简单的电路结构就能实现，能够减小芯片体积，通过改变MOS晶体管组的数量就能制造符合要求的振荡电路2，具有鲁棒性强、响应速度快。制造成本低的优点。

可选地，在一些实施例中，第一MOS晶体管组中，所有第一类型的MOS晶体管的尺寸相同；第一MOS晶体管组中第一类型的MOS晶体管的尺寸与第二MOS晶体管组中第一类型的MOS晶体管的尺寸不同；

其中，第一MOS晶体管组为N个MOS晶体管组中的任意一个MOS晶体管组，第二MOS晶体管组为N个MOS晶体管组中除第一MOS晶体管组外的任意一个MOS晶体管组，第一类型的MOS晶体管为PMOS管或NMOS管。

例如，假设振荡电路2为互补交叉耦合电路，共有两组MOS晶体管组，每组MOS晶体管组分别有2个PMOS管和2个NMOS管，那么第一组MOS晶体管组内，2个PMOS管的尺寸相同，2个NMOS管的尺寸相同；第二组MOS晶体管组内，2个PMOS管的尺寸相同，2个NMOS管的尺寸相同。

第一组MOS晶体管组内的PMOS管和第二组MOS晶体管组内的PMOS管尺寸不同，第一组MOS晶体管组内的NMOS管和第二组MOS晶体管组内的NMOS管尺寸也不同。

其中，尺寸一般指MOS晶体管的宽长比，设计电路时，不同的MOS管具有不同的宽长比，MOS晶体管的尺寸影响MOS晶体管的过流能力。

应理解，同一组内的全部PMOS管和NMOS管的过流能力应保证基本相同。

需要说明的是，振荡频率可由振荡电感和振荡电容决定，而振荡电容由振荡电路2原有电容及MOS晶体管组的寄生电容共同决定，MOS管的尺寸不同导致其寄生电容不同，因此改变振荡电路2中的MOS管尺寸可以改变振荡信号的振荡频率。

通过设置每组MOS晶体管组的不同尺寸，能够便于得到的频率变化更加均匀，防止出现在控制电路1控制振荡信号随机变化时，特定频率集中多次出现，从而影响本发明实现效果。

可选地，在一些实施例中，当振荡电路2为互补交叉耦合振荡电路2时，振荡电路2还包括：第一电容和第一电感，第n个MOS晶体管组包括：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，第n个控制开关组包括4个控制开关，分别设置在每个MOS晶体管的栅极，其中：

第一PMOS管的源极与第二PMOS管的源极连接，作为信号输入端；第一PMOS管的漏极分别与第二PMOS管的栅极、第一电容的一端、第一电感的一端、第一NMOS管的漏极和第二NMOS管的栅极连接；第一PMOS管的栅极分别与第二PMOS管的漏极、第一电容的另一端、第一电感的另一端、第一NMOS管的栅极和第二NMOS管的漏极连接；第一NMOS管源极与第二NMOS管源极连接，作为第一接地端，n∈N。

应理解，每个MOS晶体管组都具有2个PMOS管和2个NMOS管，振荡电路2中一共有2N个PMOS管和2N个NMOS管，构成交叉耦合的两个相应位置的MOS管尺寸相同，即第一PMOS管和第二PMOS管的尺寸相同，第一NMOS管和第二NMOS管的尺寸相同，不同组的PMOS管和NMOS管的尺寸不同，在先实施例已经说明，在此不再赘述。

可选地，在一些实施例中，当振荡电路2为NMOS交叉耦合振荡电路2时，振荡电路2还包括：第二电容和第二电感，第二电感为中心抽头结构，第二电感的中心端作为信号输入端，第n个MOS晶体管组包括：第三NMOS管和第四NMOS管，第n个控制开关组包括2个控制开关，分别设置在每个NMOS晶体管的栅极，其中：

第三NMOS管的漏极分别与第四NMOS管的栅极、第二电容一端和第二电感的一端连接；第三NMOS管的栅极分别与第四NMOS管的漏极、第二电容另一端和第二电感的另一端连接；第三NMOS管的源极与第四NMOS管的源极连接，作为第一接地端，n∈N。

应理解，每个MOS晶体管组都具有2个NMOS管，振荡电路2中一共有2N个MOS管，构成交叉耦合的两个相应位置的NMOS管尺寸相同，即第三NMOS管和第四NMOS管的尺寸相同，不同组的NMOS管的尺寸不同，在先实施例已经说明，在此不再赘述。

可选地，在一些实施例中，耦合传输电路3为变压器耦合传输电路3或电容耦合传输电路3。

下面结合图4、图5、图6和图7，对本隔离器可选的电路结构进行进一步说明。

图4隔离器的示例中，包括：控制电路1、振荡电路2、耦合传输电路3、解调电路4和输出电路5。其中，振荡电路2采用了互补交叉耦合结构，耦合传输电路3采用了变压器耦合传输结构。

振荡电路2包括电容C1、控制开关和N个MOS晶体管组，第一组包括PMOS管MP1.1、PMOS管MP2.1、NMOS管MN1.1和NMOS管MN2.1；第二组包括PMOS管MP1.2、PMOS管MP2.2、NMOS管MN1.2和NMOS管MN2.2；……；第N组包括PMOS管MP1.N、PMOS管MP2.N、NMOS管MN1.N和NMOS管MN2.N。

在每个MOS管的栅极均设置有控制开关，第1个MOS晶体管组中包括控制开关SP1.1、控制开关SP2.1、控制开关SN1.1和控制开关SN2.1，控制开关SP1.1控制PMOS管MP1.1，控制开关SP2.1控制PMOS管MP2.1，控制开关SN1.1控制NMOS管MN1.1，控制开关SN2.1控制NMOS管MN2.1。

同理，第N个MOS晶体管组中包括控制开关SP1.N、控制开关SP2.N、控制开关SN1.N和控制开关SN2.N，控制开关SP1.N控制PMOS管MP1.N，控制开关SP2.N控制PMOS管MP2.N，控制开关SN1.N控制NMOS管MN1.N，控制开关SN2.N控制NMOS管MN2.N。

需要说的是，PMOS管MP1.1表示第1个MOS晶体管组中的第1个PMOS管，PMOS管MP2.1表示第1个MOS晶体管组中的第2个PMOS管，同理，NMOS管MN1.1表示第1个MOS晶体管组中的第1个NMOS管，NMOS管MN2.1表示第1个MOS晶体管组中的第2个NMOS管，依次类推，不再列举。

下面对该电路结构的连接关系进行说明。

需要说明的，由于耦合传输电路3采用了变压器结构，因此，可以将变压器T的初级线圈作为振荡电感。

以第一组MOS晶体管组为例，PMOS管MP1.1的源极与PMOS管MP2.1的源极连接，作为信号输入端；PMOS管MP1.1的漏极分别与PMOS管MP2.1的栅极、电容C1的一端、变压器T的初级线圈的一端、NMOS管MN1.1的漏极和NMOS管MN2.1的栅极连接；PMOS管MP1.1的栅极分别与PMOS管MP2.1的漏极、电容C1的另一端、变压器T的初级线圈的另一端、NMOS管MN1.1的栅极和NMOS管MN2.1的漏极连接；NMOS管MN1.1源极与NMOS管MN2.1源极连接，作为第一接地端。

其他组的MOS晶体管组的连接关系相同，在此不再一一赘述。

需要说明的是，由于每个MOS管的栅极设置有开关，因此，接入振荡电路2的MOS管的栅极是不确定的，因此，每个MOS管的栅极处的连接线用虚线进行表示，表明该处的连接为根据控制实现连接的状态。

同时，控制电路1的控制信号直接作用于每个控制开关，控制每个控制开关的开合，并不与振荡电路2的输入信号进行直接数据交换，因此，图中未标出控制电路1与振荡电路2的连接关系。

控制电路可以发出N个控制信号，分别是控制信号1、控制信号2、……、控制信号N，分别对应控制每个MOS晶体管组中的控制开关，例如，控制信号1用于控制控制开关SP1.1、控制开关SP2.1、控制开关SN1.1和控制开关SN2.1；控制信号2用于控制控制开关SP1.2、控制开关SP2.2、控制开关SN1.2和控制开关SN2.2；……；控制信号N用于控制控制开关SP1.N、控制开关SP2.N、控制开关SN1.N和控制开关SN2.N。

下面具体说明。

当控制信号1为高，其他控制信号为低时，开关SP1.1、SP2.1、SN1.1和SN2.1闭合，其他开关关断。此时振荡电路2中的PMOS管MP1.1、PMOS管MP2.1、NMOS管MN1.1和NMOS管MN2.1成为振荡电路的MOS管，该4个MOS管的寄生电容与电容C1共同构成振荡电路2的振荡电容，此时振荡电路2产生频率为f11的振荡信号。

当控制信号2为高，其他控制信号为低时，开关SP1.2、SP2.2、SN1.2和SN2.2闭合，其他开关关断。此时振荡电路2中的PMOS管MP1.2、PMOS管MP2.2、NMOS管MN1.2和NMOS管MN2.2成为振荡电路的MOS管，该4个MOS管的寄生电容与电容C1共同构成振荡电路2的振荡电容，此时振荡电路2产生频率为f12的振荡信号。

同理，当控制信号N为高，其他控制信号为低时，振荡电路产生频率为f13的振荡信号。控制信号1-N的切换顺序可通过具体编程实现。

当同时有两个或多个控制信号为高时，相同位置的PMOS管或NMOS管并联后共同作为振荡电路的MOS管。例如控制信号1和控制信号2为高，其他控制信号为低时，开关SP1.1、SP2.1、SN1.1和SN2.1闭合，开关SP1.2、SP2.2、SN1.2和SN2.2闭合，其他开关断开，PMOS管MP1.1和PMOS管MP1.2并联，PMOS管MP2.1和PMOS管MP2.2并联，NMOS管MN1.1和NMOS管MN1.2并联，NMOS管MN2.1和NMOS管MN2.2并联，这些MOS管共同成为振荡电路2的MOS管，该8个MOS管的寄生电容与电容C1共同构成振荡电路2的电容，此时振荡电路2产生频率为f14的振荡信号。

应理解，可以通过设定一个基准电压值，高于该值视为控制信号为高，低于该值视为控制信号为低。

解调电路4采用了全桥整流电路，输出电路5包括一个三极管51，解调电路4包括：二极管D1、二极管D2、二极管D3、二极管D4、电容C2、电容C3和电阻R1，变压器T次级线圈的一端分别与二极管D1的正极和二极管D2的负极连接，另一端分别与二极管D3的正极和二极管D4的负极连接。

二极管D1的负极分别与二极管D3的负极、电阻R1的一端和电容C2的一端连接，电阻R1的另一端分别与电容C3的一端和三极管51的基极连接。

二极管D2的正极分别与二极管D4的正极、电容C2的另一端、电容C3的另一端和三极管51的发射极连接并接地，作为第二接地端。

三极管51的集电极作为信号输出端。

通过将电阻R1连接在电容C2和电容C3之间，当输入模拟信号时，不仅能够作为滤波电阻，还能够限制三极管51的基极的电流值。

优选地，还可以通过在三极管51的发射极连接电阻，提高输出信号的线性度。

图5隔离器的示例中，包括：控制电路1、振荡电路2、耦合传输电路3、解调电路4和输出电路5。其中，振荡电路2采用了NMOS管交叉耦合结构，耦合传输电路3采用了变压器耦合传输结构。

振荡电路2包括电容C1、控制开关和N个MOS晶体管组，第一组包括NMOS管MN1.1和NMOS管MN2.1；第二组包括NMOS管MN1.2和NMOS管MN2.2；……；第N组包括NMOS管MN1.N和NMOS管MN2.N。在每个MOS管的栅极均设置有控制开关。

在每个MOS管的栅极均设置有控制开关，第1个MOS晶体管组中包括控制开关SN1.1和控制开关SN2.1，控制开关SN1.1控制NMOS管MN1.1，控制开关SN2.1控制NMOS管MN2.1。

同理，第N个MOS晶体管组中包括控制开关SN1.N和控制开关SN2.N，控制开关SN1.N控制NMOS管MN1.N，控制开关SN2.N控制NMOS管MN2.N。

需要说的是，NMOS管MN1.1表示第1个MOS晶体管组中的第1个NMOS管，NMOS管MN2.1表示第1个MOS晶体管组中的第2个NMOS管，依次类推，不再列举。

下面对该电路结构的连接关系进行说明。

需要说明的，由于耦合传输电路3采用了变压器结构，因此，可以将变压器T的初级线圈作为振荡电感，初级线圈采用中心抽头结构，中心端作为信号输入端。

以第一组MOS晶体管组为例，NMOS管MN1.1的漏极分别与NMOS管MN2.1的栅极、电容C1的一端和变压器T的初级线圈的一端连接；NMOS管MN1.1的栅极分别与NMOS管MN2.1的漏极、电容C1的另一端和变压器T的初级线圈的另一端连接；NMOS管MN1.1的源极与NMOS管MN2.1的源极连接，作为第一接地端

其他组的MOS晶体管组的连接关系相同，在此不再一一赘述。

控制电路可以发出N个控制信号，分别是控制信号1、控制信号2、……、控制信号N，分别对应控制每个MOS晶体管组中的控制开关，例如，控制信号1用于控制控制开关SN1.1和控制开关SN2.1；控制信号2用于控制控制开关SN1.2和控制开关SN2.2；……；控制信号N用于控制控制开关SN1.N和控制开关SN2.N。

下面具体说明。

当控制信号1为高，其他控制信号为低时，控制开关SN1.1和控制开关SN2.1闭合，其他开关断开，NMOS管MN1.1和NMOS管MN2.1成为振荡电路2的MOS管，该2个MOS管的寄生电容与电容C1共同构成振荡电路2的振荡电容，此时振荡电路2产生频率为f21的振荡信号。

当控制信号2为高，其他控制信号为低时，控制开关SN1.2和控制开关SN2.2闭合，其他开关断开，NMOS管MN1.2和NMOS管MN2.2成为振荡电路2的MOS管，该2个MOS管的寄生电容与电容C1共同构成振荡电路2的振荡电容，此时振荡电路2产生频率为f22的振荡信号。

同理。当控制信号N为高，其他控制信号为低时，振荡电路2产生频率为f23的振荡信号。控制信号1-N的切换顺序可通过具体编程实现。

当同时有两个或多个控制信号为高时，相应的NMOS管并联后共同作为振荡电路2的MOS管。例如，控制信号1和控制信号2为高，其他信号为低时，控制开关SN1.1和控制开关SN2.1闭合，控制开关SN1.2和控制开关SN2.2闭合，其他开关断开，NMOS管MN1.1、和NMOS管MN1.2并联，NMOS管MN2.1和NMOS管MN2.2并联，共同成为振荡电路2的MOS管，该4个MOS管的寄生电容与电容C1共同构成振荡电路2的振荡电容，此时振荡电路2产生频率为f24的振荡信号。

三极管51的集电极作为信号输出端。

图6隔离器的示例中，包括：控制电路1、振荡电路2、耦合传输电路3、解调电路4和输出电路5。其中，振荡电路2采用了互补交叉耦合结构，耦合传输电路3采用了电容耦合传输结构。

振荡电路2包括电容C1、电感L、控制开关和N个MOS晶体管组，第一组包括PMOS管MP1.1、PMOS管MP2.1、NMOS管MN1.1和NMOS管MN2.1；第二组包括PMOS管MP1.2、PMOS管MP2.2、NMOS管MN1.2和NMOS管MN2.2；……；第N组包括PMOS管MP1.N、PMOS管MP2.N、NMOS管MN1.N和NMOS管MN2.N。在每个MOS管的栅极均设置有控制开关。

下面对该电路结构的连接关系进行说明。

以第一组MOS晶体管组为例，PMOS管MP1.1的源极与PMOS管MP2.1的源极连接，作为信号输入端；PMOS管MP1.1的漏极分别与PMOS管MP2.1的栅极、电容C1的一端、电感L的一端、NMOS管MN1.1的漏极和NMOS管MN2.1的栅极连接；PMOS管MP1.1的栅极分别与PMOS管MP2.1的漏极、电容C1的另一端、电感L的另一端、NMOS管MN1.1的栅极和NMOS管MN2.1的漏极连接；NMOS管MN1.1源极与NMOS管MN2.1源极连接，作为第一接地端。

耦合传输电路3包括电容C4和电容C5，电感L的一端还与电容C4的一端连接，电感L的另一端与电容C5的一端连接。

其他组的MOS晶体管组的连接关系相同，在此不再一一赘述。

下面具体说明。

当控制信号1为高，其他控制信号为低时，开关SP1.1、SP2.1、SN1.1和SN2.1闭合，其他开关关断。此时振荡电路2中的PMOS管MP1.1、PMOS管MP2.1、NMOS管MN1.1和NMOS管MN2.1成为振荡电路的MOS管，该4个MOS管的寄生电容与电容C1共同构成振荡电路2的振荡电容，此时振荡电路2产生频率为f31的振荡信号。

当控制信号2为高，其他控制信号为低时，开关SP1.2、SP2.2、SN1.2和SN2.2闭合，其他开关关断。此时振荡电路2中的PMOS管MP1.2、PMOS管MP2.2、NMOS管MN1.2和NMOS管MN2.2成为振荡电路的MOS管，该4个MOS管的寄生电容与电容C1共同构成振荡电路2的振荡电容，此时振荡电路2产生频率为f32的振荡信号。

同理，当控制信号N为高，其他控制信号为低时，振荡电路产生频率为f33的振荡信号。控制信号1-N的切换顺序可通过具体编程实现。

当同时有两个或多个控制信号为高时，相同位置的PMOS管或NMOS管并联后共同作为振荡电路的MOS管。例如控制信号1和控制信号2为高，其他控制信号为低时，开关SP1.1、SP2.1、SN1.1和SN2.1闭合，开关SP1.2、SP2.2、SN1.2和SN2.2闭合，其他开关断开，PMOS管MP1.1和PMOS管MP1.2并联，PMOS管MP2.1和PMOS管MP2.2并联，NMOS管MN1.1和NMOS管MN1.2并联，NMOS管MN2.1和NMOS管MN2.2并联，这些MOS管共同成为振荡电路2的MOS管，该8个MOS管的寄生电容与电容C1共同构成振荡电路2的电容，此时振荡电路2产生频率为f34的振荡信号。

解调电路4采用了全桥整流电路，输出电路5包括一个三极管51，解调电路4包括：二极管D1、二极管D2、二极管D3、二极管D4、电容C2、电容C3和电阻R1，电容C4的另一端分别与二极管D1的正极和二极管D2的负极连接，电容C5的另一端分别与二极管D3的正极和二极管D4的负极连接。

三极管51的集电极作为信号输出端。

图7隔离器的示例中，包括：控制电路1、振荡电路2、耦合传输电路3、解调电路4和输出电路5。其中，振荡电路2采用了NMOS管交叉耦合结构，耦合传输电路3采用了电容耦合传输结构。

振荡电路2包括电容C1、电感L、控制开关和N个MOS晶体管组，第一组包括NMOS管MN1.1和NMOS管MN2.1；第二组包括NMOS管MN1.2和NMOS管MN2.2；……；第N组包括NMOS管MN1.N和NMOS管MN2.N。在每个MOS管的栅极均设置有控制开关。

电感L采用中心抽头结构，中心端作为信号输入端。

下面对该电路结构的连接关系进行说明。

以第一组MOS晶体管组为例，NMOS管MN1.1的漏极分别与NMOS管MN2.1的栅极、电容C1的一端和电感L的一端连接；NMOS管MN1.1的栅极分别与NMOS管MN2.1的漏极、电容C1的另一端和电感L另一端连接；NMOS管MN1.1的源极与NMOS管MN2.1的源极连接，作为第一接地端。

其他组的MOS晶体管组的连接关系相同，在此不再一一赘述。

下面具体说明。

当控制信号1为高，其他控制信号为低时，控制开关SN1.1和控制开关SN2.1闭合，其他开关断开，NMOS管MN1.1和NMOS管MN2.1成为振荡电路2的MOS管，该2个MOS管的寄生电容与电容C1共同构成振荡电路2的振荡电容，此时振荡电路2产生频率为f41的振荡信号。

当控制信号2为高，其他控制信号为低时，控制开关SN1.2和控制开关SN2.2闭合，其他开关断开，NMOS管MN1.2和NMOS管MN2.2成为振荡电路2的MOS管，该2个MOS管的寄生电容与电容C1共同构成振荡电路2的振荡电容，此时振荡电路2产生频率为f42的振荡信号。

同理。当控制信号N为高，其他控制信号为低时，振荡电路2产生频率为f43的振荡信号。控制信号1-N的切换顺序可通过具体编程实现。

当同时有两个或多个控制信号为高时，相应的NMOS管并联后共同作为振荡电路2的MOS管。例如，控制信号1和控制信号2为高，其他信号为低时，控制开关SN1.1和控制开关SN2.1闭合，控制开关SN1.2和控制开关SN2.2闭合，其他开关断开，NMOS管MN1.1、和NMOS管MN1.2并联，NMOS管MN2.1和NMOS管MN2.2并联，共同成为振荡电路2的MOS管，该4个MOS管的寄生电容与电容C1共同构成振荡电路2的振荡电容，此时振荡电路2产生频率为f44的振荡信号。

三极管51的集电极作为信号输出端。

可选地，在一些实施例中，变压器T耦合传输电路3包括级联的变压器T，电容耦合传输电路3包括级联的电容。

如图8所示，给出了一种示例性的级联变压器结构示意图，变压器的初级线圈与振荡电路2连接，次级线圈与解调电路4连接。

如图9所示，给出了一种示例性的级联电容结构示意图，电容的左侧示出了振荡电路2的电感，左侧与振荡电路2连接，右侧与解调电路4连接。

可以理解，在一些实施例中，可以包含如上述各实施例中的部分或全部可选实施方式。

如图10所示，为本发明封装管壳的实施例提供的芯片封装结构示意图，该封装管壳包括：第一芯片100和第二芯片200，其中：

第一芯片100由上述任意实施例所述的隔离器中的控制电路1、振荡电路2和耦合传输电路3封装而成；

第二芯片200由上述任意实施例所述的隔离器中的解调电路4和输出电路5封装而成。

第一芯片100和第二芯片200之间通过键合线或其他连接方式封装在同一管壳中，第一芯片100的引脚为信号输入端和第一接地端，第二芯片200的引脚为信号输出端和第二接地端，在实际工作时，第二芯片200的信号输出端口可以外接电阻R_L和电源V_CC，完成信号输出。

优选地，在信号输入端与振荡电路之间可以串联二极管和电阻，二极管用于保护电路，电阻用于限制输入信号的电流值，在信号输入端和第一接地端之间可以并联电容，用于稳压。

优选地，还可以在三极管的发射极串联一个电阻，能够提高输出信号的线性度。

通过将隔离器采用集成电路工艺制作，与线性或非线性光耦合器相比具有芯片面积小、可靠性高等优点。

在本发明的其他实施例中，还提供了一种电子设备，包括如上述任意实施例所述的隔离器。

应理解，电子设备指的是包含上述各实施例中任一所述的隔离器的军用电子系统、航空航天电子设备、医疗设备等。

读者应理解，在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，电路的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个电子元器件可以结合或者可以集成到另一个电路。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims

1.一种隔离器，其特征在于，包括：控制电路，以及依次连接的振荡电路、耦合传输电路、解调电路和输出电路，所述振荡电路设置有信号输入端、第一接地端和控制端，所述输出电路设置有信号输出端和第二接地端，其中：

2.根据权利要求1所述的隔离器，其特征在于，所述控制电路具体用于控制所述第一振荡信号的频率在预设范围内随机变化，得到第二振荡信号。

3.根据权利要求1所述的隔离器，其特征在于，所述振荡电路包括：N个MOS晶体管组和分别控制每个MOS晶体管组的N个控制开关组，每个MOS晶体管组的寄生电容互不相同，N≥2；

所述控制电路具体用于通过所述控制开关组控制接入所述振荡电路的MOS晶体管组，根据接入所述振荡电路的MOS晶体管组的寄生电容控制所述第一振荡信号的频率。

4.根据权利要求3所述的隔离器，其特征在于，第一MOS晶体管组中，所有第一类型的MOS晶体管的尺寸相同；第一MOS晶体管组中第一类型的MOS晶体管的尺寸与第二MOS晶体管组中第一类型的MOS晶体管的尺寸不同；

其中，所述第一MOS晶体管组为所述N个MOS晶体管组中的任意一个MOS晶体管组，所述第二MOS晶体管组为所述N个MOS晶体管组中除所述第一MOS晶体管组外的任意一个MOS晶体管组，所述第一类型的MOS晶体管为PMOS管或NMOS管。

5.根据权利要求3所述的隔离器，其特征在于，当所述振荡电路为互补交叉耦合振荡电路时，所述振荡电路还包括：第一电容和第一电感，第n个MOS晶体管组包括：第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，第n个控制开关组包括4个控制开关，分别设置在每个MOS晶体管的栅极，其中：

所述第一PMOS管的源极与所述第二PMOS管的源极连接，作为所述信号输入端；所述第一PMOS管的漏极分别与所述第二PMOS管的栅极、所述第一电容的一端、所述第一电感的一端、所述第一NMOS管的漏极和所述第二NMOS管的栅极连接；所述第一PMOS管的栅极分别与所述第二PMOS管的漏极、所述第一电容的另一端、所述第一电感的另一端、所述第一NMOS管的栅极和所述第二NMOS管的漏极连接；所述第一NMOS管源极与所述第二NMOS管源极连接，作为所述第一接地端，n∈N。

6.根据权利要求3所述的隔离器，其特征在于，当所述振荡电路为NMOS交叉耦合振荡电路时，所述振荡电路还包括：第二电容和第二电感，所述第二电感为中心抽头结构，所述第二电感的中心端作为所述信号输入端，第n个MOS晶体管组包括：第三NMOS管和第四NMOS管，第n个控制开关组包括2个控制开关，分别设置在每个MOS晶体管的栅极，其中：

所述第三NMOS管的漏极分别与所述第四NMOS管的栅极、所述第二电容一端和所述第二电感的一端连接；所述第三NMOS管的栅极分别与所述第四NMOS管的漏极、所述第二电容另一端和所述第二电感的另一端连接；所述第三NMOS管的源极与所述第四NMOS管的源极连接，作为所述第一接地端，n∈N。

7.根据权利要求1至6中任一项所述的隔离器，其特征在于，所述耦合传输电路为变压器耦合传输电路或电容耦合传输电路。

8.根据权利要求7所述的隔离器，其特征在于，所述变压器耦合传输电路包括级联的变压器，所述电容耦合传输电路包括级联的电容。

9.一种封装管壳，其特征在于，包括：第一芯片和第二芯片，其中：

所述第一芯片由权利要求1至8中任一项所述的隔离器中的控制电路、振荡电路和耦合传输电路封装而成；

所述第二芯片由权利要求1至8中任一项所述的隔离器中的解调电路和输出电路封装而成。

10.一种电子设备，其特征在于，包括如权利要求1至8中任一项所述的隔离器。