CN110634783A - 用于将芯片从源基板转移到目标基板的装置和方法 - Google Patents

用于将芯片从源基板转移到目标基板的装置和方法 Download PDF

Info

Publication number
CN110634783A
CN110634783A CN201910554589.2A CN201910554589A CN110634783A CN 110634783 A CN110634783 A CN 110634783A CN 201910554589 A CN201910554589 A CN 201910554589A CN 110634783 A CN110634783 A CN 110634783A
Authority
CN
China
Prior art keywords
chip
substrate
layer
source substrate
elementary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910554589.2A
Other languages
English (en)
Other versions
CN110634783B (zh
Inventor
斯蒂芬·卡普莱
洛朗·莫拉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN110634783A publication Critical patent/CN110634783A/zh
Application granted granted Critical
Publication of CN110634783B publication Critical patent/CN110634783B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/008—Manufacture of substrate-free structures separating the processed structure from a mother substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及一种用于将芯片从源基板转移到目标基板上的装置，包括：源基板，其具有下表面和上表面；以及多个基本芯片，其布置在源基板的上表面上，其中每个基本芯片通过至少一个可断裂机械紧固件悬置在源基板上方，所述至少一个可断裂机械紧固件具有紧固到源基板的上表面的下表面和紧固到芯片的下表面的上表面。

Description

用于将芯片从源基板转移到目标基板的装置和方法
相关申请
本申请要求法国专利申请号18/55672的优先权，其内容在法律允许的最大范围内通过引用整体并入本文。
技术领域
本公开涉及将芯片从源基板转移到目标基板的技术，用于制造电子或光电装置，并且特别是用于制造包括被组装在同一转移基板上的多个基本电子芯片的图像显示装置。本公开更具体地针对用于将芯片从源基板转移到目标基板上的装置、制造这种装置的方法、以及借由这样的装置将芯片从源基板转移到目标基板上的方法。
背景技术
在于2015年11月26日提交的法国专利申请Nr.1561421中已经提供了一种制造图像显示装置的方法，该图像显示装置包括以阵列布置在同一转移基板上的多个基本电子芯片。根据该方法，芯片和转移基板分开制造。每个基本芯片包括发光二极管(LED)和LED控制电路的堆叠。控制电路包括与LED相对的连接表面，包括旨在连接到转移基板的多个电连接区域以用于芯片控制。转移基板包括连接表面，该连接表面针对每个芯片包括多个电连接区域，所述多个电连接区域旨在分别连接到芯片的电连接区域。然后将芯片转移到转移基板上，使它们的连接表面面向转移基板的连接表面，并紧固到转移基板，以将每个芯片的电连接区域连接到转移基板的对应电连接区域。
在实施转移步骤时，将个体化的基本芯片布置在支撑基板或源基板上，每个芯片通过其与其电连接表面相对的表面被紧固到源基板。然后使用源基板作为手柄，将芯片定位在转移基板或目标基板的对应连接区域的对面，芯片的连接表面面向目标基板的连接表面。然后将芯片紧固到目标基板，以使每个芯片的电连接区域与目标基板的对应连接区域接触。然后将芯片与源基板分离，并去除后者。
在实践中，源基板上的基本芯片的间距可以小于最终装置的间距，即小于目标基板上的芯片的间距。在这种情况下，在每个转移步骤中，提供了利用源基板的间距仅将部分芯片从源基板转移到目标基板上，并且然后，如果需要的话，将源基板与剩余芯片一起移位以转移另一部分芯片，依此类推，直到显示装置的所有芯片都已紧固到目标基板为止。
在这种方法中出现的困难是，应该精确地控制基本芯片和源基板之间的键能(bonding energy)。特别地，基本芯片和源基板之间的键能应该足够高以在芯片定位在目标基板的对应接收区域对面期间将芯片保持在适当位置，但是一旦键合到目标基板，该键能足够低，以使芯片在其去除时与源基板分离。
对基本芯片和源基板之间的键能的精确和可再现的控制难以实现，这引起了显示装置制造的实际问题。当如上所述那样，期望选择性地将芯片与源基板分离以改变源基板和目标基板之间的间距时，这种困难进一步增强。
更一般地，该问题可能出现在需要将基本芯片从源基板转移到目标基板上的其他应用领域中。
国际专利申请WO2015/193435描述了用于将诸如电子芯片的微型装置从源基板转移到目标基板上的装置和方法。在该文献中，微型装置通过可断裂机械紧固件连接到源基板，所述可断裂机械紧固件设置成在预定的机械应力施加至其时断裂。首先借由弹性体膜类型的中间转移基板(导致可断裂紧固件的断裂)从源基板收集微型装置，并且然后借由中间转移基板转移到目标基板上。然而，该文献中提供的解决方案具有各种缺点。特别地，缺点是将微型装置连接到源基板的可断裂机械紧固件在源基板上占据相对大的表面积，这限制了能够在源基板上提供的微型装置的表面密度。此外，该文献没有描述在微型装置和源基板之间形成电连接。另一个缺点是由于使用中间转移基板，这使得转移操作的实施相对复杂(特别是具有恶化与转移工具接触的层的风险)。
期望的是具有使能将芯片从源基板转移到目标基板上的解决方案，这种解决方案至少部分地克服了已知解决方案的一个或多个缺点。
特别期望的是有一种适用于制造上面提到的法国专利申请Nr.1561421中描述的类型的显示装置的转移解决方案。
发明内容
因此，实施例提供了一种用于将芯片从源基板转移到目标基板上的装置，包括：
源基板，其具有下表面和上表面；以及
多个基本芯片，其布置在源基板的上表面上，
其中每个基本芯片由至少一个可断裂机械紧固件悬置在源基板上方，所述至少一个可断裂机械紧固件具有紧固到源基板的上表面的下表面和紧固到芯片的下表面的上表面。
根据实施例，对于每个芯片，将芯片连接到源基板的所述至少一个可断裂机械紧固件完全位于芯片下方。
根据实施例，对于每个芯片，将芯片连接到源基板的所述至少一个可断裂机械紧固件仅部分地位于芯片下方。
根据实施例，对于每个基本芯片，芯片下表面的仅一部分与所述至少一个可断裂机械紧固件接触，芯片下表面的剩余部分通过没有任何固体材料的区域与源基板的上表面分离。
根据实施例，每个基本芯片包括与外部装置电连接的一个或多个端子，该一个或多个端子布置在其表面与源基板相反的一侧上。
根据实施例，每个基本芯片还包括与外部装置电连接的一个或多个端子，该一个或多个端子布置在其表面面向源基板的一侧上。
根据实施例，源基板的上表面的表面粗糙度大于5nm。
根据实施例，每个基本芯片包括LED。
根据实施例，每个基本芯片包括LED和基本LED控制电路的堆叠，基本控制电路布置在LED与源基板相反的一侧上。
根据实施例，每个基本芯片是波长转换元件。
另一个实施例还提供了一种制造诸如在上面定义的装置的方法，包括以下连续步骤：
a)在源基板的上表面上形成第一堆叠，该第一堆叠包括至少一个永久固体层和至少一个牺牲层的交替，以限定该装置的可断裂机械紧固件；
b)在第一堆叠的上表面上放置功能层；
c)形成穿过功能层并界定装置的基本芯片的分离沟槽；并且
d)在不去除所述至少一个永久固体层的情况下蚀刻所述连接堆叠的所述至少一个牺牲层。
另一个实施例还提供了一种制造诸如在上面定义的装置的方法，包括以下连续步骤：
a)在临时支撑基板的表面上形成功能层；
b)在功能层与临时支撑基板相反的表面上形成连接堆叠，该连接堆叠包括至少一个永久固体层和至少一个牺牲层的交替，以限定该装置的可断裂机械紧固件；
c)将包括临时支撑基板、功能层和连接堆叠的配件放置在源基板的上表面上，使得临时支撑基板布置在连接堆叠与源基板相反的一侧上，并且然后去除临时支撑基板；
d)形成穿过功能层并界定所述装置的基本芯片的分离沟槽；并且
e)在不去除所述至少一个永久固体层的情况下蚀刻所述连接堆叠的所述至少一个牺牲层。
根据实施例，所述至少一个永久固体层由氧化硅制成，并且所述至少一个牺牲层由多晶硅制成。
根据实施例，在不去除所述至少一个永久固体层的情况下蚀刻连接堆叠的所述至少一个牺牲层的步骤通过基于二氟化氙的蚀刻来进行。
另一个实施例提供了一种借由诸如在上面定义的装置将基本芯片从源基板转移到目标基板上的方法，包括以下连续步骤：
使用源基板作为手柄，将基本芯片定位在目标基板的对应转移区域的对面；
将基本芯片通过其与源基板相反的表面而紧固到目标基板；并且
从目标基板去除源基板以断裂连接到源基板的可断裂机械紧固件，基板芯片现在紧固到目标基板。
根据实施例，将基本芯片紧固到目标基板的步骤包括：将先前形成在基本芯片与源基板相反的表面上的电连接端子与目标基板的对应电连接端子电连接。
根据实施例，源基板的基本芯片的间距小于目标基板上的基本芯片的间距。
在下面结合附图对特定实施例的非限制性描述中将详细讨论前述和其他特征和优点。
附图说明
图1A、图1B、图1C、图1D、图1E、图1F和图1G是示出制造用于将芯片从源基板转移到目标基板上的装置的方法的实施例的步骤的横截面图；
图2是通过图1A至图1G的方法形成的装置的局部透视图；
图3A、图3B、图3C、图3D、图3E、图3F和图3G是示出制造用于将芯片从源基板转移到目标基板上的装置的方法的另一实施例的示例的步骤的横截面图；并且
图4A、图4B和图4C是借由通过图1A至图1G的方法或通过图3A至图3G的方法形成的装置将芯片从源基板转移到目标基板的方法的实施例的步骤的横截面图。
具体实施方式
在各个附图中，相同的元件用相同的附图标记指定，并且进一步地，各个附图未按比例绘制。为清楚起见，仅示出了并且详细描述了对理解所描述的实施例有用的那些步骤和元件。特别地，尚未详细描述期望从源基板转移到目标基板上的基本芯片的结构和功能，所描述的实施例与已知芯片结构和功能的全部或部分兼容。此外，期望形成的电子或光电装置的结构和功能尚未详细描述，所描述的实施例与需要制造一个或多个芯片从源基板转移到目标基板上的任何装置的形成兼容。
应当注意，这里的芯片意指薄膜微结构例如以下结构，其具有小于5mm(例如小于1mm，例如小于0.5mm，例如小于0.1mm，例如小于50μm)的所有其水平尺寸(即，其在俯视图中的尺寸)，并且具有小于1mm的厚度(例如小于0.5mm，例如小于0.1mm，例如小于50μm)。在本公开的意义上，芯片可以包括一个或多个有源和/或无源电子组件、和/或一个或多个光电组件、和/或一个或多个光学组件。
在以下描述中，当提及限定绝对位置的术语时，诸如术语“前”、“后”、“顶”、“底”、“左”、“右”等，或者相对位置，诸如术语“上方”、“下方”、“上”、“下”等，或限定方向的术语，诸如术语“水平”、“垂直”等，其指的是附图的取向，应当理解，在实践中，所描述的结构可以不同地定向。术语“大概”、“基本上”和“大约”在本文中用于指定所讨论的值的正或负10％、优选正或负5％的公差。
在此提供了形成以下一种配件，其包括具有下表面和上表面的源基板，以及布置在源基板的上表面上的多个基本芯片，每个芯片通过至少一个可断裂(breakable)机械紧固件或连接器保持悬置在源基板上方。根据实施例的一个方面，每个可断裂机械紧固件具有被紧固到源基板的下表面的下表面和被紧固到对应芯片的下表面的上表面。因此，每个可断裂机械紧固件至少部分地位于对应芯片的下方(与其垂直对齐)。这与上面提到的国际专利申请WO2015/193435中描述的解决方案不同，在该申请中可断裂机械紧固件挨着芯片定位并紧固到芯片的侧表面，这限制了能够在源基板的上表面上提供的芯片表面密度(每表面积单位的芯片数)。在特别有利的实施例中，每个可断裂机械紧固件完全位于对应芯片的下方，以最大化能够在源基板的上表面上提供的芯片表面密度。
图1A、图1B、图1C、图1D、图1E、图1F和图1G是局部简化的横截面图，示出了制造用于将芯片从源基板转移到目标基板上的装置的方法的实施例的连续步骤。更具体地，图1A至图1G示出了制造装置的方法的步骤，该装置包括源基板100和悬置在基板100的上表面上方的多个基本芯片150(例如，相同的或相似的基本芯片)，每个芯片150由将源基板100的上表面连接到芯片150的下表面的至少一个可断裂紧固件(图1A至1G的示例中为两个)连接到基板100。为简化起见，单个芯片150以及基板100的对应部分在图1A至图1G中示出，应当理解，在实践中，可以在基板100的上表面上同时形成大量芯片150。
图1A示出了在源基板100的上表面上沉积例如保护层102的硅基板的步骤，其例如由氧化硅制成。层102例如与基板100的上表面接触。作为示例，层102在基板100的整个上表面上连续延伸。作为示例，层102的厚度在0.1至1μm的范围内。
图1A还示出了在保护层102的上表面上沉积牺牲层104的步骤，该牺牲层104例如与保护层102的上表面接触。层104由可选择性地蚀刻在层102的材料上的材料制成。作为示例，层104由多晶硅制成。例如，层104的厚度在100至500nm的范围内。层104包括显现到保护层102的上表面上的通孔(through opening)105，其限定了可断裂机械紧固件锚定(anchoring)到保护层102的上表面的区域。在该示例中，对于每个基本芯片150，两个分离的开口105在牺牲层104中形成，分别对应于将芯片150连接到基板100的两个可断裂机械紧固件的锚定区域。作为示例，首先在保护层102的整个上表面上连续地沉积牺牲层，并且然后通过光刻(photolithography)及蚀刻来局部去除牺牲层以形成开口105。开口105例如布置在装置的未来芯片150下方(垂直地与其对齐)。作为示例，对于装置的每个芯片150，开口105具有布置在芯片150的两个不同半部下方的两个平行条带的形状(例如成直线的条带)。作为示例，每个开口105的长度(在图1A中未示出)基本上等于芯片150在条带纵向上的水平尺寸。例如，每个开口105的宽度在0.1至10μm的范围内，例如0.2至2μm的范围内。
图1B示出了将材料层106沉积在牺牲层104的上表面之上并与其接触的步骤，使得层104的材料可选择性地蚀刻在层102和106的材料上。作为示例，层106由与层102相同的材料制成。层106以大于牺牲层104的厚度的厚度沉积，以完全填充先前在牺牲层104中形成的开口105。然后可以使层106平坦化，例如，通过化学机械抛光(CMP)，使得在平坦化步骤结束时非零厚度的层106保留在牺牲层104的上表面上方。作为示例，在平坦化步骤结束时，牺牲层104的上表面上方的层106的厚度在50至500nm的范围内，例如，在100至200nm的范围内。
在该示例中，将芯片150连接到基板100的可断裂机械紧固件形成在层106中。对于每个芯片150，层106包括一个或多个通孔107，其显现到牺牲层104的上表面上并且至少部分地界定旨在将芯片150连接到基板100的一个或多个可断裂机械紧固件。在示出的示例中，对于每个芯片150，层106包括两个分离的通孔107，所述通孔107在俯视图中具有与先前在层104中形成的开口105(图1A)平行的直线条带的形状。更具体地，在该示例中，在俯视图中，两个开口107布置在两个开口105之间，例如，分别与两个开口105并置。作为示例，每个开口107的长度大于或等于芯片150在条带纵向上的水平尺寸。例如，每个开口107的宽度在0.05至10μm的范围内，例如0.1至1μm的范围内。作为示例，首先将层106连续地沉积在图1A的步骤结束时获得的结构的整个表面上，并且然后通过光刻和蚀刻来局部去除层106以形成开口107。
图1C示出了将第二牺牲层108沉积在层106的上表面上方并与其接触的步骤。层108由使得层108可选择性地蚀刻在层102和106上的材料制成。作为示例，层108由与层104相同的材料制成。层108的厚度大于牺牲层104上方的层106的厚度，使得层108完全填充先前在层106中形成的开口107(图1B)。作为示例，层108的厚度在100至500nm的范围内。
层108例如沉积在图1A和图1B的步骤结束时获得的结构的整个上表面上，并且然后例如通过光刻和蚀刻而局部去除，以限定可断裂机械紧固件锚定到芯片105的区域109。更具体地，在该示例中，在开口105的与先前在层106中形成的开口107(图1B)相反的一侧上，每个锚定区域109在俯视图中与先前在下牺牲层104中形成的开口105(图1A)相距一定距离布置(即，不与开口105并置)。在示出的示例中，在俯视图中位于先前在层106中形成的两个开口107之间的芯片的中心部分111的对面进一步去除层108。
图1D示出了将上保护层112沉积在图1A、图1B和图1C的步骤结束时获得的结构的上表面上方并与其接触的步骤。层112在结构的整个上表面上延伸，即，在层108的上表面上方并且与其接触，并且在区域109和111中的层106的上表面上方并且与其接触，其中层108被去除。层112由使得层104和108可选择性地蚀刻在层112上的材料制成。作为示例，层112由与层102或层106相同的材料制成。以大于牺牲层108的厚度的厚度沉积层112，以完全填充先前在层108中形成的开口109和111。然后可以例如通过化学机械抛光(CMP)来平坦化层112。作为示例，在平坦化步骤结束时，在牺牲层108的上表面上方保留非零厚度的层112，例如，厚度在50nm至5μm的范围内，例如，100nm至1μm的范围内。
在该阶段处，限定了装置的可断裂机械紧固件120。更具体地，每个可断裂机械紧固件120包括：
-在牺牲层104中形成的开口105(图1A)的水平处，层106的第一部分120a，其下表面与下保护层102的上表面接触，并且其上表面通过牺牲层108与上保护层112分离；
-在牺牲层108中形成的开口109(图1C)的水平处，层106的第二部分120b，其上表面与上保护层112的下表面接触，并且其下表面通过牺牲层102与下保护层102分离；以及
-在开口105和开口109之间，层106的第三部分120c，其从第一部分120a的横向边缘水平延伸到第二部分120b的横向边缘。
每个可断裂机械紧固件120的开裂区域例如对应于其水平部分120c，或对应于其水平部分120c与其垂直部分120a之间的接合部(junction)。通过调整紧固件的尺寸，并且特别是层106的厚度和紧固件的水平部分120c的尺寸，可以精确地控制要施加到断裂紧固件120的能量。
在形成上保护层112之后可以可选地提供归一化热处理，例如在大约1000℃的温度下退火，持续时间在0.5至2小时的范围内，例如大约1小时，或在大约1,200℃的温度下退火，持续时间在1至10秒的范围内，例如，大约3秒。
图1E示出了在保护层112的上表面上形成基本芯片150的步骤。图1E更具体地示出了将功能层130转移到保护层112的上表面上以及在功能层130的内部和/或顶部形成基本芯片150的步骤。基本芯片150的形成未详细描述，所提供的解决方案与大多数通常的基本芯片结构兼容。
作为示例，层130是硅层，基本芯片150是形成在硅层130内部和顶部的集成电路芯片，例如，以CMOS技术。
在另一个实施例中，层130是III-V半导体材料层，例如氮化镓，基本芯片150是形成在层130内部和顶部的发光二极管。
在另一个实施例中，层130是硅层，基本芯片150是在硅层130内部和顶部形成的光伏电池。
在上面提到的示例中，每个基本芯片150可以在其上表面上、即在其与源基板100相反的表面上，包括芯片与外部装置电连接的一个或多个端子132(在示出的示例中为两个端子132)，例如，以与芯片150的上表面齐平的金属区域的形式。在示出的示例中，层130在其上表面上侧涂覆有例如由氧化硅制成的绝缘层131，金属区域132布置在绝缘层131中形成的开口中。
图1E进一步示出了在电连接端子132的上表面上形成导电微结构134的可选步骤，以便于实施紧固以及将芯片电连接到外部装置的后续步骤。作为示例，微结构134是金属微管，例如由钨制成，通过专利申请US2011/094789中描述的类型的方法形成。作为变型，微结构132是专利申请US2008/190655中描述的类型的微尖端。
在上面提到的示例中，每个基本芯片还可以在其下表面上、即在其面向源基板100的表面上，包括芯片150与外部装置电连接的一个或多个端子(图中未示出)，例如，以与芯片下表面齐平的金属区域的形式。
作为可替选实施例，层130是波长转换层，例如磷层，或包括量子点的阵列层，或多个量子阱的堆叠，然后基本芯片150是颜色转换元件。在这种情况下，基本芯片150可以不包括电连接端子。更一般地，在基本芯片150仅包括无源光学组件的情况下，后者可以不包括电连接端子。
在将功能层130转移到上保护层112的上表面上的步骤期间，层130的下表面可以紧固到层112的上表面，可能地经由一个或多个中间层，例如通过分子键合、通过热压缩、或通过任何其他适合的紧固方法。
图1F示出了从在图1A至图1E的步骤结束时获得的配件的上表面蚀刻对基本沟槽150的分离(singulation)的沟槽140的步骤。更具体地，在示出的示例中，沟槽140从配件的上表面垂直延伸，完全穿过功能层130和上保护层112，并且显现到牺牲层104的上表面上。沟槽140完全围绕配件的每个基本芯片150，以将基本芯片彼此分开。沟槽140例如通过反应离子蚀刻(RIE)形成。
图1G示出了通过相对于配件的其他元件选择性蚀刻层104和108来去除牺牲层104和108的步骤。层104和108的去除例如通过基于二氟化氙(XeF2)的蚀刻来执行。然而，可以使用其他蚀刻方法，例如，湿化学蚀刻，在这种情况下，可以在蚀刻步骤结束时提供干燥步骤，例如，利用CO2进行超临界干燥。在该步骤期间，层108的蚀刻经由由图1B的开口107限定的层104和层108之间的连接区域进行。牺牲层104和108的蚀刻导致释放芯片150和可断裂机械紧固件120。应当注意，根据所使用的蚀刻方法，可以在蚀刻之前进行芯片侧面的钝化，以避免在蚀刻牺牲层期间蚀刻芯片基板。
在该步骤结束时，获得了包括通过可断裂机械紧固件120悬置在源基板100的上表面上方的多个基本芯片150的配件。在该示例中，上保护层112和层106的中心部分(在俯视图中，层106的部分位于在关于图1B描述的步骤中在层106中形成的开口107之间)被认为形成基本芯片150的部分。在这个阶段，只有可断裂机械紧固件120将芯片150连接到源基板100。每个紧固件120具有紧固到源基板100的上表面的下表面(经由在本示例中与基板100成一体的下保护层102)和紧固到芯片150的下表面的上表面。针对每个基本芯片150，与芯片的下表面接触的紧固件120的面积小于芯片的下表面的总面积，例如，小于芯片的下表面的总面积的一半，例如小于芯片的下表面的总面积的20％，例如小于芯片的下表面的总面积的5％。芯片下表面的其余区域通过没有任何固体材料的区域与源基板100的上表面分离。在上面描述的示例中，每个可断裂机械紧固件120完全位于与其相关联的芯片150下方(垂直地与其对齐)，这使能最大化能够在源基板的上表面上提供的芯片的表面密度。
图2是示出通过上面描述的方法形成的可断裂机械紧固件120的立体图。为清楚起见，图2中未示出芯片150。如图2中示出的，每个紧固件120在俯视图中具有直线条带的形状，并且在横截面图中具有平躺L的形状，平躺L的垂直杆的自由端紧固到源基板100的上表面，且平躺L的水平杆的自由端紧固到芯片150的下表面。
应当注意，所描述的实施例不限于上面描述的示例，其中每个芯片通过以两个直线条带的形式(在俯视图中)的可断裂机械紧固件连接到基板。更一般地，紧固件的数量可以不同于两个(至少一个紧固件)。作为变型，每个芯片可以通过分别与芯片的四个角相对布置的四个可断裂机械紧固件耦接到基板。此外，紧固件的水平部分的宽度(图2的示例中的条带的宽度)可以是可变的。作为示例，在俯视图中，可断裂机械紧固件可具有三角形形状、V形(其可有利于撕裂时的应力集中，这使能更容易地断裂紧固件)、或任何其他适合的形状。
图3A、图3B、图3C、图3D、图3E、图3F和图3G是示出制造用于将源基板的芯片转移到目标基板上的装置的方法的另一实施例的示例的步骤的横截面图。更具体地，图3A至图3G示出了制造装置的方法的步骤，该装置包括源基板300和悬置在基板300的上表面上方的多个基本芯片350(例如相同的或相似的基本芯片)，每个芯片350由将源基板300的上表面连接到芯片350的下表面的至少一个可断裂机械紧固件(图3A至图3G的示例中的单个紧固件)连接到基板300。为简化起见，仅两个芯片350，以及基板300的对应部分在图3A至图3G中示出，应当理解，在实践中，可以在基板300的上表面上同时形成大量芯片350。
在该示例中，每个基本芯片350包括基于诸如氮化镓的III-V半导体材料的LED以及LED控制电路(例如CMOS电路)的堆叠。作为示例，基本芯片350是在上面提到的法国专利申请Nr.1561421中描述的类型的芯片。然而，所描述的实施例不限于这种特定情况。更一般地，图3A至图3G的方法可适用于任何其他类型的半导体芯片，例如，仅包括LED(不具有CMOS控制电路)的芯片、仅包括CMOS电路的芯片、光伏芯片等。
图3A示出了形成配件的步骤，该配件包括临时支撑基板310、半导体基板320以及半导体基板330的堆叠，该半导体基板320例如由硅制成、具有多个基本控制电路321(分别对应于在其内部和顶部形成的不同基本芯片350的控制电路)，并且该半导体基板330例如由III-V半导体材料制成例如由氮化镓制成、具有多个LED 331(分别对应于在其内部和顶部形成的不同基本芯片350的LED)。在该示例中，半导体基板320的下表面停靠在支撑基板310的上表面上，并且半导体基板330的下表面停靠在半导体基板320的上表面上。
作为示例，首先将基板320单独地转移到支撑基板310的上表面上，并且然后被处理以形成基本控制电路321，例如，以CMOS技术。每个基本控制电路321例如包括一个或多个晶体管，其能够控制施加到芯片的LED 331的电流和/或电压。每个基本控制电路321在其与支撑基板330相反的表面侧上，即在示出的示例中的上表面侧上，包括电路321与LED 331电连接的至少一个端子。
基板330可以在生长基板(未示出)上分开形成，并且然后被处理以形成基本LED331。然后将基板330转移到基板320的上表面上以将基板330的每个基本LED 331连接到基板320的对应基本控制电路321。然后，去除生长基板以获得图3A中示出的堆叠。作为变型，形成LED的半导体层的堆叠可以在基本LED 331的个体化之前被转移到基板320上。然后去除形成LED的半导体层的堆叠的生长基板以允许LED的个体化。
在图3A的步骤结束时，配件的基本芯片350尚未个体化。图3A至图3E的垂直虚线界定了未来个体化基本芯片的横向边缘。
图3B至图3D示出了制造旨在将基本芯片350连接到源基板300的可断裂机械紧固件的步骤。
图3B更具体地示出了在基板330的上表面上沉积下锚定层302的步骤，该下锚定层302例如由氧化硅制成。层302例如与基板330的上表面接触。层302包括显现到基板330的上表面上的通孔303。在该示例中，对于每个基本芯片350，层302包括在芯片的整个表面上延伸的开口303，除了芯片的外围区域的一部分的水平之外，其中层302在芯片的上表面上延伸。更具体地，在该示例中，对于每个基本芯片350，开口303在芯片的整个表面上延伸，除了在芯片的横向边缘的水平之外，其中层302的部分302a形成横跨芯片边缘的凸片(tab)，即，其下表面的一部分与芯片的上表面接触，并且其下表面的另一部分在芯片外部和邻近芯片的基板330的区域中与基板330的上表面接触。在每个芯片的外围的至少另一部分的水平处，例如，在芯片与区域302a相反的横向边缘的一侧上，开口303延伸超出芯片的横向边缘。换句话说，每个开口303包括在俯视图中在芯片外部和邻近芯片的基板330的区域上方延伸的部分303a。作为示例，首先将层302连续地沉积在基板330的整个上表面上，并且然后通过光刻和蚀刻来局部地去除层302以形成开口303。
图3C示出了在图3A和图3B的步骤结束时获得的配件的上表面上沉积牺牲层304的步骤。层304由可选择性地蚀刻在层302的材料上的材料制成。作为示例，层304由多晶硅制成。更一般地，可以使用任何其他适合的牺牲材料，例如铝。层304特别地在开口303的底部处在芯片350的上表面的顶部上并且与其接触，并且进一步在在开口303外部的层302的顶部上延伸并且与其接触，并且特别是在层302的部分302a上。对于每个芯片350，层304包括通孔305，该通孔305显现到与芯片相关联的层302的突片302a的上表面上。在俯视图中，开口305位于芯片350的外部并且与芯片的横向边缘相距一定距离。作为示例，首先将层304连续地沉积在图3A和图3B的步骤结束时获得的配件的整个上表面上，并且然后通过光刻和蚀刻局部去除层304以形成开口305。
图3D示出了在图3A、图3B和图3C的步骤结束时获得的配件的上表面上的沉积上锚定层306的步骤，该上锚定层306由使得牺牲层304可选择性地蚀刻在层302和306上的材料制成。作为示例，层306由与层302相同的材料制成。在该示例中，层306在配件的整个表面上连续延伸，即，在前一步骤中在牺牲层中形成的开口305的外部的牺牲层304的顶部上并与其接触，并且在开口305中的下锚定层302的顶部上并与其接触。层306例如以比牺牲层305的厚度大的厚度沉积以完全填充先前在牺牲层304中形成的开口305，并且然后例如通过化学机械平坦化(CMP)而平坦化。作为示例，在平坦化步骤结束时，在牺牲层304的上表面上方保留非零厚度的层306，例如厚度在50至500nm的范围内，例如在100至200nm的范围内。
图3E示出了将在图3A至图3D的步骤结束时获得的结构转移到支撑基板300上的步骤，该支撑基板300对应于最终装置的源基板，并且然后去除临时支撑基板310。在该步骤期间，层306与基板330、320和310相反的表面(即，图3E的取向中的层306的下表面)例如通过分子键合而键合到源基板300的表面(图3E的取向中的上表面)。然后，例如通过研磨和化学蚀刻去除临时基板310，以释放对基板320与基板330相反的表面(即，在图3E的取向中的基板320的上表面)的接触。
图3E进一步示出了在去除基板310之后的步骤，即在芯片350的上表面上形成芯片150与外部装置电连接的端子342(在示出的示例中为每个芯片两个端子342)。作为示例，端子342是与芯片350的上表面齐平的金属区域。在示出的示例中，基板320的上表面涂覆有绝缘层341，该绝缘层341例如由氧化硅制成，金属区域342被布置在绝缘层341中形成的开口中。
图3E进一步示出了在电连接端子342的上表面上形成导电微结构344的可选步骤，以便于随后将微芯片紧固到外部装置，例如，关于图1E所描述的类型的微管或微尖端。
图3F示出了从在图3A至图3E的步骤结束时获得的配件的上表面蚀刻对基本芯片350分离的沟槽370的步骤。更具体地，在示出的示例中，沟槽370从配件的上表面垂直延伸，完全穿过层341和基板320和330并且显现到层302(在锚定区域302a的水平处)和牺牲层304(在图3B的开口303的溢出区域303a的水平处)的上表面上。沟槽370例如通过反应离子蚀刻(RIE)形成。
图3G示出了通过在配件的其他元件上选择性蚀刻层304来去除牺牲层304的步骤。例如，在多晶硅牺牲层的情况下，通过基于二氟化氙(XeF2)的蚀刻来执行层304的去除。
在该步骤结束时，获得包括布置在源基板300的上表面上的多个基本芯片350的配件，每个芯片350包括布置在源基板300的侧面上的LED 331和布置在LED 331与源基板300相反的表面侧上的控制电路321的堆叠。在每个芯片中，LED 331电连接到控制电路321，并且控制电路321在其与LED相反的表面上包括芯片与外部装置连接的端子。每个芯片350通过由紧固到芯片的下表面的层302的区域302a形成的可断裂机械紧固件而保持悬置在源基板300上方。更具体地，每个紧固件302a形成突片，包括：
-位于芯片350下方的第一区域，其上表面紧固到芯片的下表面，并且其下表面通过没有任何固体材料的区域与层306的上表面分离；
-与第一区域相对的第二区域，在俯视图中其位于距芯片和第一区域一定距离处，其下表面紧固到层306的上表面；以及
-将第一区域连接到第二区域的第三中间区域，第三区域的下表面通过没有任何固体材料的层与层306的上表面分离。
每个可断裂机械紧固件302a的开裂区域对应于其第三区域，即，位于突片紧固到层306的上表面的区域和突片紧固到芯片的下表面的区域之间的层302的水平部分。可以通过调整紧固件(和区域304)的尺寸来控制施加到断裂紧固件302a的能量。
这里再次，所描述的实施例不限于上面描述的示例，其中每个芯片通过以两个直线条带形式的可断裂机械紧固件连接到基板(在俯视图中)。更一般地，可断裂机械紧固件的数量可以与两个不同(至少一个紧固件)，并且紧固件的形状可以与先前描述的不同。
图4A、图4B和图4C是示出借由通过图3A至图3G的方法形成的装置将芯片从源基板转移到目标基板上的方法的实施例的步骤的横截面图，应理解，可以基于由图1A至图1G的方法形成的装置来实施类似的转移方法。
作为示例，图4A至图4C的方法可以在发光LED显示装置的制造上实施。在该示例中，源基板对应于图3G的装置的基板300，并且目标基板400包括由绝缘材料制成的支撑板或片401，其具有电连接元件，例如布置在其上的导电轨道和焊盘。目标基板400例如是无源基板，即，它仅包括用于输送基本芯片350(对应于显示装置的像素)的控制和功率信号的电连接元件。作为变型，该装置的基本芯片是简单LED，其中没有集成控制电路，在这种情况下，目标基板400可以是有源基板，例如CMOS电路、集成LED控制电路。目标基板400包括连接表面，在示出的示例中，其上表面旨在接收芯片350。对于最终装置的每个芯片，目标基板400在其连接表面上包括旨在分别连接到芯片的电连接端子的多个电连接区域402(每个芯片的电连接端子一个)。
图4A示出了在源基板300和目标基板400上分开形成芯片350之后，在其期间芯片350与目标基板400的对应转移区域相对定位的步骤，其中使用源基板300作为手柄，芯片350的连接表面面向基板400的连接表面。
为了简化附图，在图4A至图4C中没有对芯片350进行详细说明。在附图中仅示出了芯片的电连接区域342。
通过其LED 331(图3G)经由可断裂机械紧固件302a(图3G)被紧固到源基板300的芯片350与目标基板400的对应接收区域相对，其连接表面面向基板400的连接表面。
图4B示出了在其期间通过将芯片的电连接区域342紧固并连接到基板400的对应电连接区域402而将芯片350紧固到目标基板400并且电连接到目标基板400的步骤。作为示例，如结合图3G所描述的，芯片的电连接区域342涂覆有微管344，并且基板400的对应电连接区域402突出。然后将包括源基板300和芯片350的配件压在目标基板400上，其中芯片350的连接表面面向基板400的连接表面。对于每个芯片(其电连接区域342与基板400的电连接区域402相对)，芯片微管344穿入基板400的对应电连接区域402中。然而，所描述的实施例不限于该特定连接模式。作为变型，可以通过将芯片的电连接区域342直接键合到基板400的对应电连接区域402、通过将区域342焊接或焊合到区域402、或通过任何其他适合的紧固方法，来紧固芯片350。
图4C示出了在其期间去除源基板300的步骤，其致使断裂连接到源基板300的可断裂机械紧固件，芯片350现在紧固到目标基板。
在实践中，源基板300上的芯片的间距p300(例如大约10到50μm)可以小于最终装置在转移到基板400上之后的间距p400，例如，在15μm至1mm的范围内，例如，在大约100至500μm的范围内。
在关于图4A至图4C描述的示例中，目标基板400上的芯片400的间距p400是源基板300上的芯片的间距p300的倍数。作为示例，p400＝N*p300，N是范围从1至10的整数。因此，提供了仅在基板400的间距处将芯片350的一部分从基板300转移到基板400(即，n中的一个芯片，其中n＝p400/p300)，并且然后，如果需要的话，将基板300与剩余的芯片一起移位，以将芯片的另一部分从基板300转移到基板400，等等，直到显示装置的所有芯片都已紧固到目标基板400。
在每次迭代中，芯片350选择性地与源基板300分离。然后去除源基板300和剩余的芯片350，如图4C中示出的。
提供将芯片350连接到源基板300的可断裂机械紧固件容易使能选择性地将芯片350与源基板300分离。实际上，在去除源基板300时，通过断裂其可断裂机械紧固件，仅将紧固到目标基板400的芯片与源基板300分离，由于这些芯片与目标基板之间缺乏连接，因此其他芯片保持紧固到源基板。应当注意，在目标基板400的一侧，提供从基板400的上表面突出的电连接区域使能容易地将芯片选择性地紧固到目标基板400，并且因此在去除基板300时选择性地将芯片与源基板300分离。
与上面提到的国际专利申请WO2015/193435中描述的转移方法相比而言，关于图4A至图4C描述的方法的优点在于，在不经过中间转移基板的情况下从源基板到目标基板直接进行转移，其简化了转移的实施方式。
已经描述了特定实施例。本领域技术人员将想到各种改变和修改。特别地，所描述的实施例既不限于关于图1A至图1G和图3A至图3G描述的制造可断裂机械紧固件的方法的示例，也不限于关于图1A至图1G和图3A至图3G描述的可断裂机械紧固件的形状的示例。更一般地，可断裂机械紧固件可以通过任何方法形成，该方法包括交替沉积永久固体层(例如，由氧化硅制成)的至少一个步骤以及沉积牺牲固体层(例如，由多晶硅制成，或者由例如通过湿法蚀刻在结构的其他材料上可选择性地蚀刻的材料制成)的至少一个步骤。连续的永久固体层和牺牲固体层可以包括例如通过光刻和蚀刻形成的开口，特别是限定可断裂机械紧固件的形状并且一旦芯片被紧固到源基板并个体化就使能完全去除一个或多个牺牲层。
还应注意，在关于图1G或图3G描述的类型的转移装置中，由于将每个基本芯片与源基板分开的距离小，因此可能发生芯片的后表面(图1G或图3G的取向中的下表面)压在源基板的上表面上，特别是当垂直压力施加到芯片的前表面时。在这种情况下，为了避免芯片通过分子键合而保持粘附在源基板的上表面上，可以设置的是提供给源基板的上表面一定的粗糙度(在图1G的示例中的层102的上表面或图3G的示例中的层306的上表面)，例如，大于5nm的粗糙度。
此外，所描述的实施例不限于本公开中提到的材料和尺寸的示例。
这些改变、修改和改进旨在成为本公开的一部分，并且旨在落入本发明的精神和范围内。因此，前面的描述仅借由示例，而并不旨在限制。本发明仅受以下权利要求及其等同物限定。

Claims (14)

1.一种用于将芯片从源基板转移到目标基板上的装置，包括：
源基板(100)，其具有下表面和上表面；以及
多个基本芯片(150)，其布置在所述源基板的上表面上，
其中每个基本芯片(150)由至少一个可断裂机械紧固件(120)悬置在所述源基板(100)上方，所述至少一个可断裂机械紧固件完全位于所述芯片下方并包括：
-第一部分(120a)，其下表面紧固到所述源基板(100)的上表面，并且其上表面与所述芯片(150)的下表面由没有任何固体材料的区域分离；
-第二部分(120b)，其上表面紧固到所述芯片(150)的下表面，并且其下表面与所述源基板(100)的上表面由没有任何固体材料的区域分离；以及
-第三部分(120c)，其从所述第一部分(120a)的横向边缘延伸到所述第二部分(120c)的横向边缘，所述第三部分(120c)的下表面与所述源基板(100)由没有任何固体材料的区域分离并且其上表面与所述芯片(150)由没有任何固体材料的区域分离。
2.根据权利要求1所述的装置，其中每个基本芯片(150)包括与外部装置电连接的一个或多个端子(132)，所述一个或多个端子(132)布置在所述基本芯片与所述源基板(100)相反的表面一侧上。
3.根据权利要求1或2所述的装置，其中每个基本芯片(150)还包括与外部装置电连接的一个或多个端子，所述一个或多个端子布置在基本芯片面向所述源基板(100)的表面一侧上。
4.根据权利要求1至3中任一项所述的装置，其中所述源基板(100)的上表面的表面粗糙度大于5nm。
5.根据权利要求1至4中任一项所述的装置，其中每个基本芯片包括LED(331)。
6.根据权利要求1至5中任一项所述的装置，其中每个基本芯片包括LED(331)和基本LED控制电路(321)的堆叠，所述基本控制电路(321)布置在所述LED(331)与所述源基板相反的一侧上。
7.根据权利要求1至6中任一项所述的装置，其中每个基本芯片是波长转换元件。
8.一种制造根据权利要求1至7中任一项所述的装置的方法，包括以下连续步骤：
a)在所述源基板(100)的上表面上形成第一堆叠，所述第一堆叠包括至少一个永久固体层(102、106、112)和至少一个牺牲层(104、108)的交替，以限定所述装置的可断裂机械紧固件(120)；
b)在所述第一堆叠的上表面上放置功能层(130)；
c)形成穿过所述功能层(130)并界定所述装置的基本芯片(150)的分离沟槽(140)；并且
d)在不去除所述至少一个永久固体层的情况下蚀刻所述连接堆叠的所述至少一个牺牲层。
9.一种制造根据权利要求1至7中任一项所述的装置的方法，包括以下连续步骤：
a)在临时支撑基板(310)的表面上形成功能层(320、330)；
b)在功能层(320、330)与所述临时支撑基板(310)相反的表面上形成连接堆叠，所述连接堆叠包括至少一个永久固体层(302、306)和至少一个牺牲层(304)的交替，以限定所述装置的可断裂机械紧固件(302a)；
c)将包括所述临时支撑基板(310)、所述功能层(320、330)和所述连接堆叠的配件放置在源基板(300)的上表面上，使得所述临时支撑基板(310)布置在所述连接堆叠与所述源基板(300)相反的一侧上，并且然后去除所述临时支撑基板(310)；
d)形成穿过所述功能层(320、330)并界定所述装置的基本芯片(350)的分离沟槽(370)；并且
e)在不去除所述至少一个永久固体层的情况下蚀刻所述连接堆叠的所述至少一个牺牲层。
10.根据权利要求8或9所述的方法，其中所述至少一个永久固体层(102、106、112；302、306)由氧化硅制成，并且其中所述至少一个牺牲层(104、108；304)由多晶硅制成。
11.根据权利要求8至10中任一项所述的方法，其中在不去除所述至少一个永久固体层的情况下蚀刻所述连接堆叠的所述至少一个牺牲层的步骤由基于二氟化氙(XeF2)的蚀刻来进行。
12.一种借由权利要求1至7中任一项所述的装置将基本芯片(350)从源基板(300)转移到目标基板(400)上的方法，包括以下连续步骤：
使用所述源基板(300)作为手柄，将所述基本芯片(350)定位在所述目标基板(400)的对应转移区域的对面；
将所述基本芯片(350)通过其与所述源基板(300)相反的表面而紧固到所述目标基板(400)；
从所述目标基板去除所述源基板(300)以断裂连接到所述源基板(300)的可断裂机械紧固件，所述基板芯片(350)现在与所述目标基板紧固。
13.根据权利要求12所述的方法，其中将所述基本芯片(350)紧固到所述目标基板(400)的步骤包括：将先前形成在所述基本芯片(350)与所述源基板(300)相反的表面上的电连接端子(342)电连接到所述目标基板(400)的对应电连接端子(402)。
14.根据权利要求12或13所述的方法，其中，所述源基板(300)上的基本芯片(350)的间距(p300)小于所述目标基板上的基本芯片(350)的间距(p400)。
CN201910554589.2A 2018-06-25 2019-06-25 用于将芯片从源基板转移到目标基板的装置和方法 Active CN110634783B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR18/55672 2018-06-25
FR1855672A FR3082998B1 (fr) 2018-06-25 2018-06-25 Dispositif et procedes pour le report de puces d'un substrat source vers un substrat destination

Publications (2)

Publication Number Publication Date
CN110634783A true CN110634783A (zh) 2019-12-31
CN110634783B CN110634783B (zh) 2023-12-26

Family

ID=63638040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910554589.2A Active CN110634783B (zh) 2018-06-25 2019-06-25 用于将芯片从源基板转移到目标基板的装置和方法

Country Status (4)

Country Link
US (1) US10923460B2 (zh)
EP (1) EP3598483B1 (zh)
CN (1) CN110634783B (zh)
FR (1) FR3082998B1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967982A (zh) * 2020-09-10 2021-06-15 重庆康佳光电技术研究院有限公司 转移基板及制作方法、芯片转移方法及显示面板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230078708A1 (en) * 2016-11-25 2023-03-16 Vuereal Inc. Integration of microdevices into system substrate
TWI671489B (zh) * 2018-11-12 2019-09-11 台灣愛司帝科技股份有限公司 發光二極體顯示器
GB2593260A (en) * 2020-03-17 2021-09-22 Rockley Photonics Ltd Coupon wafer and method of preparation thereof
CN112992754B (zh) * 2020-05-22 2022-02-25 重庆康佳光电技术研究院有限公司 一种巨量转移装置及其转移方法
EP4033521A1 (en) * 2021-01-26 2022-07-27 Infineon Technologies AG Method for wafer bonding and compound semiconductor device
CN113054074B (zh) * 2021-03-01 2022-04-22 康佳集团股份有限公司 一种用于led芯片的巨量转移方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110147860A1 (en) * 2009-12-22 2011-06-23 Commissariat A L'energie Atomique Et Aux Ene Alt Micromechanical structure comprising a mobile part having stops for out-of-plane displacements of the structure and its production process
WO2011080409A2 (fr) * 2009-12-15 2011-07-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un composant electronique associant un systeme electromecanique et un circuit electronique.
US20140159066A1 (en) * 2012-12-11 2014-06-12 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
FR3044467A1 (fr) * 2015-11-26 2017-06-02 Commissariat Energie Atomique Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
US20170207193A1 (en) * 2014-07-20 2017-07-20 X-Celeprint Limited Apparatus and methods for micro-transfer-printing
US20180151804A1 (en) * 2016-11-25 2018-05-31 Vuereal Inc. Integration of micro-devices into system substrate
US10002928B1 (en) * 2014-12-23 2018-06-19 Soraa Laser Diode, Inc. Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1561421A (zh) 1968-02-12 1969-03-28
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6982184B2 (en) * 2001-05-02 2006-01-03 Silverbrook Research Pty Ltd Method of fabricating MEMS devices on a silicon wafer
US7309620B2 (en) * 2002-01-11 2007-12-18 The Penn State Research Foundation Use of sacrificial layers in the manufacture of high performance systems on tailored substrates
FR2876243B1 (fr) 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
US7229901B2 (en) * 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
US7838322B1 (en) * 2005-02-28 2010-11-23 Tessera MEMS Technologies, Inc. Method of enhancing an etch system
FR2928033B1 (fr) 2008-02-22 2010-07-30 Commissariat Energie Atomique Composant de connexion muni d'inserts creux.
WO2011034586A2 (en) * 2009-09-16 2011-03-24 Semprius, Inc. High-yield fabrication of large-format substrates with distributed, independent control elements
US9355854B2 (en) * 2010-08-06 2016-05-31 Semprius, Inc. Methods of fabricating printable compound semiconductor devices on release layers
US9142468B2 (en) * 2010-08-26 2015-09-22 Semprius, Inc. Structures and methods for testing printable integrated circuits
US8934259B2 (en) * 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
US20130115754A1 (en) * 2011-11-07 2013-05-09 Jing Chen Micro machining method for a substrate on an underlay
US20130309792A1 (en) * 2012-05-21 2013-11-21 Michael A. Tischler Light-emitting dies incorporating wavelength-conversion materials and related methods
US9929053B2 (en) * 2014-06-18 2018-03-27 X-Celeprint Limited Systems and methods for controlling release of transferable semiconductor structures
CN111180381B (zh) * 2014-06-18 2021-08-27 艾克斯展示公司技术有限公司 用于控制可转印半导体结构的释放的系统及方法
US9640715B2 (en) * 2015-05-15 2017-05-02 X-Celeprint Limited Printable inorganic semiconductor structures
US11148942B2 (en) * 2015-11-05 2021-10-19 Hewlett-Packard Development Company, L.P. Three-dimensional features formed in molded panel
US10131541B2 (en) * 2016-07-21 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS devices having tethering structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011080409A2 (fr) * 2009-12-15 2011-07-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un composant electronique associant un systeme electromecanique et un circuit electronique.
US20110147860A1 (en) * 2009-12-22 2011-06-23 Commissariat A L'energie Atomique Et Aux Ene Alt Micromechanical structure comprising a mobile part having stops for out-of-plane displacements of the structure and its production process
US20140159066A1 (en) * 2012-12-11 2014-06-12 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
US20170207193A1 (en) * 2014-07-20 2017-07-20 X-Celeprint Limited Apparatus and methods for micro-transfer-printing
US10002928B1 (en) * 2014-12-23 2018-06-19 Soraa Laser Diode, Inc. Manufacturable RGB display based on thin film gallium and nitrogen containing light emitting diodes
FR3044467A1 (fr) * 2015-11-26 2017-06-02 Commissariat Energie Atomique Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
US20180151804A1 (en) * 2016-11-25 2018-05-31 Vuereal Inc. Integration of micro-devices into system substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967982A (zh) * 2020-09-10 2021-06-15 重庆康佳光电技术研究院有限公司 转移基板及制作方法、芯片转移方法及显示面板
CN112967982B (zh) * 2020-09-10 2022-04-19 重庆康佳光电技术研究院有限公司 转移基板及制作方法、芯片转移方法及显示面板

Also Published As

Publication number Publication date
EP3598483B1 (fr) 2020-09-23
CN110634783B (zh) 2023-12-26
US10923460B2 (en) 2021-02-16
US20190393201A1 (en) 2019-12-26
FR3082998B1 (fr) 2021-01-08
EP3598483A1 (fr) 2020-01-22
FR3082998A1 (fr) 2019-12-27

Similar Documents

Publication Publication Date Title
CN110634783B (zh) 用于将芯片从源基板转移到目标基板的装置和方法
US9217541B2 (en) Stabilization structure including shear release posts
US20190148188A1 (en) Micro pick and bond assembly
US9969609B2 (en) MEMS device
KR101737281B1 (ko) 안정화 포스트를 갖는 마이크로 소자
US6392144B1 (en) Micromechanical die attachment surcharge
TWI582944B (zh) 由微太陽能電池供電的微發光二極體（ｌｅｄ）顯示器
KR101630138B1 (ko) 마이크로 소자들을 안정화하기 위한 구조체
JP5091150B2 (ja) 複数の半導体デバイス及びキャリア基板の製造方法
US20200020825A1 (en) Micro Light Emitting Diode
CN110832635A (zh) 用于制造基于led的发射显示装置的方法
US20030169962A1 (en) MEMS micro mirrors driven by electrodes fabricated on another substrate
CN111129253A (zh) 倒装微型电子元件结构及其制作方法
CN110391165B (zh) 转移载板与晶粒载板
CN102544101B (zh) 晶片封装体及其制作方法
KR101702789B1 (ko) 실리콘 전극을 갖는 유연성 바이폴라 마이크로 디바이스 이송 헤드
JP2003078171A (ja) 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法
TWI422028B (zh) 可變形的積體電路裝置
US10276419B1 (en) Pick and place device with interdigitated electrodes for micro scale device
TW202101731A (zh) 微裝置匣體結構
US11799053B2 (en) Method of manufacturing light-emitting device
JP4300833B2 (ja) 半導体発光素子の製造方法
US11251081B2 (en) Method for producing a plurality of semiconductor chips and semiconductor chip
US20220141961A1 (en) Substrate having through via and method of fabricating the same
WO2002023630A2 (en) Micromachined silicon block vias for transferring electrical signals to the backside of a silicon wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant