CN110622424A - sigma-delta调制器中使用的多电平电容式数模转换器 - Google Patents

sigma-delta调制器中使用的多电平电容式数模转换器 Download PDF

Info

Publication number
CN110622424A
CN110622424A CN201880032013.3A CN201880032013A CN110622424A CN 110622424 A CN110622424 A CN 110622424A CN 201880032013 A CN201880032013 A CN 201880032013A CN 110622424 A CN110622424 A CN 110622424A
Authority
CN
China
Prior art keywords
capacitor
current path
switch
analog converter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880032013.3A
Other languages
English (en)
Other versions
CN110622424B (zh
Inventor
堀井大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BAE Systems Integrated System Technologies Ltd
Original Assignee
AMS Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMS Ltd filed Critical AMS Ltd
Publication of CN110622424A publication Critical patent/CN110622424A/zh
Application granted granted Critical
Publication of CN110622424B publication Critical patent/CN110622424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/342—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by double sampling, e.g. correlated double sampling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种多电平电容式数模转换器，其包括至少一个电容器开关电路(100)，所述电容器开关电路包括具有第一输入节点(E130a)和第二输入节点(E130b)的差分运算放大器(130)。第一电流路径(101)耦合至第一参考输入端(E100a)以施加第一参考电位(RefP)，且第二电流路径(102)耦合至第二参考输入端(E100b)以施加第二参考电位(RefN)。所述至少一个电容器开关电路(100)包括第一可控开关(111)，所述第一可控开关布置在差分运算放大器(130)的第二输入节点(E130a)与第一电流路径(101)之间。所述至少一个电容器开关电路(100)包括第二可控开关(112)，所述第二可控开关布置在差分运算放大器(130)的第一输入节点(E130a)与第二电流路径(102)之间。

Description

sigma-delta调制器中使用的多电平电容式数模转换器
技术领域
本公开涉及一种在sigma-delta调制器中使用的多电平电容式数模转换器。
背景技术
如今，sigma-delta调制器广泛应用于多种电子应用中。sigma-delta调制器(SDM)在输入端处接收模拟输入信号，并输出与所述模拟输入信号成比例的数字值。如果sigma-delta调制器使用开关电容电路(SC)的布置，则该调制器通常使用电容式数模转换器(DAC)来实现调制器的反馈路径。
多位sigma-delta调制器比单位sigma-delta调制器具有更高的分辨率和更好的稳定性条件。然而，多位sigma-delta调制器的一大挑战是实现线性多位数模转换器。如果调制器的反馈路径中的多位DAC存在非线性，则调制器输出处的输入信号将发生谐波失真，并且由于混叠将使高频量化噪声降至信号频带，从而导致本底噪声增大。
为了解决这一问题，可以使用动态元件匹配(DEM)来降低对DAC非线性的灵敏度。然而，由于DEM和其它解决方案会导致数字复杂性和电路面积的增加，因此具有DEM和其他解决方案的多位sigma-delta调制器不适用于面积受限的模数转换器(ADC)，如成像应用的模拟前端中的像素ADC。
需要提供一种动态范围大、面积消耗小的多电平电容式数模转换器。
发明内容
在权利要求1中规定了一种多电平电容式数模转换器，其基于需要小面积的简单电路的使用且具有大动态范围。
所述多电平电容式数模转换器包括至少一个电容器开关电路，所述至少一个电容器开关电路器具有第一参考输入端以施加第一参考电位和第二参考输入端以施加第二参考电位。所述至少一个电容器开关电路包括具有第一输入节点和第二输入节点的差分运算放大器。所述至少一个电容器开关电路包括第一电流路径和第二电流路径。第一电流路径耦合至第一参考输入端，且第二电流路径耦合至第二参考输入端。差分运算放大器的第一输入节点连接到第一电流路径，且差分运算放大器的第二输入节点连接到第二电流路径。
所述至少一个电容器开关电路包括第一可控开关，所述第一可控开关布置在差分运算放大器的第二输入节点与第一电流路径之间。所述至少一个电容开关电路包括第二可控开关，所述第二可控开关布置在差分运算放大器的第一输入节点与第二电流路径之间。
附图说明
图1示出了具有一个电容器单元的电容式7电平数模转换器的实施例；
图2示出了具有用于控制7电平数模转换器的电容器单元的可控开关的开关信号的信号序列的表；
图3示出了开关信号的信号序列，以控制7电平数模转换器的电容器单元的可控开关；
图4示出了具有一个电容器单元的电容式5电平数模转换器的实施例；
图5示出了具有用于控制5电平数模转换器的电容器单元的可控开关的开关信号的信号序列的表；
图6示出了图示数模转换器的输出电平与数模转换器的电容器单元的比的图；
图7示出了多位sigma-delta调制器的实施例的框图；
图8示出了基于具有一个电容器单元DAC的Matlab模型的二阶sigma-delta调制器的框图；以及
图9示出了具有用于DAC的不同实施例的二阶多位sigma-delta调制器的信噪比和失真比(SNDR)。
具体实施方式
图1示出了具有至少一个电容器单元的多电平电容式数模转换器10的实施例，其中至少一个电容器单元被配置成电容器开关电路100。至少一个电容器开关电路100具有第一参考输入端E100a以施加第一参考电位RefP和第二参考输入端E100b以施加第二参考电位RefN。至少一个电容器开关电路100包括差分运算放大器130，差分运算放大器130的输入侧具有输入节点E130a和输入节点E130b。所述至少一个电容器开关电路100包括电流路径101，所述电流路径101耦合至参考输入端E100a以施加参考电位RefP。至少一个电容器开关电路100还包括电流路径102，所述电流路径耦合至参考输入端E100b以施加参考电位RefN。差分运算放大器的输入节点E130a连接到电流路径101，并且差分运算放大器130的输入节点E130b连接到电流路径102。
至少一个电容器开关电路100还包括布置在差分运算放大器130的输入节点E130a与电流路径101之间的可控开关111。所述至少一个电容器开关电路100还包括布置在差分运算放大器130的输入节点E130a与电流路径102之间的可控开关112。
至少一个电容器开关电路100还包括输出端A100a和输出端A100b，以在输出端A100a和A100b之间产生输出信号。差分运算放大器130具有连接到输出端A100a的输出节点A130a和连接到输出端A100b的输出节点A130b。所述至少一个电容器开关电路100还包括积分电容器140和积分电容器150。积分电容器140布置在差分运算放大器130的输入节点E130a与输出节点A130a之间。积分电容器150布置在差分运算放大器130的输入节点E130a与输出节点A130b之间。
至少一个电容器开关电路100包括传输电容器160和传输电容器170。传输(transfer)电容器160布置在参考输入端E100a与积分电容器140之间的电流路径101中。传输电容器170布置在参考输入端E100b与积分电容器150之间的电流路径102中。
至少一个电容器开关电路100包括可控开关113和可控开关114。可控开关113布置在积分电容器140与传输电容器160之间的电流路径101中。可控开关114布置在积分电容器150与传输电容器170之间的电流路径102中。
至少一个电容器开关电路100包括可控开关115和可控开关116。可控开关115布置在参考电位RP与电流路径101的位点P101a之间。电流路径101的位点P101a位于可控开关113与传输电容器160之间。可控开关116布置在参考电位RP与电流路径102的位点P102a之间。电流路径102的位点P102a位于可控开关114与传输电容器170之间。
可控开关111布置在差分运算放大器130的输入节点E130b与电流路径101的位点P101a之间。可控开关112布置在差分运算放大器130的输入节点E130a与电流路径102的位点P102a之间。
所述至少一个电容器开关电路100包括可控开关117，该可控开关布置在参考输入端E100a与传输电容器160之间的电流路径101中。所述至少一个电容器开关电路100还包括可控开关118，该可控开关布置在参考输入端E100b与传输电容器170之间的电流路径102中。
所述至少一个电容器开关电路100包括可控开关119，该可控开关布置在参考输入端E100b与电流路径101的位点P101b之间。电流路径101的位点P101b位于可控开关117与传输电容器160之间。至少一个电容器开关电路100还包括可控开关120，该可控开关布置在参考输入端E100a与电流路径102的位点P102b之间。电流路径102的位点P102b位于可控开关118与传输电容器170之间。
至少一个电容器开关电路100包括可控开关121，该可控开关布置在参考电位RP与电流路径101的位点P101b之间。至少一个电容器开关电路100包括可控开关122，该可控开关布置在参考电位RP与电流路径102的位点P102b之间。
多电平数模转换器被配置成在两个运行阶段中传输信号，一个阶段用于采样信号，另一个阶段用于将信号传输到下一级。多电平电容式数模转换器10包括开关控制器110。开关控制器110被配置成通过产生相应的开关信号pA、pB、pC、pD、pE和pF来控制可控开关111、112、…、122的导通和非导通开关状态。开关控制器110被配置成在多电平电容式数模转换器10的第一和第二运行阶段期间，产生具有第一信号电平和第二信号电平的多个不同信号序列p1、p1d、p2、p2d的开关信号Pa、…、Pf。
图2示出了包括开关信号pA、…、pF的表，用于控制可控开关111、…、122和相应的信号序列p1、p1d、p2、p2d、on和off以实现多电平数模转换器的输出信号的-4、-2、-1、0、+1、+2和+4的电平。开关控制器110产生开关信号pA以控制可控开关117和118。开关控制器110产生开关信号pB以控制可控开关119和120。开关控制器110产生开关信号pC以控制可控开关121和122。开关控制器110产生开关信号pD以控制可控开关113和114。开关控制器110产生开关信号pE以控制可控开关111和112。开关控制器110产生开关信号pF以控制可控开关115和116。
图3示出了在多电平数模转换器的第一和第二运行阶段OP1和OP2期间，开关信号pA、…、pF的第一信号电平和第二信号电平(即高电平和低电平)的不同信号序列p1、p1d、p2、p2d、on和off。如图3所示，信号序列p1和p2被配置成非重叠时钟，而信号序列p1d和p2d是信号序列p1和p2的延迟版本。
开关控制器110被配置成产生具有第一信号电平和第二信号电平的信号序列p1的开关信号pA、…、pF。从第一运行阶段开始时或在第一运行阶段开始之后的第一时刻开始直到第一运行阶段OP1结束的时刻之前的第一运行阶段OP1的第二时刻，信号电平的第一序列p1具有第一电平，如高电平。从第一运行阶段OP1的第二时刻直到第一运行阶段OP1结束的时刻以及在第二运行阶段OP2期间，开关控制器110产生具有第二电平(例如，低电平)的信号电平的第一信号序列p1。
开关控制器110还被配置成产生具有第一信号电平和第二信号电平(例如，高信号电平和低信号电平)的信号序列p1d的开关信号pA、…、pF。从第一运行阶段的第一时刻之后的第一运行阶段OP1的第三时刻直到第一运行阶段OP1结束的时刻，第二信号序列p1d具有第一电平，例如高电平。从第一运行阶段OP1的开始直到第一运行阶段OP1的第三时刻以及在第二运行阶段OP2期间，产生具有第二信号电平(例如低电平)的信号序列p1d。
开关控制器110还被配置成产生具有第一信号电平和第二信号电平(例如，高电平和低电平)的信号序列p2的开关信号pA、…、pF。从第二运行阶段OP2开始时或第二运行阶段OP2开始之后的第二运行阶段OP2的第一时刻直到第二运行阶段OP2结束时刻之前的第二运行阶段OP2的第二时刻，信号序列p2具有第一电平，如高电平。从第二运行阶段OP2的第二时刻直到第二运行阶段的结束时刻以及在第一运行阶段OP1期间，信号序列p2具有第二电平，例如低电平。
开关控制器110还被配置成产生具有第一信号电平和第二信号电平(例如，高电平和低电平)的信号序列p2d的开关信号pA、…、pF。从在第二运行阶段OP2的第一时刻之后的第二运行阶段OP2的第三时刻直到第二运行阶段OP2结束的时刻，第二信号序列p2d具有第一电平，例如高电平。从第二运行阶段OP2的开始直到第二运行阶段OP2的第一时刻以及在第一运行阶段OP1期间，产生具有第二信号电平(例如低电平)的信号序列p2d。
开关控制器110还被配置成产生具有on和off信号序列的开关信号pA、…、pF。信号序列off意味着开关信号在第一和第二运行阶段具有第二信号电平，例如低信号电平。信号序列on意味着开关信号在第一和第二运行阶段具有第一信号电平，例如高信号电平。
当相应的开关信号pA、…、pF具有第一电平，例如高电平时，可控开关111，…，122被配置成在导通状态下操作。当相应的开关信号pA，…，pF具有第二电平，例如低电平时，可控开关111、…、122被配置成在导通状态下工作。
通过两个示例来说明图2的表的内容，这些示例用于产生几个电平的输出信号。由多电平数模转换器10通过产生具有信号序列p2d的开关信号pA以控制可控开关117和118来产生输出信号的电平+4。通过开关控制器110产生具有信号序列p1d的开关信号pB以控制可控开关119和120。通过开关控制器110产生具有信号序列off的开关信号pC以控制可控开关121和122。开关控制器110产生具有信号序列p1的开关信号pD以控制可控开关113和114。开关控制器110产生具有信号序列p2的开关信号pE以控制可控开关111和112。在第一和第二运行阶段期间，通过开关控制器110产生具有信号序列off(即低电平)的开关信号pF来控制可控开关115和116。
作为另一示例，在第一和第二运行阶段OP1和OP2期间，由多电平数模转换器10通过从开关控制器110产生具有信号序列p2d的开关信号pA，并且通过从开关控制器110产生具有信号序列off(即低电平)的开关信号pB、pC、pD和pE来产生输出信号“0”。在第一和第二运行阶段OP1和OP2期间，通过开关控制器110产生具有信号序列on(即高电平)的开关信号pF。
如图2所示，多电平电容式数模转换器10的至少一个电容器开关电路100被配置成产生七个电平的输出信号，即电平+4、+2、+1、0、-1、-2和-4。多电平电容式数模转换器10可以包括如图1所示的数量为N的至少一个电容器开关电路100。多电平电容式数模转换器10被配置成产生8*N-1个电平的输出信号。
多电平电容式数模转换器10的输出信号的输出电平是非均匀的。然而，除了信号电平“4*N-1”和“-4*N+1”之外，能够实现输出信号的所有信号电平。仅限于均匀的数模转换器，可以实现从“-4*N+2”到“4*N-2”的输出信号电平。这意味着图1所示配置中的多电平数模转换器10被配置成输出8*N-3个均匀信号电平。例如，在向多电平数模转换器10提供至少一个电容器开关电路100中的三个的情况下，输出信号的输出电平为“+12、+10、+9、+8、+7、+6、+5、+4、+3、+2、+1、0、-1、-2、-3、-4、-5、-6、-7、-8、-9、-10、-12”。这意味着输出电平的总数为23，其中23个可能的电平的输出信号中的21个电平是均匀的输出电平。
在图1所示的多电平数模转换器10的配置中，如Senderowicz等人1997年1月在IEEE J.固态电路，第32卷，第1期，第41-50页，发表的“Low-voltage double-sampledsigma delta converters(低压双采样sigma-delta转换器)”中描述的浮动双采样，用于实现数模转换器10的输出电平“+4”和“-4”。在大多数sigma-delta调制器中使用的两个运行阶段系统中，在信号电平“+3”、“-3”之后不可以实现输出电平“+4”、“-4”，使得数模转换器不均匀。然而，非均匀量化或半均匀量化对于实现具有大动态范围的多位sigma-delta调制器很有用。
US 2014/0253355A1提出了一种不使用DEM的多位sigma-delta调制器。多位sigma-delta调制器包括使用N个电容器开关电路200的多电平电容式数模转换器20。多电平电容式数模转换器20被配置成使用N个电容器单元200产生4*N+1个电平的输出信号。多电平电容式数模转换器20可以使用一个电容器单元200产生5个电平的输出信号。
在图4中示出了具有一个电容器单元200的电容式5电平数模转换器20的示例性实施例。电容器单元200包括差分运算放大器230，其具有输入节点E230a和输入节点E230b。电容器单元200包括耦合至参考输入端E200a以施加参考电位RefP的电流路径201和耦合至参考输入端E200b以施加参考电位RefN的电流路径202。差分运算放大器230的输入节点E230a连接到电流路径201。差分运算放大器230的输入节点E230b连接到电流路径202。
电容器单元200具有输出端A200a和输出端A200b，以在输出端A200a与A200b之间产生输出信号。差分运算放大器230的输出节点A200a连接到输出端A200a。差分运算放大器230的输出节点A230b连接到输出端A200b。电容器单元200包括布置在差分运算放大器230的输入节点E230a与输出节点A230a之间的积分电容器240。电容器单元200还包括布置在差分运算放大器230的输入节点E230a与输出节点A230b之间的积分电容器250。
电容器单元200还包括传输电容器260，所述传输电容器布置在参考输入端E200a与积分电容器240之间的电流路径201中。电容器单元200还包括传输电容器270，所述传输电容器布置在参考输入端E200b与积分电容器250之间的电流路径202中。
电容器单元200包括可控开关211，所述可控开关布置在积分电容器240与传输电容器260之间的电流路径201中。另一可控开关212布置在积分电容器250与传输电容器270之间的电流路径202中。电容器单元200还包括可控开关213，所述可控开关布置在参考电位RP与电流路径200的位点P201a之间，所述位点P201a在可控开关211与传输电容器260之间。另一可控开关214布置在参考电位RP与电流路径202的位点P202a之间，所述位点P202a在积分电容器250与传输电容器270之间。
可控开关215布置在传输电容器260与施加参考电位RefP的参考输入端E200a之间的电流路径201中。可控开关216布置在传输电容器270与施加参考电位RefN的参考输入端E200b之间的电流路径202中。可控开关217布置在电流路径201和电流路径202之间。具体地，可控开关217连接到可控开关215与传输电容器260之间的电流路径201的位点P201b。可控开关217还连接到可控开关216与传输电容器270之间的位点p202b。
电容器单元200包括可控开关218，所述可控开关连接在参考输入端子E200a与电流路径202的位点P202b之间。电容器单元200还包括可控开关219，所述可控开关连接在参考输入端子E200b与电流路径201的位点P201b之间。
可控开关211、…、219由开关控制器210控制。图5示出了一个表，其示出了开关信号pA、…、pE的信号序列p1、p1d、p2、p2d和off，用于控制可控开关211、…、219。由开关控制器210产生开关信号pA以控制可控开关215和216。由开关控制器210产生开关信号pB以控制可控开关218和219。由开关控制器210产生开关信号pC以控制可控开关217。由开关控制器270产生开关信号pD以控制可控开关213和214的开关状态。由开关控制器210产生开关信号pE以控制可控开关211和212的开关状态。
图5的表示出了用开关信号pA、...、pE控制可控开关211、...、219，以产生多电平电容式数模转换器20的输出信号的不同输出电平+2、+1、0、-1、-2。通过控制可控开关211、…、219来产生输出信号的输出电平+2和0来解释该表。
为了产生输出电平+2，开关控制器210产生开关信号pA以用图3所示的信号序列p1d来控制可控开关215和216。可控开关218和219由具有信号序列p2d的开关信号pB控制。可控开关217由具有信号序列off的开关信号pC控制。开关控制器210还产生具有信号序列p1的开关信号pD以控制可控开关213和214，并且产生开关信号pE以通过信号序列p2控制可控开关211和212。
为了通过多电平电容式数模转换器20产生输出信号的输出电平0，开关控制器210产生具有信号序列为off的开关信号pA和pB以及具有信号序列为p1d和p2d的组合的开关信号pC。可控开关213和214由具有信号序列p1的开关信号pD控制，并且可控开关211和212由具有信号序列p2的控制信号pE控制。
由于多电平电容式数模转换器20的五电平DAC输出是高度线性的，即使电容器不匹配，也不需要DEM或其他解决方案来减小DAC非线性的灵敏度。因此，可以实现电路简单且面积小的多位sigma-delta调制器。然而，如果需要超过五个电平的输出信号，则电路复杂度增加。多电平电容式数模转换器20的实施例使用N个电容器来实现4*N+1个输出电平的输出信号。
图6示出了用于图1的多电平数模转换器10和图4的多电平数模转换器20的电路配置的DAC输出电平的数量与电容器单元/电容器开关电路100的数量的比值。根据图6的图表，所需的电容器开关电路的数量几乎减少了一半，以实现相同的分辨率。这意味着使用多电平数模转换器10的sigma-delta调制器需要更小的面积和更简单的电路。
图7示出了sigma-delta调制器1的实施例，所述调制器1包括施加模拟输入信号的输入端E1和根据输入端E1处的模拟输入信号输出数据字P的输出端A1。sigma-delta调制器1包括前向路径11和反馈路径12。前向路径11包括求和块30、环路滤波器40和多位量化器50。反馈路径12包括多电平电容式数模转换器10，如图1所示。求和块30具有连接到sigma-delta调制器的输入端E1的第一输入节点E30a和连接到反馈路径12的第二输入节点E30b，以接收多电平电容式数模转换器10的输出信号。sigma-delta调制器1还包括数字滤波器60，数字滤波器60在多位量化器50的输出处接收比特流BS，并在输出端A1处生成数据字P。
图8示出了二阶sigma-delta调制器的框图，其中图7所示的sigma-delta调制器的不同组件由MATLAB模型块再现。数模转换器由实施例10或20实现，以便比较DAC 10和20的两个实施例的性能。多电平DAC 10和20分别包括一个电容器开关电路100、200。
MATLAB模型的仿真结果如图9所示。由于多电平DAC 10和20仅包括一个电容器开关电路100、200，因此这些实施方式不需要DEM。如图9所示，配置如图2所示的半均匀多电平数模转换器10能够以与均匀DAC相同的硬件复杂度实现高动态范围。从图9的结果可以看出，包含图1的7电平半均匀DAC的多电平sigma-delta调制器具有与9电平均匀DAC相同的动态范围SDM，而最大信噪比和失真比(SNDR)与图4的5电平DAC的实施例相同。
附图标记说明
1 sigma-delta调制器 150 第二积分电容器
10 多电平电容式DAC 160 第一传输电容器
20 多电平电容式DAC 170 第二传输电容器
30 求和块 200 电容器开关电路
40 环路滤波器 210 开关控制器
50 多位量化器 211、…、219 可控开关
60 数字滤波器 230 差分运算放大器
100 电容器开关电路 240 第一积分电容器
110 开关控制器 250 第二积分电容器
111、…、122 可控开关 260 第一传输电容器
130 差分运算放大器 270 第二传输电容器
140 第一积分电容器

Claims (15)

1.一种多电平电容式数模转换器，包括：
-至少一个电容器开关电路(100)，其具有第一参考输入端(E100a)以施加第一参考电位(RefP)和第二参考输入端(E100b)以施加第二参考电位(RefN)，
-其中，所述至少一个电容器开关电路(100)包括具有第一输入节点(E130a)和第二输入节点(E130b)的差分运算放大器(130)，
-其中，所述至少一个电容器开关电路(100)包括第一电流路径(101)和第二电流路径(102)，所述第一电流路径(101)耦合至所述第一参考输入端(E100a)，并且所述第二电流路径(102)耦合至所述第二参考输入端(E100b)，
-其中，所述差分运算放大器(130)的第一输入节点(E130a)连接到所述第一电流路径(101)，并且所述差分运算放大器(130)的第二输入节点(E130b)连接到所述第二电流路径(102)，
-其中，所述至少一个电容器开关电路(100)包括第一可控开关(111)，所述第一可控开关布置在所述差分运算放大器(130)的第二输入节点(E130a)与所述第一电流路径(101)之间，
-其中，所述至少一个电容器开关电路(100)包括第二可控开关(112)，所述第二可控开关布置在所述差分运算放大器(130)的第一输入节点(E130a)与所述第二电流路径(102)之间。
2.根据权利要求1所述的多电平电容式数模转换器，
-其中，所述至少一个电容器开关电路(100)包括第一输出端(A100a)和第二输出端(A100b)，以在第一输出端和第二输出端(A100a、A100b)之间产生输出信号，
-其中，所述差分运算放大器(130)具有连接到所述第一输出端(A100a)的第一输出节点(A130a)和连接到所述第二输出端(A100b)的第二输出节点(A130b)，
-其中，所述至少一个电容器开关电路(100)包括第一积分电容器(140)和第二积分电容器(150)，
-其中，所述第一积分电容器(140)布置在所述差分运算放大器(130)的所述第一输入节点(E130a)与所述第一输出节点(A130a)之间，
-其中，所述第二积分电容器(150)布置在所述差分运算放大器(130)的所述第二输入节点(E130a)与所述第二输出节点(A130b)之间。
3.根据权利要求2所述的多电平电容式数模转换器，
-其中，所述至少一个电容器开关电路(100)包括第一传输电容器(160)和第二传输电容器(170)，
-其中，所述第一传输电容器(160)布置在所述第一参考输入端(E100a)与所述第一积分电容器(140)之间的第一电流路径(101)中，
-其中，所述第二传输电容器(170)布置在所述第二参考输入端(E100b)与所述第二积分电容器(150)之间的第二电流路径(102)中。
4.根据权利要求3所述的多电平电容式数模转换器，
-其中，所述至少一个电容器开关电路(100)包括第三可控开关(113)和第四可控开关(114)，
-其中，所述第三可控开关(113)布置在所述第一积分电容器(140)与所述第一传输电容器(160)之间的第一电流路径(101)中，
-其中，所述第四可控开关(114)布置在所述第二积分电容器(150)与所述第二传输电容器(170)之间的第二电流路径(102)中。
5.根据权利要求4所述的多电平电容式数模转换器，
-其中，所述至少一个电容器开关电路(100)包括第五可控开关和第六可控开关(115、116)，
-其中，第五可控开关(115)布置在第三参考电位(RP)与所述第一电流路径(101)的第一位点(P101a)之间，所述第一电流路径(101)的第一位点(P101a)位于所述第三可控开关(113)与所述第一传输电容器(160)之间，
-其中，所述第六可控开关(116)布置在所述第三参考电位(RP)与所述第二电流路径(102)的第一位点(P102a)之间，所述第二电流路径的第二位点(P102a)位于所述第四可控开关(114)与所述第二传输电容器(170)之间。
6.根据权利要求5所述的多电平电容式数模转换器，
-其中，所述第一可控开关(111)布置在所述差分运算放大器(130)的第二输入节点(E130b)与所述第一电流路径(101)的第一位点(P101a)之间，
-其中，所述第二可控开关(112)布置在所述差分运算放大器(130)的第一输入节点(E130a)与所述第二电流路径(102)的第一位点(P102a)之间。
7.根据权利要求3至6所述的多电平电容式数模转换器，
-其中，所述至少一个电容器开关电路(100)包括第七可控开关(117)，所述第七可控开关布置在所述第一参考输入端(E100a)与所述第一传输电容器(160)之间的第一电流路径(101)中，
-其中，所述至少一个电容器开关电路(100)包括第八可控开关(118)，所述第八可控开关布置在所述第二参考输入端(E100b)与所述第二传输电容器(170)之间的第二电流路径(102)中。
8.根据权利要求7所述的多电平电容式数模转换器，
-其中，所述至少一个电容器开关电路(100)包括第九可控开关(119)，所述第九可控开关布置在所述第二参考输入端(E100b)与所述第一电流路径(101)的第二位点(P101b)之间，所述第一电流路径(101)的所述第二位点(P101b)位于所述第七可控开关(117)与所述第一传输电容器(160)之间，
-其中，所述至少一个电容器开关电路(100)包括第十可控开关(120)，所述第十可控开关布置在所述第一参考输入端(E100a)与所述第二电流路径(102)的第二位点(P102b)之间，所述第二电流路径(102)的所述第二位点(P102b)位于所述第八可控开关(118)与第二传输电容器(170)之间。
9.根据权利要求8所述的多电平电容式数模转换器，
-其中，所述至少一个电容器开关电路(100)包括第十一可控开关(121)，所述第十一可控开关布置在所述第三参考电位(RP)与所述第一电流路径(101)的第二位点(P101b)之间，
-其中，所述至少一个电容器开关电路(100)包括第十二可控开关(122)，所述第十二可控开关布置在所述第三参考电位(RP)与所述第二电流路径(102)的第二位点(P102b)之间。
10.根据权利要求2至9所述的多电平电容式数模转换器，
其中，所述至少一个电容器开关电路(100)被配置成产生7个电平的输出信号。
11.根据权利要求2至10所述的多电平电容式数模转换器，包括：
-数量为N的至少一个电容器开关电路(100)，
-其中，所述多电平电容式数模转换器(10)被配置成产生8*N-1个电平的输出信号。
12.根据权利要求1至11所述的多电平电容式数模转换器，包括：
开关控制器(110)，其被配置成通过产生相应的开关信号(pA、...、pF)来控制可控开关(111、112、…、122)的导通和非导通开关状态之一。
13.根据权利要求12所述的多电平电容式数模转换器，
其中，所述开关控制器(110)被配置成在所述多电平电容式数模转换器的第一运行阶段和第二运行阶段期间产生开关信号(pA、…、pF)，其具有开关信号的第一信号电平和第二信号电平的多个不同信号序列(p1、p1d、p2、p2d、on、off)。
14.根据权利要求13所述的多电平电容式数模转换器，
-其中，当相应的开关信号(pA，...，pF)具有第一电平时，所述可控开关(111、...、122)被配置成在导通状态下工作，
-其中，当相应的开关信号(pA、...、pF)具有第二电平时，所述可控开关(111、...、122)被配置成在导通状态下工作。
15.一种sigma-delta调制器，包括：
-输入端(E1)，其用于施加模拟输入信号，
-前向路径(11)，其包括求和块(30)、环路滤波器(40)和多位量化器(50)，
-反馈路径(12)，其包括如权利要求1至14所述的多电平电容式数模转换器(10)，
-其中，所述求和块(30)具有连接到所述输入端(E1)的第一输入节点(E30a)和连接到所述反馈路径(12)的第二输入节点(E30b)。
CN201880032013.3A 2017-05-24 2018-04-18 sigma-delta调制器中使用的多电平电容式数模转换器 Active CN110622424B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17172738.1A EP3407498A1 (en) 2017-05-24 2017-05-24 A multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator
EP17172738.1 2017-05-24
PCT/EP2018/059892 WO2018215141A1 (en) 2017-05-24 2018-04-18 A multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator

Publications (2)

Publication Number Publication Date
CN110622424A true CN110622424A (zh) 2019-12-27
CN110622424B CN110622424B (zh) 2023-08-01

Family

ID=58772752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880032013.3A Active CN110622424B (zh) 2017-05-24 2018-04-18 sigma-delta调制器中使用的多电平电容式数模转换器

Country Status (4)

Country Link
US (1) US10897232B2 (zh)
EP (1) EP3407498A1 (zh)
CN (1) CN110622424B (zh)
WO (1) WO2018215141A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3407499A1 (en) 2017-05-24 2018-11-28 ams AG Integrator circuit for use in a sigma-delta modulator
US11817874B1 (en) * 2022-05-31 2023-11-14 Infineon Technologies Ag Linear multi-level DAC

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323158A (en) * 1993-04-06 1994-06-21 Analog Devices, Inc. Switched capacitor one-bit digital-to-analog converter
CN1653695A (zh) * 2002-05-10 2005-08-10 美国凹凸微系有限公司 高精度模拟/数字转换器
CN102694511A (zh) * 2012-06-07 2012-09-26 李志鹏 一种用于汽车控制电路的低电压驱动集成电路放大器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896156A (en) * 1988-10-03 1990-01-23 General Electric Company Switched-capacitance coupling networks for differential-input amplifiers, not requiring balanced input signals
US5001725A (en) * 1989-05-19 1991-03-19 Teknekron Communications Systems, Inc. Differential switched-capacitor sigma-delta modulator
US5541599A (en) 1993-06-30 1996-07-30 Crystal Semiconductor Corporation Data independent loading of a reference in a discrete time system
DE69723073D1 (de) * 1997-09-19 2003-07-31 St Microelectronics Srl Tiefpassfilter mit mehreren Übertragungsraten mit geschalteten Kondensatoren und doppelter Signalabtastung für sigma-delta Digital-/Analog-Wandler
US6204787B1 (en) 1999-03-31 2001-03-20 Cirrus Logic, Inc. Circuits and methods for gain ranging in an analog modulator and systems using the same
EP1495546B1 (en) 2002-03-22 2008-03-05 Broadcom Corporation Delta sigma modulator
US6670902B1 (en) * 2002-06-04 2003-12-30 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
JP4270998B2 (ja) * 2003-10-08 2009-06-03 Ｎｅｃエレクトロニクス株式会社 アナログ信号出力回路及び該アナログ信号出力回路を用いたマルチレベルδς変調器
US7999710B2 (en) 2009-09-15 2011-08-16 Texas Instruments Incorporated Multistage chopper stabilized delta-sigma ADC with reduced offset
US8599053B2 (en) 2010-12-22 2013-12-03 Microchip Technology Incorporated Switched-capacitance gain amplifier with improved input impedance
CN102694551B (zh) * 2012-05-21 2015-02-18 清华大学 一种适用于增量σδadc的双采样调制器
CN105075124B (zh) 2013-03-11 2018-11-06 密克罗奇普技术公司 使用n个电容器的4n+1层电容性dac
EP3407499A1 (en) 2017-05-24 2018-11-28 ams AG Integrator circuit for use in a sigma-delta modulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323158A (en) * 1993-04-06 1994-06-21 Analog Devices, Inc. Switched capacitor one-bit digital-to-analog converter
CN1653695A (zh) * 2002-05-10 2005-08-10 美国凹凸微系有限公司 高精度模拟/数字转换器
CN102694511A (zh) * 2012-06-07 2012-09-26 李志鹏 一种用于汽车控制电路的低电压驱动集成电路放大器

Also Published As

Publication number Publication date
CN110622424B (zh) 2023-08-01
WO2018215141A1 (en) 2018-11-29
US10897232B2 (en) 2021-01-19
US20200169228A1 (en) 2020-05-28
EP3407498A1 (en) 2018-11-28

Similar Documents

Publication Publication Date Title
KR100923481B1 (ko) 전류 모드 동적 요소 정합 및 동적 요소 정합 결정 로직을 포함하는 멀티비트 양자화 시그마 델타 변조기
US7116260B2 (en) Mismatch shaped analog to digital converter
US10158369B2 (en) A/D converter
CN108696281B (zh) 功率缩放连续时间δ-σ调制器
US8970416B2 (en) 4N+1 level capacitive DAC using N capacitors
Jiang et al. A 14-bit delta-sigma ADC with 8/spl times/OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process
EP1248374A2 (en) Method and apparatus for providing signal dependent dither generator for Sigma-Delta modulator
CN105027448B (zh) 多电平电容性dac
US11451240B2 (en) Double data rate (DDR) quad switched multibit digital to analog converter and continuous time sigma-delta modulator
CN110622424B (zh) sigma-delta调制器中使用的多电平电容式数模转换器
US11265010B2 (en) Incremental analog-to-digital converter
CN110679089B (zh) 用于sigma-delta调制器的积分电路
US7675446B2 (en) Filter applied in sigma-delta modulator and filtering method thereof
KR100766073B1 (ko) 단일 ｄａｃ 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기
Cho et al. A 1.2-V 108.9-dB A-Weighted DR 101.4-dB SNDR Audio $\Sigma\Delta $ ADC Using a Multi-Rate Noise-Shaping Quantizer
CN114095030A (zh) 一种全差分带弦音消除的sigma-delta ADC
De Maeyer et al. Addressing static and dynamic errors in unit element multibit DACs
JP5129298B2 (ja) ＤＷＡ（Ｄａｔａ−Ｗｅｉｇｈｔｅｄ−Ａｖｅｒａｇｉｎｇ）回路、それを用いたデルタシグマ変調器
Kumar et al. A 2-Channel ADC using a delta-sigma modulator without reset & a modulated-sinc-sum filter
CN109936371B (zh) 连续渐近暂存器式量化器与连续时间三角积分调变器
US11152951B2 (en) Quad switched multibit digital to analog converter and continuous time sigma-delta modulator
Diwakar et al. Stable Delta-Sigma Modulator with Signal Dependent Forward Path Gain for Industrial Applications
Fang A high-speed, high-resolution sigma-delta modulator analog-to-digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant