CN110619841A - 用于零边界显示器的混合架构 - Google Patents

用于零边界显示器的混合架构 Download PDF

Info

Publication number
CN110619841A
CN110619841A CN201910434000.5A CN201910434000A CN110619841A CN 110619841 A CN110619841 A CN 110619841A CN 201910434000 A CN201910434000 A CN 201910434000A CN 110619841 A CN110619841 A CN 110619841A
Authority
CN
China
Prior art keywords
pixel driver
row
driver chip
global
hybrid pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910434000.5A
Other languages
English (en)
Other versions
CN110619841B (zh
Inventor
卢翔
M·F·巴罗格西
王晓峰
D·K·谢弗
H·C·任
裵浩弼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Priority to CN202210618092.4A priority Critical patent/CN114974091A/zh
Publication of CN110619841A publication Critical patent/CN110619841A/zh
Application granted granted Critical
Publication of CN110619841B publication Critical patent/CN110619841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

本发明题为“用于零边界显示器的混合架构”。本发明描述了操作显示面板的混合架构和方法。在一个实施方案中，将行驱动器功能和像素驱动器功能结合在一组主干混合像素驱动器芯片中，其中全局信号线被分布到主干混合像素驱动器芯片中，在该主干混合像素驱动器芯片中全局信号被操控并被分布到一行像素驱动器芯片。

Description

用于零边界显示器的混合架构
相关专利申请
本专利申请要求于2018年6月18日提交的美国临时申请No.62/686,297的优先权，该申请以引用方式并入本文。
背景技术
技术领域
本文所述的实施方案涉及显示系统，更具体地，涉及无源矩阵显示器和操作方法。
背景技术
显示面板用于各种不同的电子设备中。常见的显示面板类型包括有源矩阵显示面板和无源矩阵显示面板，在有源矩阵显示面板中，每个像素元件例如发光二极管(LED)可被单独驱动以显示数据帧，在无源矩阵显示面板中，可在数据帧中驱动像素元件的行和列。已提出用于制造平铺式显示器的有源矩阵和无源矩阵两者，其中显示面板尺寸大于对基板施加的限制和设备尺寸限制。
发明内容
本发明描述了混合架构显示面板和操作方法。在一个实施方案中，显示面板包括全局信号线的总线列、多个行的行功能信号线，以及多个行的像素驱动器芯片，每行像素驱动器芯片连接到行功能信号线的相应行，每个像素驱动器芯片连接到发光二极管(LED)的对应矩阵。每行像素驱动器芯片可包括一组主干混合像素驱动器芯片和一组LED驱动的像素驱动器芯片。全局信号线的总线列耦接至每行像素驱动器芯片的一组主干混合像素驱动器芯片，并且每个独立的主干混合像素驱动器芯片包括连接到对应的全局信号线的输入，和连接到行功能信号线的对应行内的对应行功能信号线以将对应的操控信号传输至像素驱动器芯片的对应行的输出。
在一个实施方案中，混合像素驱动器芯片包括VST驱动器电路，以确定特定行是接通还是断开，以及将VST信号从显示面板的顶部传播到底部。此外，混合像素驱动器芯片包括信号调制器电路以选择是使用全局行功能信号线还是备份线输入，并将内部信号传输到生成经操控的行功能信号的复用器驱动器电路。另外，混合像素驱动器芯片包括用于驱动相应LED矩阵的LED驱动电路1460。因此，混合像素驱动器芯片包括混合架构以支持行驱动器功能和像素驱动器功能。
在一个实施方案中，提供了一种对显示器进行编程的方法，该方法包括将VST信号传播至一行像素驱动器芯片，利用主干混合像素驱动器芯片接收令牌驱动器配置数据，利用主干混合像素驱动器芯片接收全局配置更新脉冲，利用令牌激活的主干混合像素驱动器芯片接收行驱动器配置数据，并且将经操控的配置更新信号从主干混合像素驱动器芯片传输至该行像素驱动器芯片。
附图说明
图1是根据一个实施方案的包括多行混合像素驱动器芯片的局部无源矩阵显示器的示意性俯视图。
图2是根据一个实施方案的与混合像素驱动器芯片的端子耦接的发光二极管(LED)矩阵的示意图。
图3是根据一个实施方案的由冗余的混合像素驱动器芯片对驱动的冗余LED对的矩阵的示意图。
图4是根据一个实施方案的具有切口和样条拐角的基于图块的显示面板的示意性俯视图。
图5A是根据一个实施方案的包括用作行驱动器的混合像素驱动器芯片的图块主干的基于图块的显示器的示意性俯视图。
图5B是根据一个实施方案的从数据和配置更新的角度的图5A的显示器的显示图块分区的示意性俯视图。
图6是根据一个实施方案的混合像素驱动器芯片主干内的行功能划分的路由图。
图7是根据一个实施方案的混合像素驱动器芯片主干内的行控制信号冗余和备份的布局图。
图8是根据一个实施方案的像素驱动器芯片行内的发射帧同步和发射行同步缓冲的路由图。
图9是根据一个实施方案的垂直信号冗余和发射时钟垂直和水平缓冲的路由图。
图10是根据一个实施方案的全局信号线到混合像素驱动器芯片的行和行信号线的主干路由的路由图。
图11是根据一个实施方案的用于VST和备份线路连接的水平控制信号冗余的路由图。
图12是根据一个实施方案的用于行功能信号连接的水平控制信号冗余的路由图。
图13是根据一个实施方案的往来于基于图块的显示面板的主干的全局信号线和行信号线连接的路由图。
图14是根据一个实施方案的主干混合像素驱动器芯片的电路框图。
图15是根据一个实施方案的用于令牌激活的混合像素驱动器芯片的数据加载的时序图。
图16是根据一个实施方案通过重置对显示图块进行编程的方法的流程图。
具体实施方式
实施方案描述了混合架构和操作显示面板的方法，其中在混合像素驱动器芯片的主干中将行功能电路和像素驱动功能电路相结合。这样，通过消除指定的行驱动器芯片可减小总硅芯片面积。此外，该布置方式便于制造具有可配置尺寸和形状、减小的边界或零边界的基于图块的显示面板布置结构，其中可省略传统上为驱动器凸部保留的区域。
在一些实施方案中，基于图块的显示面板可包括像素驱动器芯片的布置以驱动局部无源矩阵(LPM)中的局部像素矩阵。与像素驱动器的每个引脚连接至一个LED的直接驱动方法相比，根据实施方案的LPM布置可显著减小面板峰值电流，以及与像素驱动器相关联的硅面积。在一些实施方案中，像素驱动器芯片分布在LED之间。这种构型可包括横向地位于在显示基板的同一侧上的LED之间的像素驱动器芯片。根据复杂性，像素驱动器芯片可比它们控制的对应LED矩阵长(例如，比对应矩阵的行长度宽)。因此，像素驱动器芯片可例如以锯齿形图案的行交错。无需将像素驱动器芯片安装在与LED相同的表面上，或安装在LED之间。根据本文所述的所有实施方案，像素驱动器芯片也可位于显示基板内，并且可面朝上定位(例如，具有面朝LED的端子)，面朝下定位(例如，具有背对LED的端子)或两者(具有位于顶部侧和底部侧上的端子)。因此，在本文将像素驱动器芯片描述为围绕显示区域分布或散布在显示区域中的情况下，应当理解，像素驱动器芯片可位于显示基板上(例如，表面安装的)或嵌入在显示基板内。根据本文所述的所有实施方案，像素驱动器芯片可与对应的多个像素相邻。同样，这包括在显示器基板上或在显示器基板内的像素驱动器芯片的两种构型，其中像素驱动器芯片与显示基板上的LED相邻。根据实施方案的基于图块的LPM显示器可在大面积显示器以及具有高像素密度的高分辨率显示器两者中实现。此外，LED和像素驱动器芯片尺寸能够从宏观尺寸扩展到微观尺寸。在一个实施方案中，对于具有高分辨率和像素密度的显示器，像素驱动器芯片可具有小于200μm，甚至小于100μm的最大尺寸，其中LED最大尺寸小于100μm，甚至小于20μm，诸如小于10μm，甚至小于5μm。
在各种实施方案中，参照附图来进行描述。然而，某些实施方案可在不存在这些具体细节中的一个或多个具体细节或者不与其他已知的方法和配置相结合的情况下被实施。在以下的描述中，示出许多具体细节诸如特定构型、尺寸工艺等，以提供对实施方案的透彻理解。在其他实例中，尚未特别详细地描述众所周知的技术和部件，以避免不必要地模糊实施方案。整个说明书中所提到的“一个实施方案”是指结合实施方案所描述的特定特征、结构、构型或特性被包括在至少一个实施方案中。因此，整个说明书中多处出现短语“在一个实施方案中”不一定是指相同的实施方案。此外，特定特征、结构、配置或特性可以任何适当的方式组合在一个或多个实施方案中。
图1是根据一个实施方案的局部无源矩阵显示器100的示意性俯视图，其包括像素驱动器芯片110的行[1,2,..N]。每个像素驱动器芯片110可包括两个部分或片0、1，以用于像素驱动器芯片110上方和下方的像素矩阵102的操作。片0、1可分为主/冗余配置或主/从配置。每个矩阵102可包括多个LED 104和多个像素106。在一些配置中，像素驱动器芯片110的行被布置成其中每隔一行为一行主像素驱动器芯片(例如，行1、3等)或一行冗余像素驱动器芯片110(例如，行2、4等)的行。应当理解，显示区域105内的像素驱动器芯片110的数量和大小未必按比例绘制，并且为了示意性说明而放大。
一般来讲，局部无源矩阵显示器100可包括显示基板101、显示区域105、可选的列驱动器或信号线驱动电路，以及与显示基板101附接以向显示基板101提供各种控制信号、视频信号和电源电压的外部控制电路140。
现在参见图2，根据一个实施方案，提供了与像素驱动器芯片的端子耦接的发光二极管(LED)的矩阵102的示意图。在一个实施方案中，局部无源矩阵显示器包括像素驱动器芯片110、被布置成多个显示行的多个像素106，以及像素驱动器芯片110的与多个像素106的LED 104耦接的多个端子111。如图2所示，端子111的一部分与像素驱动器芯片110内的对应行线开关和电平移位器以及对应的LED 104行耦接，并且端子111的一部分与像素驱动器芯片110的输出驱动器116和对应的LED 104列耦接。例如，互连器112可将一行LED 104的电极(例如，阴极)连接至对应的行线开关和电平移位器，而互连器114可将一列LED 104的电极(例如，阳极)连接至对应的输出驱动器116，或反之亦然。图2所示的具体实施方案示出了LED 104的矩阵102连接到像素驱动器芯片110的一部分，并且更具体地，连接到像素驱动器芯片110的“片1”。对于像素驱动器芯片110的第二部分或“片0”，也可提供类似的连接。应当理解，术语“片”的使用是简化的，并且绝不意味着像素驱动器芯片110内的电路的几何分割，而是对图示中的顶部和底部连接的简单引用。另外，对矩阵内的八行和六列LED的具体选择是示例性的，并且实施方案不限于此。
在一个实施方案中，像素驱动器芯片110的第一端子111A与多个像素中的第一行发光二极管(LED)104耦接，像素驱动器芯片110的第二端子111B与多个像素中的第二行LED耦接，并且第三端子111C与多个像素中的第一列LED耦接，第一列LED包括第一串(例如，行)LED中的第一LED和第二串(例如，行)LED中的第一LED。第四端子111D与多个像素中的第二列LED耦接，第二列LED包括第一串LED中的第二LED和第二串LED中的第二LED。如图所示，第三端子可与像素驱动器芯片的第一输出驱动器116耦接，并且第四端子可与像素驱动器芯片的第二输出驱动器116耦接。如图1所示，像素驱动器芯片110可位于在显示基板上排成一行的一行像素驱动器芯片中。在其他实施方案中，该行像素驱动器芯片可沿显示基板的显示区域弯曲。
在所示的实施方案中，LED104的行对应于LED的不同发射颜色，诸如RGB像素布置中的红色(R)、绿色(G)、蓝色(B)。也可使用另选的像素布置方式。
图3是根据一个实施方案的由冗余的像素驱动器芯片对驱动的冗余LED对的矩阵的示意图。图3示出了类似于图2所示的矩阵102，其中在像素106内添加了冗余LED 104。在此类实施方案中，像素驱动器芯片110N-1的一部分(片1)包括与LED 104耦接的端子111，类似于参照图2所述的。此外，在相同的矩阵102内，像素驱动器芯片110N的一部分(片0)(例如，在下一行像素驱动器芯片中)也类似地利用独立的互连器112、114与冗余LED 104耦接。这样，为像素驱动器芯片N-1和像素驱动器芯片N提供单独的阳极触点和单独的阴极触点可避免与同一矩阵102相关联的主像素驱动部分和冗余像素驱动部分(例如，片0、片1)之间的时间冲突。
在一个实施方案中，诸如图3所示，可为像素驱动器芯片110的主要部分和冗余部分或片提供单独的阴极。在一种操作方法中，一半的像素驱动器芯片110(例如，主像素驱动器芯片110)默认为有源的。因此，每隔一行的像素驱动器芯片110为有源的。与像素驱动器芯片110耦接的LED 104也可交错，例如以减轻视觉伪影。
在一些实施方案中，对于每个像素驱动器芯片，每个像素驱动器芯片的主要部分或片0默认为有源的，并且每个像素驱动器芯片的从属部分或片1默认为无源的。因此，从属部分或冗余部分仅在来自相邻像素驱动器芯片的主部分或主要部分有缺陷或无源的情况下，才变为有源的。在一些实施方案中，主像素驱动器芯片的部分或片0、1默认为有源的，而冗余像素驱动器芯片的对应部分或片0、1默认为无源的。因此，冗余像素驱动器芯片的一部分或全部仅在相邻的主像素驱动器芯片部分有缺陷或无源的情况下，才变为有源的。根据实施方案，LED矩阵、像素驱动器芯片和冗余构型的布置方式可导致在显示面板的操作中的特定LED发射进展。
图4为根据一个实施方案的具有切口530和样条拐角的基于图块的显示面板的示意性俯视图。具体地，根据实施方案的像素驱动器芯片110的布置方式可消除对显示面板的边缘上的驱动器凸部的需求。因此，显示基板101在显示区域之外可具有减小的边界或零边界。此构型可有利于形成具有弯曲边缘以及切口530的显示面板。此外，此构型可有利于显示图块410的模块化布置，包括微型布置。一般来讲，控制电路140可耦接到显示基板101的边缘。全局信号线的总线列515可从控制电路140延伸以向显示面板提供全局信号。例如，全局信号线可至少包括数据时钟线510和发射时钟线520。全局信号线耦接到多个“混合”像素驱动器芯片，并且共同形成显示器或显示图块410的主干。对应的主干混合像素驱动器芯片接收全局信号，然后将经操控的信号传输至其行信号线的对应行404，该行信号线连接到同一行内的其他像素驱动器芯片110。例如，全局数据时钟信号和发射时钟信号可被转换成经操控的信号并沿经操控的数据时钟线510M和经操控的发射时钟线520M传输至像素驱动器芯片110的行。例如，经操控的信号可仅包括用于特定行的必要信息。
根据实施方案的基于图块的显示面板可具有各种布置方式的显示图块410。例如，显示图块410可并排(水平地)布置、堆叠(竖直地)布置、两者兼有以及以其他构型布置。另外，全局信号线的总线列515可针对堆叠的显示图块410对齐并连接。
图5A为根据一个实施方案的包括用作行驱动器的混合像素驱动器芯片的图块主干402的基于图块的显示器的示意性俯视图。图5B为根据一个实施方案的从数据和配置更新的角度的图5A的显示器的显示图块分区的示意性俯视图。根据实施方案的显示器可包括含有多个图块410的显示面板。图块410可由相同或多个显示基板101形成。图1的控制电路140可安装在利用例如柔性电路或覆晶薄膜432连接到显示基板101的印刷电路板430上。总线列515和数据线440可从控制电路延伸至显示基板101。列驱动器430可任选地位于显示基板101上以缓冲总线列515中的全局信号线和/或数据线440。每个图块410可包括全局信号线的一个或多个总线列515、多行404的行功能信号线和多行像素驱动器芯片110，其中每行像素驱动器芯片110连接到行功能信号线的相应行404。另外，每个像素驱动器芯片110连接到LED 104的对应矩阵102，如参照图1-3所述的。
如图5B所示，每行像素驱动器芯片110包括一组主干混合像素驱动器芯片110B和一组LED驱动的像素驱动器芯片110D。总线列515和主干混合像素驱动器芯片110B的路由选择可形成图块410的主干402。主干混合像素驱动器芯片110B和LED驱动的像素驱动器芯片110D中的每一像素驱动器芯片可为混合像素驱动器芯片，只是针对不同功能进行不同的配置。另选地，芯片110B、110D可具有不同的内部电路。主干混合像素驱动器芯片110B和LED驱动的像素驱动器芯片110D还可以不同方式连接。根据实施方案，主干混合像素驱动器芯片110B和LED驱动的像素驱动器芯片110D中的每一像素驱动器芯片连接到LED 104的对应矩阵102，如参照图1-3所述的。
根据实施方案，全局信号线的总线列515耦接至每行像素驱动器芯片110的一组主干混合像素驱动器芯片110B，并且每个独立的主干混合像素驱动器芯片110B包括连接到对应的全局信号线(例如，622、621、614、613、605、680、681)的输入，和连接到行功能信号线的对应行404内的对应行功能信号线(例如，613M、614M)的输出，以将对应的重复全局信号传输至像素驱动器芯片110的相应行。
如图5B中具体示出并且在以下描述中更详细地描述的，形成总线列515的示例性全局信号线可包括全局数据时钟_0 622、全局数据时钟_1 621、混合驱动器配置更新_0614、全局配置更新_1 613、竖直选择令牌(VST)605、竖直选择令牌扫描时钟680和竖直选择令牌行捕获时钟681，等等。在这种情况下，由于相邻的像素驱动器芯片110对共享公共数据440线，因此对信号线0/1进行了区分。因此，可将相同数据信号发送至同一行内的两个像素驱动器芯片110，其中全局信号线用于区分芯片对。具体地，根据实施方案的主干混合像素驱动器芯片110B被配置为接收指定的全局信号，然后将经操控的行功能信号(例如，对全局信号进行操控以形成经操控的行功能信号)传输到耦接到混合像素驱动器芯片110的对应行的行功能信号线的对应行404，其中混合像素驱动器芯片110的对应行包括该行像素驱动器芯片内的多个LED驱动的像素驱动器芯片110D和一个或多个其他主干混合像素驱动器芯片110B。
图6是根据一个实施方案的混合像素驱动器芯片主干内的行功能划分的路由图。应当理解，图6所示的连接示出了一般的高级划分，并且实际的具体实施可能更复杂。如图所示，全局信号线的总线列515的可包括全局配置更新610、全局数据时钟620、全局发射行同步630和全局发射帧同步640。还可包括全局发射时钟线。另外，在一些实施方案中，可将发射时钟组合用于不同的彩色发光LED，但这不是必需的。例如，可存在全局发射时钟红色650和全局发射时钟蓝绿色660。相应的主干混合像素驱动器芯片110B继而可将经操控的行信号610M-660M传输至行信号线的对应行404。这些经操控的行信号610M-660M可被传输至其他主干混合像素驱动器芯片110B中的一部分或全部，以及像素驱动器芯片110D的对应行中的LED驱动的像素驱动器芯片110。如将在以下详细示例中显而易见的，全局信号线还可包括奇数/偶数索引1/0或主/冗余信号线。
图7是根据一个实施方案的混合像素驱动器芯片主干内的行控制信号冗余和备份的布局图。如图所示，混合像素驱动器芯片110的行和行信号线的行404可被划分为奇数索引和偶数索引，以在主干混合像素驱动器芯片110B发生故障的情况下提供控制信号冗余和备份。例如，像素驱动器芯片110的交错布置可包括奇数分区(例如，上部芯片)和偶数分区(例如，下部芯片)。总线列515可包括全局信号线的分区，包括全局混合驱动器配置更新0/1(614、613)、全局数据时钟0/1(622、621)、全局发射行同步0/1(632、631)、全局发射帧同步0/1(642、641)、全局发射时钟红色0/1(652、651)和全局发射时钟蓝色/绿色0/1(662、661)。主干还可包括一个或多个备份混合像素驱动器芯片700A、700B。在一个实施方案中，全局混合驱动器配置更新610输入到备份混合像素驱动器芯片700A，并且全局数据时钟620输入到备份混合像素驱动器芯片700B。附加全局信号630、640、650、660可输入到两个备份混合像素驱动器芯片700A、700B。
如图7所示，备份混合像素驱动器芯片700A、700B将经操控的备份信号线711、712、721、722输出至经分区的行404和混合像素驱动器芯片的行。经操控的备份信号线711、712、721、722可连接到被配置用于配置更新、数据时钟、帧同步和行同步功能的主干混合像素驱动器芯片的输入。在操作中，备份混合像素驱动器芯片700A、700B使用令牌来初始化其复用器输出(例如，经修改的信号)。将备用输入引脚添加到被配置用于行功能(配置更新、数据时钟、帧同步、行同步)的主干混合像素驱动器芯片，以了解备份混合像素驱动器芯片700A、700B中的任一者是否为有源的，并且向该行提供经修改的行功能信号。在所示的实施方案中，经操控的备份信号线711、712、721、722不输入到被配置用于发射时钟功能的混合像素驱动器芯片。根据实施方案，可将备份混合像素驱动器芯片700A、700B编程为任一LED驱动的像素驱动器芯片，或执行同一主干行内的出现故障的主干混合像素驱动器芯片的功能。
图8是根据一个实施方案的像素驱动器芯片行内的发射帧同步和发射行同步缓冲的路由图。如图所示，除了如上所述任选地进行划分之外，全局发射行同步630和全局发射帧同步640也可被分成多个相位。尽管示出了五个相位Φ0-Φ4，但这是示例性的并且实施方案不限于特定相位数量。在所示的具体实施方案中，每隔5行共享相同的相位。
图9是根据一个实施方案的垂直信号冗余和发射时钟垂直和水平缓冲的路由图。如图所示，除了如上所述任选地进行划分之外，全局发射时钟650、660也可被分成类似于全局发射行同步630和全局发射帧同步640的多个相位。图9中所示的示例性实施方案提供具有主用/备用功能的行分区。例如，奇数分区(例如，1)可用作备用，并且偶数分区(例如，0)用作主用。这样，主干混合像素驱动器芯片110B的功能可由行中哪个奇数/偶数芯片具有令牌来确定。这可由VST输入VST_0 612(主用)和VST_1 611(备用)来确定。如下描述中更详细描述的，全局发射时钟650、660由主干混合像素驱动器芯片来重复。
现在参见图10，其提供了根据一个实施方案的全局信号线到主干混合像素驱动器芯片的行和行信号线的主干路由的路由图。根据实施方案，图10中提供的示例性布局结合了若干特征。如图所示，将全局发射行同步630和全局发射帧同步640信号的单独相位(Φ0，Φ1)发送至不同的行(N-1，N)。另外，将全局发射时钟红色650和全局发射时钟蓝绿色660信号的单独相位(Φ0，Φ1)发送至不同的行(N-1，N)。如图所示，重复的发射时钟红色和发射时钟蓝色/绿色信号线650R、660R从对应的主干混合像素驱动器芯片输出到下一行(例如，每隔5行)。应当指出的是，用于全局信号线630、640、650、660的特定连接不同于先前描述和示出的连接，但任一种配置都可通过实施方案的组合来实现。具体地，连接到全局信号线630、640、650、660的对应主干混合像素驱动器芯片通过奇数区段或偶数区段中一对芯片进行划分，而不是通过每个奇数区段和偶数区段中的一个芯片进行划分。
仍然参见图10，全局混合驱动器配置更新0/1(614、613)和全局数据时钟0/1(622、621)信号线输入到对应的主干混合像素驱动器芯片对。类似地，VST_0 612和VST_1 611信号线输入到耦接至全局混合驱动器配置更新0/1(614、613)输入的主干混合像素驱动器芯片，以及耦接至全局数据时钟0/1(622、621)信号线的每个主干混合像素驱动器芯片中的一者。VST_out 617信号线输出到耦接至下一行(N)中的全局数据时钟0/1(622、621)信号线的主干混合像素驱动器芯片两者。VST_out 617信号线也是重复信号线，它们将共同将VST_0612和VST_1 611信号线重复到下一行。
利用图10所示的具体构型，为每个行分区0/1单独创建数据时钟和混合像素驱动器配置更新。在该特定图示中，分区0/1对应于右侧/左侧，而不是底部/顶部(偶数/奇数)。在其他实施方案中，分区0/1对应于底部/顶部(偶数/奇数)，如先前所描述的。每个混合像素驱动器芯片行针对其相关联的时钟相位缓冲发射时钟红色、发射时钟蓝色/绿色、发射帧同步和发射行同步。然而，实施方案不限于此特定构型，并且可针对每个行分区0/1单独创建每个全局信号线。
图11为根据实施方案的用于VST和备份线路连接的水平控制信号冗余的路由图。图11中所包括的选择全局信号线为VST扫描时钟682和VST行捕获时钟681、发射时钟红色_1651(备用)和发射时钟绿色/蓝色_1 661(备用)。因此，在这种情况下，发射时钟信号线的行分区0/1对应于主用/备用。如图所示，VST扫描时钟682、VST行捕获时钟681以及VST_0612和VST_1 611输入到主干混合像素驱动器芯片，产生经操控的混合驱动器配置更新610M、经操控的数据时钟620M、经操控的发射时钟红色651M(或一般地，650M)和经操控的发射时钟蓝绿色661M(或一般地，660M)信号，并且输入到备用主干混合像素驱动器芯片700A、700B中。发射时钟红色_1 651(备用)和发射时钟绿色/蓝色_1 661(备用)输入到主干混合像素驱动器芯片，产生经操控的发射时钟红色651M(或一般地，650M)和经操控的发射时钟蓝绿色661M(或一般地，660M)信号，并且输入到备用主干混合像素驱动器芯片700A、700B中。
在示出的特定实施方案中，备用主干混合像素驱动器芯片700A输出连接至行404内的备份指示器_0 618和备份线路_0 712，而备用主干混合像素驱动器芯片700B输出连接至行404内的备份指示器_1 619和备份线路_0 711。备份指示器(例如，618、619)指示备份线路(例如，712、711)对于提供备份功能是有效的。备份指示器_0 618和备份线路_0 712一起使用，备份指示器_0 619和备份线路_0 711一起使用。这样，备用主干混合像素驱动器芯片700A、700B可被编程以备份最初设计用于缓冲全局发射时钟信号的出故障的主干混合像素驱动器芯片，并且将经操控的发射时钟信号(例如，一般地，651、661或650、660)经由备份线路_0 712或备份线路_0 711传输至行404。
图12为根据一个实施方案的用于行功能信号连接的水平控制信号冗余的路由图。根据实施方案的混合像素驱动器芯片主干内的行功能划分(或芯片划分)需要利用一个或多个主干混合像素驱动器芯片110B接收全局信号，并且将经操控的信号从一个或多个主干混合像素驱动器芯片110B传输至一个或多个其他主干混合像素驱动器芯片，和相应行内的LED驱动的像素驱动器芯片110D的相关联组。
特定全局信号可由多个主干混合像素驱动器芯片110B直接接收，而操控信号由多个主干混合像素驱动器芯片中的指定主干混合像素驱动器芯片110B或由备用主干混合像素驱动器芯片700A、700B产生。在图12所示的实施方案中，全局混合驱动器配置更新610和全局数据时钟620信号线输入到针对其生成操控信号的相应主干芯片，以及被编程以修改全局发射时钟(例如，650、660)的主干芯片，和备用芯片(例如，700A、700B)。类似地，全局发射行同步630和全局发射帧同步640信号线输入到针对其生成操控信号的相应主干芯片，以及被编程以修改全局发射时钟(例如，650、660)的主干芯片，和备用芯片(例如，700A、700B)。另外，如参照图11所述的，全局发射时钟红色650和全局发射时钟蓝绿色660信号线输入到针对其生成操控信号的相应主干芯片，以及备用芯片(例如，700A、700B)。
在一个实施方案中，显示面板包括全局信号线的总线列515、多个行404的行功能信号线，以及多个行[1..N]的像素驱动器芯片110，每行像素驱动器芯片连接到行功能信号线的相应行404，每个像素驱动器芯片连接到发光二极管(LED)104的对应矩阵102。每行像素驱动器芯片可包括一组主干混合像素驱动器芯片110B和一组LED驱动的像素驱动器芯片110D。全局信号线的总线列515耦接至每行像素驱动器芯片的一组主干混合像素驱动器芯片110B，并且每个独立的主干混合像素驱动器芯片包括连接到对应的全局信号线的输入，和连接到行功能信号线的对应行内的对应行功能信号线以将对应的操控信号传输至像素驱动器芯片的相应行的输出(例如，图14中的1450M)。
以下示例性具体实施涉及数据时钟和配置更新路由。在一个实施方案中，每组主干混合像素驱动器芯片110B包括数据时钟主干混合像素驱动器芯片，该数据时钟主干混合像素驱动器芯片具有与全局数据时钟620信号线耦接的输入，以及与对应的行功能信号线耦接以将经操控的数据时钟620M信号传输到像素驱动器芯片的相应行的输出。每组主干混合像素驱动器芯片也可包括配置更新主干混合像素驱动器芯片，该配置更新主干混合像素驱动器芯片具有与全局配置更新610信号线耦接的输入，以及与对应的行功能信号线耦接以将经操控的配置更新610M信号传输到像素驱动器芯片的相应行的输出。在一个实施方案中，数据时钟主干混合像素驱动器芯片包括与全局配置更新610信号线耦接的输入，并且配置更新主干混合像素驱动器芯片包括与全局数据时钟620信号线耦接的输入。
以下示例性具体实施涉及VST路由和备份芯片。在一个实施方案中，每组主干混合像素驱动器芯片包括备份主干混合像素驱动器芯片700A、700B，其中备份主干混合像素驱动器芯片700A、700B包括与全局配置更新610信号线耦接的输入和与全局数据时钟620信号线耦接的输入。VST时钟线(例如，VST扫描时钟682、VST行捕获时钟681)可耦接到数据时钟主干混合像素驱动器芯片、配置更新主干混合像素驱动器芯片和备份主干混合像素驱动器芯片的输入。备份主干混合像素驱动器芯片还可包括与相应的行功能信号线耦接的输出以将经操控的行功能信号传输至像素驱动器芯片(包括数据时钟主干混合像素驱动器芯片和配置更新主干混合像素驱动器芯片)的相应行。
以下示例性具体实施涵盖另一路由，诸如用于同步的路由。在一个实施方案中，每组主干混合像素驱动器芯片包括第一主干混合像素驱动器芯片和第二主干混合像素驱动器芯片，其中第一主干混合像素驱动器芯片具有与第一全局信号线耦接的输入和与相应的第一行功能信号线耦接以将第一操控信号传输至像素驱动器芯片的相应行的第一输出，并且第二主干混合像素驱动器芯片具有与第二全局信号线耦接的输入和与相应的第二行功能信号线耦接以将第二操控信号传输至像素驱动器芯片的相应行的第二输出。在一个实施方案中，第二行功能信号线耦接至第一主干混合像素驱动器芯片的第三输入，并且第一行功能信号线耦接至第二主干混合像素驱动器芯片的第四输入。例如，第一全局信号线可以是全局发射行同步630线，并且第二全局信号线可以是全局发射帧同步640线。
显示面板可将全局行功能信号分布在主干混合像素驱动器芯片之间使得每个主干混合像素驱动器芯片负责操控和/或重复指定的全局行功能信号。在一个实施方案中，每组主干混合像素驱动器芯片包括具有与全局数据时钟620信号线和全局配置更新610信号线耦接的输入的数据时钟主干混合像素驱动器芯片、具有与全局数据时钟620信号线和全局配置更新610信号线耦接的输入的配置更新主干混合像素驱动器芯片、具有与全局帧同步630信号线耦接的输入的帧同步主干混合像素驱动器芯片、具有与全局行同步640信号线耦接的输入的行同步主干混合像素驱动器芯片，和具有与全局发射时钟(例如，650、660)信号线耦接的输入的发射时钟主干混合像素驱动器芯片。每组主干混合像素驱动器芯片还可包括与全局数据时钟620信号线、全局配置更新610信号线、全局帧同步630信号线、全局行同步640信号线和全局发射时钟(例如，650、660)信号线耦接的一个或多个备份主干混合像素驱动器芯片700A、700B。
图13是根据一个实施方案的往来于基于图块的显示面板的主干的全局信号线和行信号线连接的路由图。具体地，路由图示出了全局信号线输入、从一组主干混合像素驱动器芯片110B的奇数/偶数索引到行信号线的行404内的奇数/偶数路由的(经操控的)输出，以及到下一行的重复输出。就高水平而言，图13提供了对一行主干混合像素驱动器芯片的奇数/偶数索引的输入。因此，110B的注释示出了主干混合像素驱动器芯片110B的整个主干行。总之，图13示出了与主干混合像素驱动器芯片110B的奇数/偶数索引的主干行1300的高级连接。如图所示，若干全局信号(其可为数字的)被输入到奇数/偶体组的主干混合像素驱动器芯片，包括VST扫描时钟682、VST行捕获时钟681、发射帧同步640和发射行同步630。先前未讨论的另外的信号线包括混合像素驱动器芯片重置690、令牌重置692和测试控制694信号线的设计。全局数据时钟_1 621和全局配置更新_1 613信号线仅输入到奇数索引的主干混合像素驱动器芯片，而全局数据时钟_0 622和全局配置更新_0 614仅输入到偶数索引的主干混合像素驱动器芯片。
另外，数据信号输入到包括数据440和配置更新445信号线在内的奇数/偶数组的主干混合像素驱动器芯片中的每一者。
此外，存在同时输入到奇数/偶数组的主干混合像素驱动器芯片的若干垂直重复的全局信号(例如，数字的)，包括VST_0(主用)612、VST_1(备用)611、发射时钟红色_0(主用)652、发射时钟红色_1(备用)651、发射时钟蓝绿色_0(主用)662和发射时钟蓝绿色_1(备用)661。来自奇数/偶数索引的主干混合像素驱动器芯片110B的输出包括重复发射时钟蓝绿色662R、重复发射时钟红色652R、重复发射时钟蓝绿色661R、重复发射时钟红色651R和VST out 617。
在该实施方案中，来自奇数索引的主干混合像素驱动器芯片110B的输出包括经操控的数据时钟_1 621M、经操控的配置更新_1 613M、经操控的发射帧同步_1 641M、经操控的发射行同步_1 631M、经操控的发射时钟红色_1 651M、经操控的发射时钟蓝绿色_1661M、备份线路_1 711和备份线路_3 721。
在该实施方案中，来自偶数索引的主干混合像素驱动器芯片110B的输出包括经操控的数据时钟_0 622M、经操控的配置更新_0 614M、经操控的发射帧同步_0 642M、经操控的发射行同步_0 632M、经操控的发射时钟红色_0 652M、经操控的发射时钟蓝绿色_0662M、备份线路_0 712和备份线路_2 722。
图14是根据一个实施方案的主干混合像素驱动器芯片的电路框图。在所示的实施方案中，主干混合像素驱动器芯片包括VST驱动器电路1410、信号调制器电路1430、多路复用器驱动器电路1440和LED驱动电路1460。
LED驱动电路1460部分为混合像素驱动器芯片提供发射功能并存储像素数据和配置数据。LED驱动电路1460部分包括移位寄存器1462、锁存器1464、存储器1466和发射时钟计数器1468。至少数据440信号和内部数据时钟620I输入到移位寄存器1462，并且至少内部发射时钟红色650I和内部发射时钟蓝绿色660I输入到发射时钟计数器1468以在输出驱动器116处输出发射脉冲。然而，在发射之前，需要针对行功能配置混合像素驱动器芯片。
VST驱动器电路1410确定该行是接通还是断开，并且从显示面板的顶部到底部提供VST传播。实际令牌混合像素驱动器芯片接收全局VST信号，而其他混合像素驱动器芯片接收来自备份混合像素驱动器芯片的VST信号。如图所示，VST驱动器电路1410包括用于VST扫描时钟682、VST行捕获时钟681、VST_0 612和VST_1 611的输入，和用于令牌锁存器1414信号和令牌1412信号的输出。令牌锁存器141、令牌1412、VST_0 612和VST_1 611信号输入到信号调制器1430中。
具体地，VST驱动器电路1410包括耦接至VST输入611、612的或门1470，和耦接至VST时钟输入681、682和来自或门的输出1771的多个触发器电路1480，该多个触发器电路1480包括令牌1412输出和令牌锁存器1414输出。在操作中，如果或门1470的一个或两个输入为高电平(1)，则该或门输出高电平输出1771信号。如果两个输入均非高电平，则产生低电平输出(0)。关于触发器电路1480，当VST时钟输入(例如，681或682)为低时，输出为低。当VST时钟输入(例如，681或682)为高电平时，如果数据输入为高电平(1)，则触发器电路输出为高电平(1)，并且如果数据输入为低电平(0)，则输出为低电平(0)。
具体地，或门1470的输出耦合到触发器电路1480A、1480C的数据输入。一个VST时钟(例如，VST扫描时钟682)耦接至触发器电路1480A的时钟输入。另一个VST时钟(例如，VST行捕获时钟681)耦接至触发器电路1480C、1480B的时钟输入。来自触发器电路1480A的数据输出耦接至触发器电路1480B的数据输入，并且来自触发器电路1480A的数据输出的阳极还耦接至复用器驱动器电路1440内的复用器1442。令牌1412耦接到触发器电路1480C的数据输出，并且令牌锁存器1414耦接到触发器电路1480B的数据输出。
如果VST驱动器电路1410输出该行是接通的，则信号调制器电路1430选择是获取全局行功能信号还是用于任一行功能的备份线路。令牌锁存器1414和令牌1412为不同相位，并且与VST_0 612和VST_1 611结合，指示是否将任一备份线路711、712用于行功能信号610、620、630、640、650、660中的任一者。另外，信号调制器电路1430将全局输入信号修改为特定于特定行的操控信号。多个复用器1432将内部(操控)行功能信号从信号调制器1430输出到复用器驱动器1440和LED驱动的电路1460。所包括的输出可为内部配置更新610I、内部数据时钟620I、内部发射行同步630I、内部发射帧同步640I、内部发射时钟红色650I和内部发射时钟蓝绿色660I。
复用器驱动器电路1440包括两个部分，即转发器部分1440A和行功能输出部分1440B。来自VST驱动器电路1410的输出被输入到转发器部分1440A的复用器1442，然后用缓冲器1444缓冲以输出VST_out 617。内部发射时钟也可输入到复用器1442，以交替地输出重复发射时钟信号，诸如重复发射时钟红色650R(651R、652R)或重复发射时钟蓝绿色660R(661R、662R)。来自信号调制器电路1430的内部行功能信号被输入到行功能输出部分1440B的复用器1446中，然后用缓冲器1448缓冲，以输出经操控的复用器输出1450M信号(其为经编程主干混合像素驱动器芯片的经操控信号输出或重复信号输出)。因此，经操控的复用器输出1450M可以是前述经操控的输出信号或备份信号中的任一者，并且根据信号物理地连接至行404内的指定行功能线。例如，参考图13所示的示例性实施方案，尽管经操控的复用器输出1450M可连接到(621M、613M、641M、631M、651M、661M、711、721、622M、614M、642M、632M、652M、662M、712、722)中的任一者，但其他配置也是可能的。
根据实施方案，对于非主干混合像素驱动器芯片，VST输入端子611和612仍连接至备份指示信号以选择备份信号作为行功能之一。扫描时钟681和行捕获时钟682输入可被附连到接地端以指示它们不是主干混合驱动器，而VST输出617和复用器输出1450M可为浮置的。因此，对于主干混合像素驱动器芯片110B和驱动的混合像素驱动器芯片110A，电路可保持相同，仅编程和外部连接是不同的。
在一个实施方案中，混合像素驱动器芯片包括竖直选择令牌(VST)输入(例如，611、612)、VST时钟输入(例如，681、682)和耦接至VST输入和VST时钟输入的VST驱动器电路1410，该VST驱动器电路进一步包括令牌1412输出和令牌锁存器1414输出。混合像素驱动器芯片还包括耦合到令牌1412输出和令牌锁存器1414输出的信号调制器电路1430，该信号调制器电路1430还包括耦接到多个全局信号输入的多个复用器1432，和来自多个复用器1432的多个内部信号输出。信号调制器电路1430还可耦接至VST输入(例如，611、612)。混合像素驱动器芯片的附加部件可包括复用器驱动器电路1440和LED驱动电路1460，其中该复用器驱动器电路1440包括与多个内部信号输出耦接的复用器1446，和复用器输出1450M，并且该LED驱动电路1460与多个内部信号输出中的一者或多者和数据440输入耦接，该LED驱动电路1460另外包括多个输出驱动器116。
在一个实施方案中，复用器驱动器电路1440包括与VST驱动器1410耦接的转发器部分1440A和与信号调制器1430耦接的行功能输出部分1440B。
在一个实施方案中，VST驱动器电路1410包括耦接至VST输入(例如，611、612)的或门1470，和耦接至VST时钟输入(例如，681或682)和来自或门1470的输出1471的多个触发器电路(1480A、1480B、1480C)，该多个触发器电路包括令牌1412输出和令牌锁存器1414输出。
图15是根据一个实施方案的用于令牌激活的混合像素驱动器芯片的数据加载的时序图。因此，图15中的实施方案的时序图涉及连接到VST路由主干的特定主干混合像素驱动器芯片(例如，如图11所示)。具体地，图15的时序图涉及图11中所示的具有全局/重复VST连接部的两个最左边的主干混合像素驱动器芯片。
图15示出了其中特定主干混合像素驱动器芯片被编程为两部分的实施方案的特定方面。首先，配置特定的主干混合像素驱动器芯片。然后，具体的主干混合像素驱动器芯片将对应的复用器输出1450M信号，具体地经操控的配置更新610M信号和经操控的数据时钟620信号，传送至连接至对应行404的其他像素驱动器芯片。一旦对行进行配置，就可以定义其他数据位。因此，在一个实施方案中，一种编程主干混合像素驱动器芯片的方法包括下述一般顺序：激活令牌，一旦令牌为高电平，编程数据时钟和配置更新，使得该行可用(将经操控的数据时钟和经操控的配置更新发送至该行的其余部分)，然后写入配置位的其余部分。
图15中示出了数据440位的三个不同部分。令牌驱动器配置1510数据包括用于利用信号调制器1430任选地选择备份线路711/712的数据，以及用于操控全局数据时钟620信号和全局配置更新610信号的数据。该令牌驱动器配置1510数据仅由硬连接到VST信号线的令牌激活的主干混合像素驱动器芯片使用。行驱动器配置1520数据包括用于利用信号调制器1430选择其他行功能信号的数据，和行内的LED配置。该行驱动器配置1520数据由所有主干混合像素驱动器芯片用于将经操控的行功能信号传输到对应的行404。LED像素数据1530包括用于对应行内的混合像素驱动器芯片的LED像素数据片0/1的数据。
如图15所示，初始地，令牌重置692信号升高以重置主干混合像素驱动器芯片。另外，VST行捕获时钟681升高(上升沿)，并且VST驱动器1410产生高令牌1412信号。此时，用于行0的主干混合像素驱动器芯片被令牌激活并准备用于配置和数据加载。然而，在加载LED像素数据之前，首先配置混合像素驱动器。如果VST在某行处于活动状态，其趋于高电平(令牌)。令牌跟随全局VST时钟(VST扫描时钟682、VST行捕获时钟681)。在该实施方案中，VST扫描时钟682和VST行捕获时钟681的频率相同。
如上所述，配置分两部分执行。首先，加载令牌驱动器配置1510数据以配置特定硬连线的主干混合像素驱动器芯片用于复用器选择备份线路0/1712、711，并用于生成经操控的数据时钟620M信号和经操控的配置更新610M信号。包括备份线路配置，是因为它可用于经操控的数据时钟620M或经操控的配置更新610M信号。初始配置很重要，因为需要经操控的数据时钟620M信号和经操控的配置更新610M信号来识别配置位或数据位。其次，加载行驱动器配置1520用于利用复用器输出1450M对其他行功能信号进行复用器选择。图15的特定时序图涉及图11中所示的具有全局/重复VST连接部的两个最左边的主干混合像素驱动器芯片。因此，复用器输出1450M信号线对应于经操控的数据时钟620M信号和经操控的配置更新610M信号。
如图所示，施加全局配置更新610信号的脉冲并由硬连线的主干混合像素驱动器芯片接收。在施加全局配置更新610信号期间生成对应的内部数据时钟620I和内部配置更新610I，并且将经操控的信号(经操控的数据时钟620M信号和经操控的配置更新610M信号)通过复用器输出1450M信号线传输至该行。
然后取消对全局配置更新610信号的断言(下降沿)，这导致配置完成699信号升高。另外，如图所示，全局配置610信号的后续下降沿使得配置完成699信号变低。配置完成699信号是允许混合像素驱动器芯片将像素数据与配置数据区分开的内部信号，并由此将LED像素数据1530写入存储器1466。在行1时间期间，配置完成699信号禁止用数据1510配置驱动器，因为来自全局数据时钟620的配置位用于新行(行1)驱动器。时间行0和行1中的像素位由两行中的两个驱动器共享。存储器1466首先写入几个令牌驱动器配置1510数据位，然后是通用行驱动器配置1520数据，接着是像素数据1530，之后是行1时间中的另一组像素数据。
图16是根据一个实施方案通过重置对显示图块进行编程的方法的流程图。为了清晰起见，图16的方法描述参照图15、图14和图11中所示的特征而进行。一般来讲，编程序列沿显示图块的主干进行，以行i＝0开始，并且以行i＝N结束，其中0为主干混合像素驱动器芯片110B的第一(顶部)行，并且N为其最后(底部)一行。
序列可开始于行i＝0，并且混合驱动器重置690信号和令牌重置692信号初始为低电平。在操作1610处，将混合驱动器重置690信号和令牌重置692信号断言为高电平，并释放到低电平。在操作1620处，将VST信号传播到行＝<i>。在操作1630处，令牌驱动器配置1510数据由令牌激活的主干混合像素驱动器芯片接收。具体地，令牌驱动器配置1510数据由其中令牌1412信号为高电平的主干混合像素驱动器芯片接收。这可归因于在高令牌重置681信号期间VST行捕获时钟692的重叠传播到行<i>。使用VST行捕获时钟681来逐行传播令牌信号。当令牌1412为高电平时，混合像素驱动器芯片被接通以从数据440线接收数据。另外，在令牌1412信号的开始处生成复位信号，以便重置激活的混合像素驱动器芯片中的现有令牌状态。在操作1640处，主干混合像素驱动器芯片接收全局配置更新610脉冲和行驱动器配置1520数据，然后生成经操控的配置更新610M信号并将其发送至像素驱动器芯片110的行。在操作1650处，取消对全局配置更新610脉冲的断言，并且将像素数据1530通过数据440线的列发送至行中的所有像素驱动器芯片110。在操作1660处，如果<i>不等于行数N，则针对下一行重复该过程，并且如果这是最后一行，则该过程完成。
在一个实施方案中，提供了一种对显示器进行编程的方法，该方法包括传播VST信号(例如611、612、681、682中的任一者)至一行像素驱动器芯片110，利用主干混合像素驱动器芯片110B接收令牌驱动器配置数据1510，利用主干混合像素驱动器芯片110B接收全局配置更新610脉冲，利用令牌激活的主干混合像素驱动器芯片110B接收行驱动器配置数据1520，并且将经操控的配置更新信号610M从主干混合像素驱动器芯片110B传输至像素驱动器芯片110的行(例如，1...N)。
在一个实施方案中，重复的VST信号617(例如，611、612)从主干混合像素驱动器芯片传播至第二行像素驱动器芯片中的第二主干混合像素驱动器芯片。
在一个实施方案中，该方法还包括向主干混合像素驱动器芯片110B断言令牌重置692信号和VST时钟(例如，681或682)信号，以在将VST信号传播到像素驱动器芯片的该行之前对主干混合像素驱动器芯片进行令牌激活。
在利用实施方案的各个方面中，对本领域技术人员显而易见的是，对于利用主干混合像素驱动器芯片形成基于图块的显示器，以上实施方案的组合或变型是可能的。尽管以特定于结构特征和/或方法行为的语言对实施方案进行了描述，但应当理解，所附权利要求并不一定限于所描述的特定特征或行为。所公开的特定特征和行为相反应当被理解为用于进行例示的权利要求的实施方案。

Claims (18)

1.一种显示面板，包括：
全局信号线的总线列；
多个行的行功能信号线；以及
多个行的像素驱动器芯片，每行像素驱动器芯片连接至行功能信号线的对应行，每个像素驱动器芯片连接至发光二极管(LED)的对应矩阵，并且每行像素驱动器芯片包括：
一组主干混合像素驱动器芯片；以及
一组LED驱动的像素驱动器芯片；
其中所述全局信号线的总线列耦接至每行像素驱动器芯片的所述一组主干混合像素驱动器芯片，并且每个独立的主干混合像素驱动器芯片包括连接到对应的全局信号线的输入，和连接到行功能信号线的对应行内的对应行功能信号线以将对应的操控信号传输至像素驱动器芯片的对应行的输出。
2.根据权利要求1所述的显示面板，其中每组主干混合像素驱动器芯片包括数据时钟主干混合像素驱动器芯片，所述数据时钟主干混合像素驱动器芯片具有与全局数据时钟信号线耦接的输入，以及与对应的行功能信号线耦接以将经操控的数据时钟信号传输到所述像素驱动器芯片的对应行的输出。
3.根据权利要求2所述的显示面板，其中每组主干混合像素驱动器芯片包括配置更新主干混合像素驱动器芯片，所述配置更新主干混合像素驱动器芯片具有与全局配置更新信号线耦接的输入，以及与对应的行功能信号线耦接以将经操控的配置更新信号传输到所述像素驱动器芯片的对应行的输出。
4.根据权利要求3所述的显示面板，其中所述数据时钟主干混合像素驱动器芯片包括与所述全局配置更新信号线耦接的输入，并且所述配置更新主干混合像素驱动器芯片包括与所述全局数据时钟信号线耦接的输入。
5.根据权利要求4所述的显示面板，并且每组主干混合像素驱动器芯片包括备份主干混合像素驱动器芯片，其中所述备份主干混合像素驱动器芯片包括与所述全局配置更新信号线耦接的输入和与所述全局数据时钟信号线耦接的输入。
6.根据权利要求5所述的显示面板，还包括耦接到所述数据时钟主干混合像素驱动器芯片的输入、所述配置更新主干混合像素驱动器芯片的输入和所述备份主干混合像素驱动器芯片的输入的竖直选择令牌(VST)时钟线。
7.根据权利要求6所述的显示面板，其中所述备份主干混合像素驱动器芯片包括与对应的行功能信号线耦接以将经操控的行功能信号传输至包括所述数据时钟主干混合像素驱动器芯片和所述配置更新主干混合像素驱动器芯片的所述像素驱动器芯片的对应行的输出。
8.根据权利要求1所述的显示面板，其中每组主干混合像素驱动器芯片包括：
第一主干混合像素驱动器芯片，其具有与第一全局信号线耦接的输入，和与对应的第一行功能信号线耦接以将第一操控信号传输至所述像素驱动器芯片的对应行的第一输出；
第二主干混合像素驱动器芯片，其具有与第二全局信号线耦接的输入，和与对应的第二行功能信号线耦接以将第二操控信号传输至所述像素驱动器芯片的对应行的第二输出；
其中所述第二行功能信号线耦接至所述第一主干混合像素驱动器芯片的第三输入，并且所述第一行功能信号线耦接至所述第二主干混合像素驱动器芯片的第四输入。
9.根据权利要求8所述的显示面板，其中所述第一全局信号线为全局发射行同步线，并且所述第二全局信号线为全局发射帧同步线。
10.根据权利要求1所述的显示面板，其中每组主干混合像素驱动器芯片包括：
数据时钟主干混合像素驱动器芯片，其具有与全局数据时钟信号线和全局配置更新信号线耦接的输入；
配置更新主干混合像素驱动器芯片，其具有与所述全局数据时钟信号线和所述全局配置更新信号线耦接的输入；
帧同步主干混合像素驱动器芯片，其具有与全局帧同步信号线耦接的输入；
行同步主干混合像素驱动器芯片，其具有与全局行同步信号线耦接的输入；以及
发射时钟主干混合像素驱动器芯片，其具有与全局发射时钟信号线耦接的输入。
11.根据权利要求10所述的显示面板，并且每组主干混合像素驱动器芯片包括与所述全局数据时钟信号线、所述全局配置更新信号线、所述全局帧同步信号线、所述全局行同步信号线和所述全局发射时钟信号线耦接的备份主干混合像素驱动器芯片。
12.一种混合像素驱动器芯片，包括：
竖直选择令牌(VST)输入；
VST时钟输入；
VST驱动器电路，所述VST驱动器电路耦接至所述VST输入和所述VST时钟输入，所述VST驱动器电路还包括令牌输出和令牌锁存器输出；
信号调制器电路，所述信号调制器电路耦接至所述令牌输出和所述令牌锁存器输出，所述信号调制器电路还包括耦接至多个全局信号输入的多个复用器，和来自所述多个复用器的多个内部信号输出；
复用器驱动器电路，其包括与所述多个内部信号输出耦接的复用器，和复用器输出；以及
LED驱动器电路，所述LED驱动器电路与数据输入和所述多个内部信号输出中的一者或多者耦接，所述LED驱动电路还包括多个输出驱动器。
13.根据权利要求12所述的混合像素驱动器芯片，其中所述复用器驱动器电路包括与所述VST驱动器耦接的转发器部分和与所述信号调制器耦接的行功能输出部分。
14.根据权利要求12所述的混合像素驱动器芯片，其中所述信号调制器电路耦接至所述VST输入。
15.根据权利要求12所述的混合像素驱动器芯片，其中所述VST驱动器电路包括耦接至所述VST输入的或门，和耦接至所述VST时钟输入和来自所述或门的输出的多个触发器电路，所述多个触发器电路包括所述令牌输出和令牌锁存器输出。
16.一种对显示器进行编程的方法，包括：
将VST信号传播到一行像素驱动器芯片；
利用主干混合像素驱动器芯片接收令牌驱动器配置数据；
利用所述主干混合像素驱动器芯片接收全局配置更新脉冲；
利用所述令牌激活的主干混合像素驱动器芯片接收行驱动器配置数据；以及
将经操控的配置更新信号从所述主干混合像素驱动器芯片传输到所述一行像素驱动器芯片。
17.根据权利要求16所述的方法，还包括将重复的VST信号从所述主干混合像素驱动器芯片传播至第二行像素驱动器芯片中的第二主干混合像素驱动器芯片。
18.根据权利要求16所述的方法，还包括向所述主干混合像素驱动器芯片断言令牌重置信号和VST时钟信号，以在将所述VST信号传播到所述一行像素驱动器芯片之前对所述主干混合像素驱动器芯片进行令牌激活。
CN201910434000.5A 2018-06-18 2019-05-23 用于零边界显示器的混合架构 Active CN110619841B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210618092.4A CN114974091A (zh) 2018-06-18 2019-05-23 用于零边界显示器的混合架构

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862686297P 2018-06-18 2018-06-18
US62/686,297 2018-06-18
US16/356,914 2019-03-18
US16/356,914 US10854129B2 (en) 2018-06-18 2019-03-18 Hybrid architecture for zero border display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210618092.4A Division CN114974091A (zh) 2018-06-18 2019-05-23 用于零边界显示器的混合架构

Publications (2)

Publication Number Publication Date
CN110619841A true CN110619841A (zh) 2019-12-27
CN110619841B CN110619841B (zh) 2022-06-07

Family

ID=68840263

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210618092.4A Pending CN114974091A (zh) 2018-06-18 2019-05-23 用于零边界显示器的混合架构
CN201910434000.5A Active CN110619841B (zh) 2018-06-18 2019-05-23 用于零边界显示器的混合架构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210618092.4A Pending CN114974091A (zh) 2018-06-18 2019-05-23 用于零边界显示器的混合架构

Country Status (6)

Country Link
US (4) US10854129B2 (zh)
EP (1) EP3807865A1 (zh)
JP (3) JP7130778B2 (zh)
KR (2) KR20230128397A (zh)
CN (2) CN114974091A (zh)
WO (1) WO2019245700A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133244A (zh) * 2020-09-10 2020-12-25 汕头超声显示器技术有限公司 一种基于薄膜电路的驱动芯片引脚嵌入式led显示屏
CN113437094A (zh) * 2021-06-29 2021-09-24 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN114627797A (zh) * 2020-11-27 2022-06-14 瑞鼎科技股份有限公司 微发光二极管混合驱动的方法
CN115104146A (zh) * 2020-02-27 2022-09-23 苹果公司 局部有源矩阵架构
CN115244608A (zh) * 2020-03-31 2022-10-25 苹果公司 像素驱动器冗余方案

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854129B2 (en) 2018-06-18 2020-12-01 Apple Inc. Hybrid architecture for zero border display
EP4198622A4 (en) * 2020-08-05 2024-10-09 Wuhan China Star Optoelectronics Technology Co Ltd LED LAMP PANEL, SPLICED LED LAMP PANEL AND DISPLAY DEVICE
US20220148928A1 (en) * 2020-11-11 2022-05-12 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Detection method and detection structure for display backplane
US20240013708A1 (en) * 2022-07-08 2024-01-11 X Display Company Technology Limited Multiplexed column drivers for passive-matrix control

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090322649A1 (en) * 2008-06-30 2009-12-31 Hamer John W Tiled electronic display
US20100265224A1 (en) * 2009-02-17 2010-10-21 Cok Ronald S Chiplet display with multiple passive-matrix controllers
WO2012050586A1 (en) * 2010-10-15 2012-04-19 Global Oled Technology Llc Chiplet display with multiple passive-matrix controllers
CN102855841A (zh) * 2011-06-27 2013-01-02 广州硅芯电子科技有限公司 Led显示系统
CN103348402A (zh) * 2011-02-10 2013-10-09 全球Oled科技有限责任公司 具有串行控制的小芯片显示设备
CN103597534A (zh) * 2011-05-28 2014-02-19 伊格尼斯创新公司 用于快速补偿显示器中的像素的编程的系统和方法
CN104112432A (zh) * 2013-04-17 2014-10-22 瀚宇彩晶股份有限公司 显示器
WO2016200635A1 (en) * 2015-06-10 2016-12-15 Sxaymiq Technologies Llc Display panel redundancy schemes

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013809B2 (en) * 2004-06-29 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of the same, and electronic apparatus
WO2006011666A1 (en) * 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US8194006B2 (en) * 2004-08-23 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same, and electronic device comprising monitoring elements
US8847861B2 (en) * 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
US8207954B2 (en) * 2008-11-17 2012-06-26 Global Oled Technology Llc Display device with chiplets and hybrid drive
US8279145B2 (en) * 2009-02-17 2012-10-02 Global Oled Technology Llc Chiplet driver pairs for two-dimensional display
CN101650914B (zh) 2009-06-17 2016-01-20 北京巨数数字技术开发有限公司 一种逐点校正系统
US8125418B2 (en) * 2009-06-26 2012-02-28 Global Oled Technology Llc Passive-matrix chiplet drivers for displays
KR101312083B1 (ko) * 2010-02-05 2013-09-26 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 광정보 취득 소자, 광정보 취득 소자 어레이 및 하이브리드형 고체 촬상 장치
US8624882B2 (en) 2011-02-10 2014-01-07 Global Oled Technology Llc Digital display with integrated computing circuit
GB2500579B (en) * 2012-03-23 2015-10-14 Cambridge Display Tech Ltd Semiconductor Application Method and Product
US9367094B2 (en) * 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
US10847077B2 (en) * 2015-06-05 2020-11-24 Apple Inc. Emission control apparatuses and methods for a display panel
US10467637B2 (en) * 2015-06-29 2019-11-05 Jason DICEMAN Feedback collection system and method
US10395594B1 (en) * 2015-09-18 2019-08-27 Apple Inc. Hybrid microdriver and TFT architecture
US10665578B2 (en) * 2015-09-24 2020-05-26 Apple Inc. Display with embedded pixel driver chips
WO2017053477A1 (en) 2015-09-25 2017-03-30 Sxaymiq Technologies Llc Hybrid micro-driver architectures having time multiplexing for driving displays
US10284800B2 (en) * 2016-10-21 2019-05-07 Canon Kabushiki Kaisha Solid-state image pickup element, method of controlling a solid-state image pickup element, and image pickup apparatus
US10902770B2 (en) * 2016-12-22 2021-01-26 Sharp Kabushiki Kaisha Display device
JPWO2019102663A1 (ja) 2017-11-27 2020-11-19 株式会社ブリヂストン 重荷重用タイヤ
US11062205B2 (en) * 2018-04-06 2021-07-13 Universal Display Corporation Hybrid neuromorphic computing display
US11263963B2 (en) * 2018-05-09 2022-03-01 Apple Inc. Local passive matrix display
US10854129B2 (en) 2018-06-18 2020-12-01 Apple Inc. Hybrid architecture for zero border display
US10943532B2 (en) * 2018-12-11 2021-03-09 The Hong Kong University Of Science And Technology Monolithic full-color light-emitting diode display panel

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090322649A1 (en) * 2008-06-30 2009-12-31 Hamer John W Tiled electronic display
US20100265224A1 (en) * 2009-02-17 2010-10-21 Cok Ronald S Chiplet display with multiple passive-matrix controllers
WO2012050586A1 (en) * 2010-10-15 2012-04-19 Global Oled Technology Llc Chiplet display with multiple passive-matrix controllers
CN103155202A (zh) * 2010-10-15 2013-06-12 全球Oled科技有限责任公司 具有多个无源矩阵控制器的芯片显示器
CN103348402A (zh) * 2011-02-10 2013-10-09 全球Oled科技有限责任公司 具有串行控制的小芯片显示设备
CN103597534A (zh) * 2011-05-28 2014-02-19 伊格尼斯创新公司 用于快速补偿显示器中的像素的编程的系统和方法
CN102855841A (zh) * 2011-06-27 2013-01-02 广州硅芯电子科技有限公司 Led显示系统
CN104112432A (zh) * 2013-04-17 2014-10-22 瀚宇彩晶股份有限公司 显示器
WO2016200635A1 (en) * 2015-06-10 2016-12-15 Sxaymiq Technologies Llc Display panel redundancy schemes

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115104146A (zh) * 2020-02-27 2022-09-23 苹果公司 局部有源矩阵架构
CN115244608A (zh) * 2020-03-31 2022-10-25 苹果公司 像素驱动器冗余方案
CN112133244A (zh) * 2020-09-10 2020-12-25 汕头超声显示器技术有限公司 一种基于薄膜电路的驱动芯片引脚嵌入式led显示屏
CN112133244B (zh) * 2020-09-10 2021-12-21 汕头超声显示器技术有限公司 一种基于薄膜电路的驱动芯片引脚嵌入式led显示屏
CN114627797A (zh) * 2020-11-27 2022-06-14 瑞鼎科技股份有限公司 微发光二极管混合驱动的方法
CN114627797B (zh) * 2020-11-27 2024-03-15 瑞鼎科技股份有限公司 微发光二极管混合驱动的方法
CN113437094A (zh) * 2021-06-29 2021-09-24 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN113437094B (zh) * 2021-06-29 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20240038129A1 (en) 2024-02-01
JP2021524937A (ja) 2021-09-16
US20210166609A1 (en) 2021-06-03
JP2022169697A (ja) 2022-11-09
US20220246082A1 (en) 2022-08-04
EP3807865A1 (en) 2021-04-21
US12100333B2 (en) 2024-09-24
JP7529730B2 (ja) 2024-08-06
US20190385509A1 (en) 2019-12-19
CN110619841B (zh) 2022-06-07
JP7130778B2 (ja) 2022-09-05
US10854129B2 (en) 2020-12-01
US11727850B2 (en) 2023-08-15
US11341893B2 (en) 2022-05-24
CN114974091A (zh) 2022-08-30
KR20230128397A (ko) 2023-09-04
JP2024069362A (ja) 2024-05-21
WO2019245700A1 (en) 2019-12-26
KR20210002631A (ko) 2021-01-08

Similar Documents

Publication Publication Date Title
CN110619841B (zh) 用于零边界显示器的混合架构
JP7483807B2 (ja) ローカルパッシブマトリクスディスプレイ
EP2919224B1 (en) Display apparatus and method of driving the same
CN106448531A (zh) 补偿显示器扇出的源极驱动器集成电路与包括其的显示系统
TWI683304B (zh) 顯示裝置
KR20200046913A (ko) 링크 배선의 구조 및 이를 이용한 표시패널
CN112466244B (zh) 显示面板和显示装置
US20070171243A1 (en) Systems for providing dual resolution control of display panels
KR100710416B1 (ko) 시프트 레지스터 블록 및 이를 구비한 데이터 신호선구동회로와 표시장치
CN111596493A (zh) 显示装置
KR102596604B1 (ko) 드라이브 ic 및 그를 이용한 표시장치
US11462153B2 (en) Channel-scan switchable LED driving
KR102389188B1 (ko) 제작 용이성이 향상되는 디스플레이 장치 및 그의 구동방법
CN218602073U (zh) Led显示装置
KR20160047646A (ko) 표시 장치
KR20240133813A (ko) 표시 장치
KR102283008B1 (ko) 표시 장치
JP2002328657A (ja) 表示装置
TW201601134A (zh) 長條型顯示器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant