CN110611506A

CN110611506A - 用于脉冲发生的方法和设备

Info

Publication number: CN110611506A
Application number: CN201910513832.6A
Authority: CN
Inventors: D·萨亚古; T·F·罗彻; J·A·克利里
Original assignee: Adi Semiconductor Unlimited Co
Current assignee: Analog Devices International ULC
Priority date: 2018-06-15
Filing date: 2019-06-14
Publication date: 2019-12-24
Anticipated expiration: 2039-06-14
Also published as: US10700668B2; CN110611506B; US20190386643A1

Abstract

本公开涉及用于脉冲发生的方法和设备。本发明提供脉冲发生器，其通过混合具有第一频率的第一时钟的脉冲和具有第二频率的第二时钟的脉冲来产生脉冲序列。在预定时段内，脉冲的组合产生脉冲序列，该脉冲序列具有在第一和第二频率之间的有效频率。多路调制器用于选择应向输出提供第一和第二时钟中的哪一个。取决于所需的目标频率，控制多路调制器以混合来自第一和第二时钟的不同量的脉冲。多路调制器由控制信号控制，该控制信号使用组合逻辑产生，所述组合逻辑使用第一时钟作为输入。例如，脉冲发生器可用作电荷泵的时钟。

Description

用于脉冲发生的方法和设备

技术领域

本公开涉及用于脉冲发生的方法和设备。特别地，本公开涉及通过混频不同频率的第一和第二时钟来产生脉冲序列。

背景技术

在电子和通信装置中，对某些动作进行定时或同步通常很重要。为此目的，电子组件可以使用系统时钟。例如，系统时钟可用于控制电荷泵。在电荷泵中，电荷从电压源通过一系列电容器传递到输出端。在时钟的每次转换时，电荷朝向输出移动。由于各种原因，可能希望减少由电荷泵输送的电荷量。整数分频器，例如二分频计数器，可用于将系统时钟的频率降低两倍。虽然这些部件可以直接实现，但是将主时钟的频率除以2可以导致电荷泵中的电荷转移比期望的更大程度地减少。

作为替代，可以使用锁相环(PLL)来提供非整数分频器。这种布置可以允许生成具有系统时钟频率的特定分数的频率的时钟。这允许电荷泵传输的电荷量的少量减少。然而，PLL可以包括相对大量的组件，这占用了设备的大表面积。由于各种原因，可能无法获得或不需要PLL。

发明内容

本发明提供脉冲发生器，其通过混合具有第一频率的第一时钟的脉冲和具有第二频率的第二时钟的脉冲来产生脉冲序列。在预定时段内，脉冲的组合产生脉冲序列，该脉冲序列具有在第一和第二频率之间的有效频率。在一个例子中，第二频率可以是第一频率的一半，并且有效频率是第一频率的非整数分频。第一时钟可以是系统时钟，并且第二时钟可以使用二分频计数器从第一时钟产生。多路调制器用于选择应向输出提供第一和第二时钟中的哪一个。根据所需的目标频率，控制多路调制器以混合来自第一和第二时钟的不同量的脉冲。多路调制器由控制信号控制，该控制信号使用组合逻辑产生，组合逻辑使用第一时钟作为输入。例如，脉冲发生器可用作电荷泵的时钟。电荷泵不需要具有恒定频率的时钟。相反，上升和下降边缘的数量是决定电荷泵输送多少电荷的重要因素。这种布置使得能够微调脉冲序列的有效频率，并因此调整电荷泵输送的电荷量。

在第一方面，本公开提供脉冲发生器，包括：时钟选择器，被配置为至少接收具有第一频率的第一时钟信号和具有低于所述第一频率的第二频率的第二时钟信号，并且被配置为选择所述第一时钟信号或所述第二时钟信号以在所述时钟选择器的输出处产生具有来自所述第一和第二时钟信号的脉冲的组合的脉冲序列；和控制电路，被配置为产生控制信号以控制所述时钟选择器来选择所述第一时钟信号或所述第二时钟信号，使得所述脉冲序列在预定时段期间具有等于目标频率的有效频率。

在第二方面，本公开提供包括第一方面的脉冲发生器的电荷泵。

在第三方面，本公开提供一种执行非整数分频的方法，包括：至少接收具有第一频率的第一时钟信号和具有低于所述第一频率的第二频率的第二时钟信号；选择所述第一时钟信号或所述第二时钟信号以产生具有来自所述第一和第二时钟信号的脉冲的组合的脉冲序列，并且在预定时段内具有等于目标频率的有效频率。

在第四方面，本公开提供包括电路的设备，被配置为通过混合脉冲来产生脉冲序列，所述脉冲至少来自具有第一频率的第一时钟信号和具有低于所述第一频率的第二频率的第二时钟信号，使得所述脉冲序列在预定时段内具有等于目标频率并且在所述第一和第二频率之间的有效频率。

在所附权利要求中详述了本公开的其他特征和实施例。

附图说明

现在将仅通过示例并参考附图来描述本公开，其中：

图1是根据本发明实施例的脉冲发生器；

图2是表示图1的脉冲发生器的操作的时序图；

图3是表示图1的脉冲发生器的操作方法的流程图；

图4是根据另一实施例的脉冲发生器；

图5是根据另一实施例的脉冲发生器；

图6是根据另一实施例的脉冲发生器；

图7是表示图6的脉冲发生器的操作的时序图；

图8是表示不同负载下电荷泵的频率与效率的关系图；

图9是示出图6的脉冲发生器的操作方法的流程图。

具体实施方式

某些实施例的以下详细描述呈现了特定实施例的各种描述。然而，这里描述的创新可以以多种不同的方式实现，例如，如权利要求所定义和覆盖的。在本说明书中，参考附图，其中相同的附图标记可表示相同或功能相似的元件。应该理解，图中所示的元件不一定按比例绘制。此外，应当理解，某些实施例可以包括比图中所示的元件更多的元件和/或图中所示的元件的子集。此外，一些实施例可以结合来自两个或更多个附图的特征的任何合适组合。

本公开涉及脉冲发生器。众所周知，对于许多不同的应用，提供占空比为50％的时钟。例如，电荷泵可以由这种时钟控制。根据时钟的上升边缘和下降边缘将电荷提供给电荷泵输出。在本公开中，术语“时钟”指的是时钟信号。本公开提供了一种脉冲发生器，其在预定义的时段中将两个时钟混合在一起，以便产生脉冲序列，该脉冲序列是来自具有第一频率的第一时钟和具有第二频率的第二时钟的脉冲的混合。在预定义的时段内，脉冲序列的有效频率等于两组脉冲的平均频率。通过在给定时段内控制来自第一时钟的脉冲数和来自第二时钟的脉冲数，可以微调传送到输出的脉冲序列的有效频率。有效频率可以是第一时钟的非整数分频，也可以是第一和第二时钟的频率之间的频率。这种布置对于电荷泵特别有用，其中朝向电荷泵输出的电荷量通常由脉冲速率随时间的变化决定。电荷泵不需要在给定时间段内具有恒定频率的时钟，尽管这通常是电荷泵的控制方式。

本公开利用单个源时钟，其可以是系统时钟。可以通过将第一时钟的频率除以二来提供第二时钟，例如通过使用二分频计数器。然后将两个时钟提供给多路调制器，该多路调制器可以由控制信号控制，以确定在给定时段内使用多少个第一时钟脉冲以及如何使用第二时钟的脉冲。然后可以使用组合逻辑来确定控制信号，例如，基于计数器和状态机。这种布置比使用锁相环(PLL)更简单，但提供了可能无法从整数分频的时钟获得的微调。

图1示出了根据本公开实施例的脉冲发生器100。脉冲发生器100包括时钟选择器101。时钟选择器101连接到两个时钟输入。第一时钟输入102被配置为以第一频率f1提供第一时钟clk1。第二时钟输入103被配置为以第二频率f2提供第二时钟clk2。在一个实施例中，f2的频率是f1的频率的一半。然而，f2可以具有与频率f1具有不同关系的频率。例如，f2可以是f1的三分之一或四分之一。f2可以具有f1的整数分频的频率。f2通常小于f1。为了确保脉冲序列无毛刺，f2应该是f1的合理分频器。在替代实施例中，时钟选择器101可以接收三个或更多个时钟，每个时钟具有不同的频率。

时钟选择器101还连接到控制线104。控制线104向时钟选择器101提供控制信号。时钟选择器101基于控制信号选择时钟f1或时钟f2用于输出。时钟选择器101还连接到输出线105。根据控制信号，时钟选择器101通过输出线105输出第一时钟clk1或第二时钟clk2。例如，当控制信号为'1'时，时钟选择器101然后可以输出第一时钟clk1。当控制信号为“0”时，时钟选择器101然后可以输出第二时钟clk2。这样，输出信号在给定时段中可以是第一时钟clk1、第二时钟clk2或时钟clk1和clk2的组合。当输出是时钟clk1和clk2的组合时，输出信号在给定时段内具有有效频率fD。

图2是示出基于多个不同控制信号的时钟选择器101的各种输出的时序图。图中的每条线显示的脉冲序列相当于f1的十六倍。每一行显示短脉冲的数量(即第一时钟clk1)和长脉冲的数量(即第二时钟clk2)以及在此期间脉冲序列的有效频率fD。假设需要恒定的fD，则对于每个连续的周期重复相同的模式。脉冲发生器100可以在工厂设置，使得它应该在每个连续周期中产生相同的脉冲模式。或者，它可以由输入信号控制，以根据所需的有效频率fD改变输出。在该示例中，因为fD可以在f1和f2之间，所以fD是f1的非整数分频。脉冲发生器可以被视为非整数有效频率分频器。

从图2的第一行可以看出，如果时钟选择器101仅选择第一时钟clk1，则在输出线105上输出一系列具有频率f1的十六个短脉冲。在最后一行中，时钟选择器101选择相当于第二时钟clk2的一系列八个长脉冲，使得输出fD等于0.5×f1。对于其间的每条线，来自第一时钟clk1和第二时钟clk2的脉冲的组合在输出线105上输出。有效频率fD通过以下等式计算：

其中n是第一时钟clk1的脉冲数，m是第二时钟clk2的脉冲数。

现在将参考图3描述脉冲发生器100的操作方法。在第一步骤中，时钟选择器101接收第一时钟clk1(步骤200)。时钟选择器101还接收第二时钟clk2(步骤201)。然后，时钟选择器101选择第一时钟信号clk1或第二时钟信号clk2以产生脉冲序列(步骤202)。脉冲序列在预定义的时段内具有有效频率，使得有效频率等于目标频率。目标频率大于或等于第二频率并且小于或等于第一频率。

上述脉冲发生器的一个用途是用于向电荷泵提供时钟。图4示出了根据另一实施例的脉冲发生器300。脉冲发生器300与脉冲发生器100相同。这样，脉冲发生器300包括时钟选择器301、第一时钟输入302、第二时钟输入303、控制线304和输出线305。此外，输出线305连接到电荷泵306。电荷泵306连接到电荷泵输出307。上述脉冲发生器的一个优点是它使电荷泵能够微调。如果电荷泵只能接收第一时钟clk1或第二时钟clk2，那么电荷泵只能根据这些离散时钟提供电荷。但是，电荷泵不需要接收具有特定和恒定频率的时钟。电荷泵可以接受具有不同频率的不同脉冲的脉冲序列。就电荷泵输送的电荷而言，有效频率通常是重要的。因为提供给电荷泵的时钟的每次转换都会使电荷向输出端传输，所以通过将第二个时钟与第一个时钟混合，有效频率会略微降低，从而导致输出到输出的电荷量按类似的数量级减少。虽然锁相环(PLL)允许生成非整数时钟，但PLL并不总是可用或不可取。本公开的脉冲发生器使得具有有效频率的脉冲序列能够被提供给电荷泵，该有效频率是具有50％占空比的主时钟的非整数分频。

本公开的脉冲发生器可以与期望脉冲序列的任何电路一起使用，该脉冲序列具有低于系统时钟的有效频率。特别地，脉冲发生器适用于不需要同步的电路，并且重要因素是脉冲随时间的速率。

图5示出了根据另一实施例的脉冲发生器400。在该实施例中，时钟选择器是多路调制器401。多路调制器401连接到第一时钟输入402。第一时钟输入402提供具有频率f1的第一时钟clk1。多路调制器401还连接到第二时钟输入403。第二时钟输入403提供具有频率f2的第二时钟clk2。在这个例子中，f2是f1的一半。多路调制器401连接到控制线404，控制线404提供控制信号。多路调制器的输出连接到输出线405，输出线405连接到电荷泵406。电荷泵406包括电荷泵输出407。电荷泵406不形成脉冲发生器400的一部分。在该示例中，脉冲发生器400连接到电荷泵406。然而，脉冲发生器可以用在其他应用中，如下面将更详细地讨论的。

第一时钟clk1由时钟源408产生。时钟源408可以是占空比为50％的任何合适的系统时钟。第一时钟clk1也被提供给第一触发器409的时钟输入。第一触发器409被配置为2分频计数器。第一触发器409的Q输出通过NOT栅极410反馈到第一触发器409的D输入。这样，Q输出产生频率为f2的第二时钟clk2。这连接到第二时钟输入403。这样，多路调制器401被提供有时钟clk1和clk2。这里将2分频计数器描述为整数分频器的一个示例。可以使用其他电路和布置作为触发器409的替代。

第一时钟clk1也被提供给控制逻辑411。基于第一时钟clk1，控制逻辑411被配置为产生用于控制多路调制器401的控制信号。控制逻辑411可以在工厂设置以控制多路调制器401以产生如图2所示的任何脉冲序列。可选地，控制逻辑411可以是可控制的，以产生控制信号，以根据特定输入产生不同的脉冲序列。

图6示出了根据另一实施例的脉冲发生器500。脉冲发生器500与脉冲发生器400相同，除了它包括控制逻辑411的示例实现和电荷泵406的示例实现。脉冲发生器包括多路调制器501。多路调制器501连接到第一时钟输入502。第一时钟输入502提供具有频率f1的第一时钟clk1。多路调制器501还连接到第二时钟输入503。第二时钟输入503提供具有频率f2的第二时钟clk2。在这个例子中，f2是f1的一半。多路调制器501连接到控制线504，控制线504提供控制信号。多路调制器的输出连接到输出线505，输出线505连接到电荷泵506。电荷泵506包括电荷泵输出507。电荷泵506不形成脉冲发生器500的一部分。

第一时钟clk1由时钟源508产生。时钟源508可以是占空比为50％的任何合适的系统时钟。第一时钟clk1也被提供给第一触发器509的时钟输入。第一触发器509被配置为2分频计数器。第一触发器509的Q输出通过NOT栅极510反馈到第一触发器509的D输入。这样，Q输出产生频率为f2的第二时钟clk2。clk1和clk2的上升边缘是同步的。Q输出连接到第二时钟输入503。这样，多路调制器501被提供时钟clk1和clk2。

控制逻辑511包括NOT栅极512，其连接到第二触发器513的时钟输入。第二触发器也配置为2分频计数器。触发器513的Q输出连接到NOT栅极514，其被反馈到触发器513的D输入。触发器513的Q输出连接到计数器515的时钟输入515。计数器515的输出连接到控制信号发生器516。控制信号发生器516的输出连接到控制线504。

脉冲发生器500的时序图如图7所示。可以看出，f1和f2在时序图的第1和第2行中示出。第二触发器513的输出在线3中示出。这是具有与f2相同的频率但延迟了3/4周期的时钟。这样，触发器513的输出的上升边缘对应于时钟f1的下降边缘。在这种情况下，计数器515是一个两位计数器，它在触发器513的输出时钟的上升边缘从0到3递增计数。当clk2不变时，计数器与clk1的下降边缘同步。因此，可以在没有任何毛刺的情况下在clk1和clk2之间切换。这是一种避免故障的直接方法。为了获得50％的占空比，只能使用来自clk2的全部脉冲。计数器的最大频率为f2，这意味着clk1脉冲应成对出现。

在替代实施例中，计数器可以与clk1的上升边缘同步。但是，由于此时clk2也会发生变化，因此可能会出现毛刺。对于某些应用程序，这可能不是问题。或者，可以使用额外的电路来消除毛刺(例如延迟)。作为另一种选择，计数器可以与上升边缘同步，其中clk1的版本延迟半个周期。这也可以防止出现故障。

在上述示例中，clk2由分频器产生，该分频器与clk1的上升边缘同步。在另一个替代方案中，分频器可以与clk1的下降边缘同步，并且计数器可以与clk1的上升边缘同步以确保没有毛刺。

总之，为了防止脉冲序列中的毛刺，计数器可以与clk2的边缘同步，这在clk2没有在状态之间转换时发生。

从图2或图7中可以看出，对于特定的计数器，clk1和clk2的组合的数量存在限制，其可以在给定的时间段内产生。因此，可用的有效频率受到计数器大小的限制。增加计数器的大小使得能够实现更多数量的有效频率，并且因此减少连续有效频率之间的步长。

控制信号发生器516是另一组控制逻辑，其确定是否在控制线504上输出“0”或“1”，以便产生具有有效频率fD的脉冲序列。在该示例中，控制逻辑被预置为在计数器计数到3时输出“1”。在该阶段期间，多路调制器输出到第二时钟clk2而不是第一时钟clk1。在这种情况下，fD确定如下：

因此，fD等于7/8xf1。

电荷泵506包括第一NOT栅极517，其连接到电容器518。电容器518连接到二极管519的输出，二极管519又连接到电源电压V_in523。另外的非栅极520与非栅极517的输出串联连接。非栅极520的输出连接到电容器521。另一个二极管522与二极管519的输出串联连接。二极管522的输出连接到电容器521和电荷泵507的输出V_out。

对于电荷泵506，被配置为在频率f1下操作，当脉冲在f2时，电荷朝向电荷泵的输出更缓慢地移动。因此，本公开使得能够微调电荷泵506，使得与clk1的情况相比，输送的电荷更少，但是与clk2的情况相比，输送的电荷更多。这是在没有提供clk1的非整数分频的PPL的情况下实现的。这通过选择为特定负载提供所需效率的频率，能够提高电荷泵的效率。这是因为效率通常取决于负载和频率。增加频率会增加最大可实现的负载，但通常以较低负载的较低效率为代价。因此，选择最大频率并不总是最佳选择。如果可以减小最大负载，那么电荷泵的频率和效率也会降低。本公开提供了一种仅使用单个时钟来实现频率的递增降低的机制。

图8是示出针对不同负载的电荷泵的频率与效率的图表。可以看出，随着负载减小，实现最高效率的频率也降低。

这种布置确实导致低频纹波。但是，由于时钟频率远高于控制回路频率，因此低频纹波在调节输出中无关紧要。因此，以这种方式调制时钟的频率不会影响输出的调节。

控制信号发生器516可以包括另外的组合逻辑，以产生用于控制多路调制器的控制信号。例如，控制信号发生器可以是状态机，当计数器515的输出等于特定数量时，该状态机产生'1'。在上面给出的示例中，当计数器达到'3'时，状态机将生成'1'，否则它将生成'0'。当脉冲发生器500在工厂设置时产生具有恒定轮廓和有效频率的脉冲序列，状态机可能是合适的。

作为替代，控制信号发生器可以包括数字比较器和查找表(LUT)。LUT可以存储一个或多个数字值，一个或多个数字值与计数器515的输出进行比较。如果存在匹配，比较器将产生“1”，否则它将产生“0”。通过使用LUT，可以存储不同的值，这使得脉冲发生器500能够根据在LUT中选择的值产生不同的脉冲序列。这使得脉冲发生器能够由用户控制。

现在将参考图9描述脉冲发生器500的操作方法。在第一步骤中，时钟源508以频率f1产生clk1，其直接传递到多路调制器501(步骤600)。触发器509以频率f2产生clk2，其也被传递到多路调制器501(步骤601)。Clk1被NOT栅极512反相，并传递到触发器513(步骤602)。触发器513以频率fc产生计数器时钟，其是clk2的延迟版本(步骤603)。2位计数器515在计数器时钟的上升边缘从0到3计数(步骤604)。控制信号发生器516在计数器输出为“3”时产生“1”，在其余时间产生“0”(步骤605)。多路调制器501在控制信号为“0”时输出clk1，在控制信号为“1”时输出clk2(步骤606)。因此，多路调制器501的输出是脉冲序列，其在给定周期中包括6个clk1脉冲和1个clk2脉冲(步骤607)。在该示例中，有效频率fD是7/8*f1。如将理解的，控制信号发生器516可以基于计数器并且取决于期望的频率来生成不同的输出。

在上述公开中，由脉冲发生器产生的脉冲序列已被描述为具有有效频率。有效频率是特定重复周期内的平均频率。

除非上下文另有说明，否则在整个说明书和权利要求书中，词语“包括”，“包含”、“含有”、“具有”等通常应以包含性的含义来解释，而不是排他性的或详尽的意思；也就是说，在“包括但不限于”的意义上。如本文通常所使用的，“耦合”一词指的是两个或多个元素可以直接相互耦合或者通过一个或多个中间元素耦合。同样地，如本文通常使用的词语“连接”是指可以直接连接或通过一个或多个中间元件连接的两个或更多个元件。另外，当在本申请中使用时，词语“此处”、“上方”、“下方”和类似含义的词语应当指代本申请的整体而不是指本申请的任何特定部分。在上下文允许的情况下，使用单数或复数的上述详细描述中的词语也可以分别包括复数或单数。关于两个或更多个项目的列表中的“或”一词通常旨在包含对该词的所有以下解释：列表中的任何项目、列表中的所有项目以及列表中的项目的任何组合。

此外，除非另有明确说明或在所使用的上下文中以其他方式理解，否则本文使用的条件语言，例如“可以”、“可能”、“例如”、“诸如”等通常旨在表达某些实施例包括，而其他实施例不包括某些特征、元素和/或状态。因此，这种条件语言通常不旨在暗示一个或多个实施例以任何方式需要特征、元素和/或状态，或者不意味着一个或多个实施例必须包括用于确定在任何特定实施例中是否包括或将要执行这些特征、元件和/或状态的逻辑。

虽然已经描述了某些实施例，但是这些实施例仅作为示例呈现，并且不旨在限制本公开的范围。实际上，这里描述的新颖方法、设备、系统、装置和集成电路可以以各种其他形式体现；此外，在不脱离本公开的精神的情况下，可以对这里描述的方法、设备和系统的形式进行各种省略、替换和改变。例如，可以删除、移动、添加、细分、组合和/或修改这里描述的电路块。这些电路块中的每一个可以以各种不同的方式实现。所附权利要求及其等同物旨在涵盖落入本公开的范围和精神内的任何这样的形式或修改。

本文提出的权利要求是单一依赖格式，适用于在美国专利商标局提交。然而，应该假设权利要求中的每一个可以多次依赖于任何前述权利要求，除非在技术上不可行。

Claims

1.脉冲发生器，包括：

时钟选择器，被配置为至少接收具有第一频率的第一时钟信号和具有低于所述第一频率的第二频率的第二时钟信号，并且被配置为选择所述第一时钟信号或所述第二时钟信号以在所述时钟选择器的输出处产生具有来自所述第一和第二时钟信号的脉冲的组合的脉冲序列；和

控制电路，被配置为产生控制信号以控制所述时钟选择器来选择所述第一时钟信号或所述第二时钟信号，使得所述脉冲序列在预定时段期间具有等于目标频率的有效频率。

2.根据权利要求1所述的脉冲发生器，其中所述控制电路还被配置为控制所述时钟选择器，使得所述有效频率是多个连续时段内的目标频率。

3.根据权利要求2所述的脉冲发生器，其中所述目标频率在多个连续时段内保持相同。

4.根据权利要求1所述的脉冲发生器，其中所述控制电路被配置为在预定时段期间从所述第一时钟信号中选择预定数量的脉冲和从所述第二时钟信号中选择预定数量的脉冲，使得所述脉冲序列具有有效频率。

5.根据权利要求1所述的脉冲发生器，其中所述时钟选择器是多路调制器。

6.根据权利要求1所述的脉冲发生器，还包括分频器，被配置为接收第一时钟信号并产生第二时钟信号。

7.根据权利要求1所述的脉冲发生器，其中所述控制电路包括配置为限定所述预定时段的计数器。

8.根据权利要求7所述的脉冲发生器，其中所述计数器被配置为在预定时段期间计数，并在预定时段结束时重置。

9.根据权利要求7所述的脉冲发生器，其中所述控制信号取决于所述计数器的输出。

10.根据权利要求9所述的脉冲发生器，其中当所述计数器输出至少取第一值时所述控制信号选择所述第一时钟信号，并且当所述计数器输出至少取第二值时所述控制信号选择所述第二时钟信号。

11.根据权利要求10所述的脉冲发生器，其中所述控制电路还包括连接到所述计数器的输出的状态机，其中所述状态机基于所述计数器输出产生控制信号。

12.根据权利要求10所述的脉冲发生器，其中所述控制电路还包括数字比较器和查找表(LUT)，所述比较器的第一输入连接到所述计数器输出并且所述比较器的第二输入连接到LUT，以及所述比较器的输出是控制信号，其中当所述计数器的输出与LUT中的值匹配时，所述控制信号控制所述多路调制器来选择所述第二时钟信号。

13.根据权利要求12所述的脉冲发生器，其中所述LUT包括多个值，并且所述控制电路被配置为使得与所述计数器输出相比较的值是可控的。

14.根据权利要求7所述的脉冲发生器，其中所述计数器被配置为在所述第一时钟信号的下降边缘改变状态。

15.根据权利要求7所述的脉冲发生器，其中所述计数器的输入被配置为接收计数器时钟信号，并且所述计数器被配置为对所述计数器时钟信号的上升边缘进行计数，其中所述计数器时钟信号是所述第二时钟信号的延迟版本。

16.根据权利要求15所述的脉冲发生器，其中所述控制电路还包括2分频触发器，其中输入是所述第一时钟信号的反相并且输出是所述计数器时钟信号。

17.根据权利要求1所述的脉冲发生器，其中所述第一时钟的占空比基本上为50％。

18.电荷泵，包括权利要求1所述的脉冲发生器。

19.一种执行非整数分频的方法，包括：

至少接收具有第一频率的第一时钟信号和具有低于所述第一频率的第二频率的第二时钟信号；

选择所述第一时钟信号或所述第二时钟信号以产生具有来自所述第一和第二时钟信号的脉冲的组合的脉冲序列，并且在预定时段内具有等于目标频率的有效频率。

20.包括电路的设备，被配置为通过混合脉冲来产生脉冲序列，所述脉冲至少来自具有第一频率的第一时钟信号和具有低于所述第一频率的第二频率的第二时钟信号，使得所述脉冲序列在预定时段内具有等于目标频率并且在所述第一和第二频率之间的有效频率。