CN110610044A - 一种针对高速信号多负载元器件走线方法及拓扑结构 - Google Patents
一种针对高速信号多负载元器件走线方法及拓扑结构 Download PDFInfo
- Publication number
- CN110610044A CN110610044A CN201910865906.2A CN201910865906A CN110610044A CN 110610044 A CN110610044 A CN 110610044A CN 201910865906 A CN201910865906 A CN 201910865906A CN 110610044 A CN110610044 A CN 110610044A
- Authority
- CN
- China
- Prior art keywords
- node
- driving
- impedance
- transmission line
- speed signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims description 33
- 230000008054 signal transmission Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 abstract description 8
- 238000010168 coupling process Methods 0.000 abstract description 8
- 238000005859 coupling reaction Methods 0.000 abstract description 8
- 238000010276 construction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明提供了一种针对高速信号多负载元器件走线方法及拓扑结构，本发明将多个驱动端汇总至一个节点，并在驱动端与节点之间利用电阻进行驱动端阻抗匹配，在节点后分叉成多路，节点与各个分路上的接收端距离相同，从而实现星型拓扑结构的构建，既能够保持高速线的耦合方式，将不耦合的地方降到最低，而且也不会增大信号的损耗以致降低信号质量，由于每个分支都采取了均衡设计，即使在非常快的变化沿情况下，仍能得到很好的性能，大大提高信号质量，降低信号损耗。
Description
技术领域
本发明涉及信号传输技术领域，特别是一种针对高速信号多负载元器件走线方法及拓扑结构。
背景技术
传输线可以看作一个分布参数系统，其上寄生的电容、电感和电导分布于传输线上的各个点上，将寄生的电容、电感和电导加到实际的PCB连线之后，连线上的最终阻抗可能会造成不匹配，造成传输线不连续和接收端阻抗不匹配，这个反射信号将传回信号发送端并再次反射回来，随着能量的减弱，反射信号的幅度将减小，信号的电压和电流最终趋于稳定，这种来回的反射表现在信号波形上就是信号的振铃和过冲。
当信号在高速PCB板上沿着传输线传输时遇到阻抗不匹配，将有部分能量从阻抗不连续点沿着传输线传回，造成反射现象。在高速电路设计中，正是由于传输线的存在以及与之存在的反射、串扰现象，从而导致多端网络在使用不同的拓扑结构和阻抗匹配方式时，各点得到的信号波形不一样。
发明内容
本发明的目的是提供一种针对高速信号多负载元器件走线方法及拓扑结构，旨在解决现有技术中高速信号传输存在的反射、串扰导致多端网络信号波形不一致的问题，实现既能够保持高速线的耦合方式，也不会增大信号的损耗，大大提高信号质量。
为达到上述技术目的，本发明提供了一种针对高速信号多负载元器件走线方法，所述方法包括以下步骤：
S1、将多个驱动端汇总至一个节点，所述驱动端与节点之间利用电阻进行驱动端阻抗匹配，并经传输线进行信号传输；
S2、在经过节点后，分叉形成多路，通过传输线将信号传输至接收端，所述节点与各个接收端的距离相同。
优选地，所述驱动端与节点之间的传输线单端阻抗为52.585欧姆、长度为500mil。
优选地，所述节点与接收端之间的传输线单端阻抗为52.585欧姆、长度为3000mil。
优选地，当驱动端其中一个输出有效时，其他驱动端则呈高阻状态。
本发明还提供了一种针对高速信号多负载元器件走线拓扑结构，所述拓扑结构包括：
多个驱动端、汇总节点以及多个接收端；
所述多个驱动端与汇总节点之间利用电阻进行驱动端阻抗匹配，并经传输线进行信号传输；
所述汇总节点与多个接收端之间通过传输线将信号进行传输，所述汇总节点与各个接收端的距离相同。
优选地，所述驱动端与汇总节点之间的传输线单端阻抗为52.585欧姆、长度为500mil。
优选地，所述汇总节点与接收端之间的传输线单端阻抗为52.585欧姆、长度为3000mil。
优选地，当驱动端其中一个输出有效时，其他驱动端则呈高阻状态。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
与现有技术相比，本发明提出了一种针对高速信号多负载元器件走线方法，将多个驱动端汇总至一个节点，并在驱动端与节点之间利用电阻进行驱动端阻抗匹配，在节点后分叉成多路，节点与各个分路上的接收端距离相同，从而实现星型拓扑结构的构建，既能够保持高速线的耦合方式，将不耦合的地方降到最低，而且也不会增大信号的损耗以致降低信号质量，由于每个分支都采取了均衡设计，即使在非常快的变化沿情况下，仍能得到很好的性能，大大提高信号质量，降低信号损耗。
附图说明
图1为现有技术中所提供的耦合方式走线有星型角的拓扑结构示意图；
图2为现有技术中所提供的不耦合走线但不存在星型角的拓扑结构示意图；
图3为本发明实施例所提供的星型拓扑结构示意图；
图4为本发明实施例所提供的利用IBIS模型搭建的星型拓扑结构示意图。
具体实施方式
为了能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
下面结合附图对本发明实施例所提供的一种针对高速信号多负载元器件走线方法及拓扑结构进行详细说明。
本发明公开了一种针对高速信号多负载元器件走线方法，所述方法包括以下步骤：
S1、将多个驱动端汇总至一个节点，所述驱动端与节点之间利用电阻进行驱动端阻抗匹配，并经传输线进行信号传输；
S2、在经过节点后，分叉形成多路，通过传输线将信号传输至接收端，所述节点与各个接收端的距离相同。
图1为常规的高速走线方式，该中走线的好处为能够保持高速线的耦合走线方式，能够将不耦合的地方降到最低，但这种走线方式的弊端是会形成一种T型角，这个角会造成信号的损耗，降低信号质量。
图2为新型走线，其好处为不会形成一种星型角，不会让信号的损耗，降低信号质量，但这种走线方式的弊端就是不能够保持耦合，造成共模噪声，对信号质量同样会造成影响。
图3为星型拓扑结构，星型结构节点T到各个负载端距离大致相同，各负载端相距较远，彼此干涉小。由于星型拓扑结构驱动端到各个负载端的延迟相同，还可以有效避免时钟信号不同步的问题，通常适用于驱动端大于等于两个或者有等长要求的网络。
星型拓扑结构要求对每个分支都要进行均衡设计，因此使用星型拓扑结构时，每个分支的接收端负载要一致，并选择适当的匹配方式。这样即使在非常快的变化沿情况下仍可以得到很好的性能，但是在密度很高的PCB板上大量采用星型拓扑来布线十分困难，同时星型拓扑结构对驱动能力的要求也高。
如图4所示，通过IBIS模型搭建星型拓扑结构，I07和I08为驱动端，I09和I010为接收端，利用10欧姆的阻抗进行驱动端阻抗匹配，防止出现信号回沟或者振铃情况，然后经过单端阻抗为52.585欧姆、长度为500mil的传输线后汇总到一个节点T，经T点分叉后形成两路，经过单端阻抗为52.585欧姆、长度为3000mil的传输线，最后到达接收端。采用52.585欧姆的阻抗是为了让差分阻抗为105欧姆，更好的考虑传输线传输最差的情况。当驱动端其中一个输出有效时，其他驱动端则呈高阻状态，即当I07输出有效时，I08呈现高阻状态。
本发明实施例提出了一种针对高速信号多负载元器件走线方法，将多个驱动端汇总至一个节点，并在驱动端与节点之间利用电阻进行驱动端阻抗匹配，在节点后分叉成多路，节点与各个分路上的接收端距离相同，从而实现星型拓扑结构的构建，既能够保持高速线的耦合方式，将不耦合的地方降到最低，而且也不会增大信号的损耗以致降低信号质量，由于每个分支都采取了均衡设计，即使在非常快的变化沿情况下，仍能得到很好的性能，大大提高信号质量，降低信号损耗。
本发明实施例还公开了一种针对高速信号多负载元器件走线拓扑结构，所述拓扑结构包括：
多个驱动端、汇总节点以及多个接收端；
所述多个驱动端与汇总节点之间利用电阻进行驱动端阻抗匹配，并经传输线进行信号传输；
所述汇总节点与多个接收端之间通过传输线将信号进行传输，所述汇总节点与各个接收端的距离相同。
星型拓扑结构要求对每个分支都要进行均衡设计，因此使用星型拓扑结构时，每个分支的接收端负载要一致，并选择适当的匹配方式。这样即使在非常快的变化沿情况下仍可以得到很好的性能，但是在密度很高的PCB板上大量采用星型拓扑来布线十分困难，同时星型拓扑结构对驱动能力的要求也高。
通过IBIS模型搭建星型拓扑结构，I07和I08为驱动端，I09和I010为接收端，利用10欧姆的阻抗进行驱动端阻抗匹配，防止出现信号回沟或者振铃情况，然后经过单端阻抗为52.585欧姆、长度为500mil的传输线后汇总到一个节点T，经T点分叉后形成两路，经过单端阻抗为52.585欧姆、长度为3000mil的传输线，最后到达接收端。采用52.585欧姆的阻抗是为了让差分阻抗为105欧姆，更好的考虑传输线传输最差的情况。当驱动端其中一个输出有效时，其他驱动端则呈高阻状态，即当I07输出有效时，I08呈现高阻状态。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种针对高速信号多负载元器件走线方法，其特征在于，所述方法包括以下步骤：
S1、将多个驱动端汇总至一个节点，所述驱动端与节点之间利用电阻进行驱动端阻抗匹配，并经传输线进行信号传输；
S2、在经过节点后，分叉形成多路，通过传输线将信号传输至接收端，所述节点与各个接收端的距离相同。
2.根据权利要求1所述的一种针对高速信号多负载元器件走线方法，其特征在于，所述驱动端与节点之间的传输线单端阻抗为52.585欧姆、长度为500mil。
3.根据权利要求1所述的一种针对高速信号多负载元器件走线方法，其特征在于，所述节点与接收端之间的传输线单端阻抗为52.585欧姆、长度为3000mil。
4.根据权利要求1所述的一种针对高速信号多负载元器件走线方法，其特征在于，当驱动端其中一个输出有效时，其他驱动端则呈高阻状态。
5.一种针对高速信号多负载元器件走线拓扑结构，其特征在于，所述拓扑结构包括：
多个驱动端、汇总节点以及多个接收端；
所述多个驱动端与汇总节点之间利用电阻进行驱动端阻抗匹配，并经传输线进行信号传输；
所述汇总节点与多个接收端之间通过传输线将信号进行传输，所述汇总节点与各个接收端的距离相同。
6.根据权利要求5所述的一种针对高速信号多负载元器件走线拓扑结构，其特征在于，所述驱动端与汇总节点之间的传输线单端阻抗为52.585欧姆、长度为500mil。
7.根据权利要求5所述的一种针对高速信号多负载元器件走线拓扑结构，其特征在于，所述汇总节点与接收端之间的传输线单端阻抗为52.585欧姆、长度为3000mil。
8.根据权利要求5所述的一种针对高速信号多负载元器件走线拓扑结构，其特征在于，当驱动端其中一个输出有效时，其他驱动端则呈高阻状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910865906.2A CN110610044A (zh) | 2019-09-12 | 2019-09-12 | 一种针对高速信号多负载元器件走线方法及拓扑结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910865906.2A CN110610044A (zh) | 2019-09-12 | 2019-09-12 | 一种针对高速信号多负载元器件走线方法及拓扑结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110610044A true CN110610044A (zh) | 2019-12-24 |
Family
ID=68892751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910865906.2A Withdrawn CN110610044A (zh) | 2019-09-12 | 2019-09-12 | 一种针对高速信号多负载元器件走线方法及拓扑结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110610044A (zh) |
-
2019
- 2019-09-12 CN CN201910865906.2A patent/CN110610044A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100689967B1 (ko) | 개선된 멀티 모듈 메모리 버스 구조를 가진 메모리 시스템 | |
| CA1087258A (en) | Circuit for wire transmission of high frequency data communication pulse signals | |
| US20130207234A1 (en) | Semiconductor apparatus, signal transmission system and signal transmission method | |
| US20090224798A1 (en) | Printed circuit board and differential signaling structure | |
| US7283594B1 (en) | Impedance modulation signaling | |
| JPWO2012133755A1 (ja) | 伝送システムとバックプレーンシステム構築方法 | |
| CN111682886B (zh) | 一种采用同轴线缆进行数据传输的光纤航电网络系统 | |
| CN105244713A (zh) | 用于发射信号的电缆 | |
| US7843281B2 (en) | Circuit topology for multiple loads | |
| JPH1027049A (ja) | 相互接続バス | |
| CN101331723B (zh) | 差动信号传送装置和差动信号接收装置 | |
| CN110610044A (zh) | 一种针对高速信号多负载元器件走线方法及拓扑结构 | |
| JP5561428B2 (ja) | 伝送システムとバックプレーンシステム構築方法 | |
| Choi et al. | Multimode transceiver for high-density interconnects: Measurement and validation | |
| CN106102311B (zh) | 信号传输电路及提升接收端接收到信号的质量的方法 | |
| JP2002510831A (ja) | 非接触差動バスのコモンノイズ減少 | |
| CN103814558B (zh) | 传送装置 | |
| CN217522992U (zh) | 多层布线板及具有其的车辆设备 | |
| KR101010596B1 (ko) | 등화기 및 통신 장치 | |
| CN211959420U (zh) | 机顶盒内部的网口对接电路及智能机顶盒 | |
| KR20130113034A (ko) | 고속 캔 통신용 버스 장치 | |
| Esper-Chain et al. | A gigabit multidrop serial backplane for high-speed digital systems based on asymmetrical power splitter | |
| CN205159551U (zh) | Sma连接器到微带线转接的分离式焊盘结构 | |
| EP3836395A1 (en) | Noise suppressor | |
| CN203775239U (zh) | 一种阻抗匹配的t型拓扑电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20191224 |