CN110601696B - 一种基于双芯片实现的抗辐射高压数模转换系统及方法 - Google Patents

一种基于双芯片实现的抗辐射高压数模转换系统及方法 Download PDF

Info

Publication number
CN110601696B
CN110601696B CN201910651599.8A CN201910651599A CN110601696B CN 110601696 B CN110601696 B CN 110601696B CN 201910651599 A CN201910651599 A CN 201910651599A CN 110601696 B CN110601696 B CN 110601696B
Authority
CN
China
Prior art keywords
digital
analog conversion
die
current
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910651599.8A
Other languages
English (en)
Other versions
CN110601696A (zh
Inventor
屈若媛
张伟
张延伟
祝名
谷重阳
肖波
吕倩倩
张松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Space Technology CAST
Original Assignee
China Academy of Space Technology CAST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Space Technology CAST filed Critical China Academy of Space Technology CAST
Priority to CN201910651599.8A priority Critical patent/CN110601696B/zh
Publication of CN110601696A publication Critical patent/CN110601696A/zh
Application granted granted Critical
Publication of CN110601696B publication Critical patent/CN110601696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0827—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of electromagnetic or electrostatic field noise, e.g. preventing crosstalk by shielding or optical isolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/089—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of temperature variations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种基于双裸片实现的抗辐射高压数模转换系统及方法，包括：数模转换裸片、基准源裸片、薄膜电阻基板、第一管壳金属走线和第二管壳金属走线；基准源裸片通过第一管壳金属走线与数模转换裸片连接，用于提供片外低温漂基准参考电压值；薄膜电阻基板通过第二管壳金属走线与数模转换裸片连接，用于提供片外参考电阻值；数模转换裸片用于对输入数字信号进行电流型数模转换。本发明方法解决了由于商业流片工艺线不能提供高精度低温漂电阻及齐纳二极管而影响转换精度的问题，实现了抗辐射的高精度低温漂数模转换。

Description

一种基于双芯片实现的抗辐射高压数模转换系统及方法
技术领域
本发明涉及一种具有抗辐射高精度低温漂特性的数模转换系统及方法，属于航天领域数模转换器设计技术领域。
背景技术
数模转换电路是连接数字域与模拟域的重要硬件电路器件，在航天器姿态轨道控制领域有着重要的应用。在该方面应用中通常要求器件具有宇航抗辐射、高精度及低温漂等特性，然而对于模拟电路设计中，该三项指标存在设计折衷，现有技术通常基于单片集成电路技术路线，受限于单一流片工艺提供的有限精度电阻及基准器件，难以达到相关航天型号任务要求的辐射指标、精度和温漂要求。
发明内容
本发明的技术解决问题是：克服现有技术的不足，提供一种基于双裸片实现的抗辐射高压数模转换系统及方法，解决由于现有标准商用流片工艺不能提供高精度电阻及低温漂齐纳二极管而导致的器件辐射指标、精度和温漂指标低的问题。
本发明的技术方案是：
一种基于双裸片实现的抗辐射高压数模转换系统，包括：数模转换裸片、基准源裸片、薄膜电阻基板、第一管壳金属走线和第二管壳金属走线；
基准源裸片通过第一管壳金属走线与数模转换裸片连接，用于提供片外低温漂基准参考电压值；薄膜电阻基板通过第二管壳金属走线与数模转换裸片连接，用于提供片外参考电阻值；数模转换裸片用于对输入数字信号进行电流型数模转换。
进一步的，数模转换裸片采用抗辐射电流舵型数模转换芯片。
进一步的，采用抗辐射基准源裸片。
进一步的，采用联合封装形式，将数模转换裸片、基准源裸片、薄膜电阻基板、第一管壳金属走线和第二管壳金属走线封装在一起。
进一步的，薄膜电阻基板包括陶瓷基板和印刷在陶瓷基板上的四只薄膜电阻，其中电阻R1用于将参考电压输入转换为参考电流输出，电阻R2、R3、R4用于将数模转换后的转换电流输入转换为转换电压输出。
进一步的，电阻R2将数模转换后的转换电流输入转换为等幅的转换电压输出。
进一步的，电阻R3和电阻R4串联连接，将数模转换后的转换电流输入转换为2倍或4倍幅度的转换电压输出。
进一步的，电阻R2、R3与R4的阻值相同，R1＝2R2，且任意两只电阻的相对精度在千分之一以内。
进一步的，本发明还提出一种基于双裸片实现的抗辐射高压数模转换系统实现的数模转换方法，步骤如下：
(1)由基准源裸片提供低温漂基准参考电压给数模转换裸片；
(2)由薄膜电阻基板提供参考电阻，将参考电压转换为参考电流，并将该参考电流提供给数模转换裸片；所述参考电压为基准源裸片提供的片外低温漂基准参考电压值通过数模转换裸片提供给薄膜电阻基板。
(3)数模转换裸片依据输入数字信号对参考电流进行组织分配，进行电流型数模转换，得到模拟转换电流；
(4)由薄膜电阻基板提供参考电阻，将模拟转换电流转换为模拟转换电压输出。
本发明与现有技术相比的有益效果是：
(1)本发明采用片外高精度薄膜电阻基板，解决商用标准硅工艺片上电阻精度低的问题；
(2)本发明采用薄膜电阻基板，通过基板上相邻靠近的印刷相同工艺的电阻阵列，解决了片外分别采用多个分立相对精度低的问题；
(3)本发明采用片外低温漂基准源，解决商用标准硅工艺难以提供低温漂齐纳二极管的而导致器件温漂性能差的问题；
(4)本发明采用管壳金属走线进行裸片、基板间互联，相较于印刷电路板板级互联，减小寄生及走线长造成的干扰。
附图说明
图1是本发明基于双裸片实现的抗辐射高压数模转换系统框图；
图2为薄膜电阻基板示意图。
具体实施方式
由于宇航型号的典型应用环境，抗辐射高压高精度数模转换器有着重要的应用需求。模拟器件高精度、高压、抗辐射三个设计指标存在设计折衷，一直是宇航元器件的研制重点难点。在国产抗辐射高压高精度数模转换器SH565BRH的研制过程中，由于电源电压的高压要求选择了TSMC BCD0.25um流片工艺，然而该流片工艺不具备高精度电阻和低温漂齐纳二极管等工艺线配套器件，采用片上多晶硅电阻和带隙基准的结构，使得器件精度和温漂性能仅能达到4LSB和50ppm，难以达到使用要求。同时，通过调研，国内标准商用流片工艺线均难以满足设计要求的相关工艺，采用单片集成技术路线难以满足器件设计要求。
本发明针对国内流片工艺线现状，提出联合片外薄膜电阻基板和低温漂基准源的系统解决方案：采用特殊的薄膜电阻网络基板提供参考电阻、电流舵型的数模转换电路完成转换功能、以及基准源电路提供低温漂参考电压，可保证同时满足抗辐射指标的同时，实现高压和高精度的设计，对标进口器件的相关性能，满足型号的使用需求。
具体的，如图1所示，本发明提出的一种基于双裸片实现的抗辐射高压数模转换系统，包括：数模转换裸片、基准源裸片、薄膜电阻基板、第一管壳金属走线和第二管壳金属走线；
基准源裸片通过第一管壳金属走线与数模转换裸片连接，用于提供片外低温漂基准参考电压值；薄膜电阻基板通过第二管壳金属走线与数模转换裸片连接，用于提供片外参考电阻值；数模转换裸片用于对输入数字信号进行电流型数模转换。
数模转换裸片采用抗辐射电流舵型数模转换芯片。采用抗辐射基准源裸片。采用联合封装形式，将数模转换裸片、基准源裸片、薄膜电阻基板、第一管壳金属走线和第二管壳金属走线封装在一起。
如图2所示，薄膜电阻基板包括陶瓷基板和印刷在陶瓷基板上的四只薄膜电阻，其中电阻R1用于将参考电压输入转换为参考电流输出，电阻R2、R3、R4用于将数模转换后的转换电流输入转换为转换电压输出。电阻R2将数模转换后的转换电流输入转换为等幅的转换电压输出。
电阻R3和电阻R4串联连接，将数模转换后的转换电流输入转换为2倍或4倍幅度的转换电压输出。电阻R2、R3与R4的阻值相同，R1＝2R2，且任意两只电阻的相对精度在千分之一以内。
上述数模转换系统的工作原理如下：
第一步由基准源裸片提供低温漂基准参考电压给数模转换裸片
基准源裸片产生一个低温漂参考电压给数模转换裸片。
第二步由薄膜电阻基板提供参考电阻，将参考电压转换为参考电流，并将该参考电流提供给数模转换裸片。参考电压为基准源裸片提供的片外低温漂基准参考电压值通过数模转换裸片提供给薄膜电阻基板。
电流舵型数模转换器的一个核心参考为满幅电流，而满幅电流由片外低温漂参考电压和片外高精度电阻分压得到，如公式1因此第一步得到低温漂基准电压，为第二步提供分压。
IFS＝Vref/Rref (1)
其中，IFS为满幅电流，Vref为参考电压，Rref为参考电阻。
依据公式1，满幅电流由第一步得到的基准电压和本步片外提供的高精度电阻分压得到。
第三步数模转换裸片依据输入数字信号对参考电流进行组织分配，进行电流型数模转换，得到模拟转换电流。
最小有效电流为数模转换器每次可分配组合的最小电流值，不同位数精度的输出摆幅与最小有效电流的关系如公式2所示。根据输入的数字码控制分配最小有效电流，通过对高中低各段位的电流分配组合，形成对应该数字码的电流值，如公式3所示。
IFS＝2N*ILSB (2)
其中，IFS为满幅电流，N为有效位数，ILSB为最小有效电流。
Iout＝D*ILSB (3)
其中，Iout为输出电流，D为输入数字值，ILSB为最小有效电流。
第四步由薄膜电阻基板提供参考电阻，将模拟转换电流转换为模拟转换电压输出。
根据下公式4，最终的模拟输出电压由第二步提供的片外高精度电阻与第三部得到的输出电流得到。
Vout＝Rref*Iout (4)
其中，Vout为输出电压，Rref为参考电阻，Iout为输出电流。
至此完成了一次数模转换。
本发明相对于现有技术，采用片外高精度薄膜电阻和低温漂基准源电路，有效提高了抗辐射数模转换电路的精度和温漂性能。例如在国产SHDA565BRH的研制中，通过采用以上技术路线和系统方法，实现了1LSB精度和6ppm的低温漂性能，使得该器件可以替代进口对标产品，满足相关型号应用。
本发明说明书中未作详细描述的内容属本领域专业技术人员的公知技术。

Claims (8)

1.一种基于双裸片实现的抗辐射高压数模转换系统，其特征在于，包括：数模转换裸片、基准源裸片、薄膜电阻基板、第一管壳金属走线和第二管壳金属走线；
基准源裸片通过第一管壳金属走线与数模转换裸片连接，用于提供片外低温漂基准参考电压值；薄膜电阻基板通过第二管壳金属走线与数模转换裸片连接，用于提供片外参考电阻值；数模转换裸片用于对输入数字信号进行电流型数模转换；
采用联合封装形式，将数模转换裸片、基准源裸片、薄膜电阻基板、第一管壳金属走线和第二管壳金属走线封装在一起；
薄膜电阻基板包括陶瓷基板和印刷在陶瓷基板上的四只薄膜电阻，其中电阻R1用于将参考电压输入转换为参考电流输出，电阻R2、R3、R4用于将数模转换后的转换电流输入转换为转换电压输出。
2.根据权利要求1所述的一种基于双裸片实现的抗辐射高压数模转换系统，其特征在于：数模转换裸片采用抗辐射电流舵型数模转换芯片。
3.根据权利要求1所述的一种基于双裸片实现的抗辐射高压数模转换系统，其特征在于：采用抗辐射基准源裸片。
4.根据权利要求1所述一种基于双裸片实现的抗辐射高压数模转换系统，其特征在于：电阻R2将数模转换后的转换电流输入转换为等幅的转换电压输出。
5.根据权利要求1所述一种基于双裸片实现的抗辐射高压数模转换系统，其特征在于：电阻R3和电阻R4串联连接，将数模转换后的转换电流输入转换为2倍或4倍幅度的转换电压输出。
6.根据权利要求1所述一种基于双裸片实现的抗辐射高压数模转换系统，其特征在于：电阻R2、R3与R4的阻值相同，R1＝2R2，且任意两只电阻的相对精度在千分之一以内。
7.一种根据权利要求1所述基于双裸片实现的抗辐射高压数模转换系统实现的数模转换方法，其特征在于步骤如下：
(1)由基准源裸片提供低温漂基准参考电压给数模转换裸片；
(2)由薄膜电阻基板提供参考电阻，将参考电压转换为参考电流，并将该参考电流提供给数模转换裸片；
(3)数模转换裸片依据输入数字信号对参考电流进行组织分配，进行电流型数模转换，得到模拟转换电流；
(4)由薄膜电阻基板提供参考电阻，将模拟转换电流转换为模拟转换电压输出。
8.根据权利要求7所述数模转换方法，其特征在于：所述步骤(2)中参考电压为基准源裸片提供的片外低温漂基准参考电压值通过数模转换裸片提供给薄膜电阻基板。
CN201910651599.8A 2019-07-18 2019-07-18 一种基于双芯片实现的抗辐射高压数模转换系统及方法 Active CN110601696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910651599.8A CN110601696B (zh) 2019-07-18 2019-07-18 一种基于双芯片实现的抗辐射高压数模转换系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910651599.8A CN110601696B (zh) 2019-07-18 2019-07-18 一种基于双芯片实现的抗辐射高压数模转换系统及方法

Publications (2)

Publication Number Publication Date
CN110601696A CN110601696A (zh) 2019-12-20
CN110601696B true CN110601696B (zh) 2023-08-11

Family

ID=68852847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910651599.8A Active CN110601696B (zh) 2019-07-18 2019-07-18 一种基于双芯片实现的抗辐射高压数模转换系统及方法

Country Status (1)

Country Link
CN (1) CN110601696B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116388706B (zh) * 2022-12-13 2023-10-20 无锡前诺德半导体有限公司 半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771012A (en) * 1996-09-11 1998-06-23 Harris Corporation Integrated circuit analog-to-digital converter and associated calibration method and apparatus
EP0889596A2 (en) * 1997-06-30 1999-01-07 Harris Corporation Method and apparatus for calibrating integrated circuit analog-to-digital converters
CN101320278A (zh) * 2008-06-25 2008-12-10 苏州中科半导体集成技术研发中心有限公司 Cmos基准源
CN102376708A (zh) * 2010-08-24 2012-03-14 意法半导体有限公司 用于无过孔薄膜电阻器的横向连接
CN104052491A (zh) * 2014-06-25 2014-09-17 中国电子科技集团公司第五十八研究所 数模转换器
CN206058021U (zh) * 2016-09-29 2017-03-29 西安微电子技术研究所 一种抗辐照二阶补偿高精度、低温漂带隙基准电压源电路
CN206595967U (zh) * 2017-03-23 2017-10-27 苏州博芯联电子科技有限公司 一种减小运放输入失调电压的修调电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205462B2 (en) * 2014-12-17 2019-02-12 Analog Devices, Inc. SAR ADCs with dedicated reference capacitor for each bit capacitor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771012A (en) * 1996-09-11 1998-06-23 Harris Corporation Integrated circuit analog-to-digital converter and associated calibration method and apparatus
EP0889596A2 (en) * 1997-06-30 1999-01-07 Harris Corporation Method and apparatus for calibrating integrated circuit analog-to-digital converters
CN101320278A (zh) * 2008-06-25 2008-12-10 苏州中科半导体集成技术研发中心有限公司 Cmos基准源
CN102376708A (zh) * 2010-08-24 2012-03-14 意法半导体有限公司 用于无过孔薄膜电阻器的横向连接
CN104052491A (zh) * 2014-06-25 2014-09-17 中国电子科技集团公司第五十八研究所 数模转换器
CN206058021U (zh) * 2016-09-29 2017-03-29 西安微电子技术研究所 一种抗辐照二阶补偿高精度、低温漂带隙基准电压源电路
CN206595967U (zh) * 2017-03-23 2017-10-27 苏州博芯联电子科技有限公司 一种减小运放输入失调电压的修调电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hokyu Lee.A 6-bit 2.5-GS/s Time-Interleaved Analog-to-Digital Converter Using Resistor-Array Sharing Digital-to-Analog Converter.《 IEEE Transactions on Very Large Scale Integration (VLSI) Systems》.2014, *

Also Published As

Publication number Publication date
CN110601696A (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
US7903013B2 (en) Semiconductor device
CN106130557B (zh) 一种比较器失调电压自校正电路
CN105210298B (zh) 多串数模转换器
Tesch et al. A low glitch 14-b 100-MHz D/A converter
CN110601696B (zh) 一种基于双芯片实现的抗辐射高压数模转换系统及方法
CN103812507A (zh) 串型dac充电升压系统和方法
US20100315277A1 (en) Digital to analog converters having circuit architectures to overcome switch losses
WO2019057052A1 (zh) 电容阵列、逐次逼近型模数转换器以及电容阵列板
US8583714B2 (en) ROM-based direct digital synthesizer with pipeline delay circuit
Caragiulo et al. A 2✖ Time-Interleaved 28-GS/s 8-Bit 0.03-mm 2 Switched-Capacitor DAC in 16-nm FinFET CMOS
Zhou et al. A 10-bit, 100-MHz CMOS linear interpolation DAC
Kertis et al. A 20 GS/s 5-bit SiGe BiCMOS dual-Nyquist flash ADC with sampling capability up to 35 GS/s featuring offset corrected exclusive-or comparators
US20130120176A1 (en) Resistive digital-to-analog conversion
Ghafarian et al. A digital calibration technique canceling non-linear switch and package impedance effects of a 1.6 gs/s tx-dac in 28 nm cmos
CN113114246B (zh) 高精度微电流线性校准电路
Agarwal Design of Low Power 8-Bit Digital-to-Analog Converter with Good Voltage-Stability
CN108649957A (zh) 带校准型归一化桥接电容转换电路
Borremans et al. A low power, 10-bit CMOS D/A converter for high speed applications
Weiss A 1 Gs/s 8-bit GaAs DAC with on-chip current sources
Bae et al. A 3 V 12b 100 MS/s CMOS D/A converter for high-speed system applications
CN105630064A (zh) 用于光模块中apd器件升压调节的数模转换电路
JP4500439B2 (ja) 半導体装置
US6844838B2 (en) Digital to analog converter having a low power semi-analog finite impulse response circuit
CN212675389U (zh) 一种应用于激光器中的模拟信号输出电路
Kwon et al. A 6b 1.4 GS/s 11.9 mW 0.11 mm 2 65nm CMOS DAC with a 2-D INL bounded switching scheme

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant