CN116388706B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN116388706B
CN116388706B CN202211602574.7A CN202211602574A CN116388706B CN 116388706 B CN116388706 B CN 116388706B CN 202211602574 A CN202211602574 A CN 202211602574A CN 116388706 B CN116388706 B CN 116388706B
Authority
CN
China
Prior art keywords
resistor
circuit node
amplifier
semiconductor device
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211602574.7A
Other languages
English (en)
Other versions
CN116388706A (zh
Inventor
张亮
李秉纬
黄斌
陈凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Qiannuode Semiconductor Co ltd
Original Assignee
Wuxi Qiannuode Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Qiannuode Semiconductor Co ltd filed Critical Wuxi Qiannuode Semiconductor Co ltd
Priority to CN202211602574.7A priority Critical patent/CN116388706B/zh
Publication of CN116388706A publication Critical patent/CN116388706A/zh
Application granted granted Critical
Publication of CN116388706B publication Critical patent/CN116388706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件，包括：第一裸晶片和第二裸晶片，所述第一裸晶片上形成有运放模块，所述第二裸晶片上形成有电阻网络模块，所述运放模块接收外部输入的第一电压和外部输入的第二电压，通过与可动态调节阻值的所述电阻网络模块的配合完成运算放大，向后级电路输出一调节电压。本申请通过将电阻网络模块和运放模块分别设计在不同裸晶片上，再通过键合使所述电阻网络模块嵌于所述运放模块中，可以在不配置整体运放进行测试的情况下，单独对所述第二裸晶片上的电阻网络模块进行激光修调，通过简单的电阻测量工艺、激光切割工艺将述第二裸晶片上的电阻网络模块的电阻值修调为期望的阻值，优化了运放的修调模式，简化了修调流程，缩短了修调时间。

Description

半导体器件
技术领域
本发明涉及集成电路技术领域，特别涉及一种半导体器件。
背景技术
现有的仪表放大器一般是通过内部的高精度高匹配电阻网络实现高共模抑制比和精确的可调增益。
目前典型仪表放大器采用特殊的薄膜电阻工艺配合在线的电阻修调方式来获得高精度高匹配电阻。这类方法目前在实现上存在下列两个问题：
首先，工艺流程中必须具备薄膜电阻工艺选项，该流程仅限于极个别的高性能模拟工艺中，在普通的工艺中集成该工艺难度大，研发周期长；
其次，激光修调过程复杂，需要在线实时测试用激光在薄膜电阻上进行在线切割，从而获得精准的阻值，实现高精度与高匹配，整个工艺流程时间长，流程复杂。
发明内容
本发明的目的在于提供一种半导体器件，以解决目前仪表放大器的电阻修调工艺难度大、修调过程复杂等问题中的至少一个问题。
为解决上述技术问题，本发明提供一种半导体器件，包括：第一裸晶片和第二裸晶片，所述第二裸晶片键合在所述第一裸晶片上；其中，所述第一裸晶片上形成有运放模块，所述第二裸晶片上形成有电阻网络模块，所述电阻网络模块通过多个电路节点的键合连接嵌于所述运放模块中；
其中，所述运放模块被配置为：
所述运放模块接收外部输入的第一电压和外部输入的第二电压，通过与外部接入的第一电阻和和可动态调节阻值的所述电阻网络模块的配合完成运算放大，向后级电路输出一调节电压。
可选的，在所述半导体器件中，所述电阻网络模块包括：第二电阻、第三电阻、第四电阻、第五电阻、第六电阻和第七电阻，其中，
所述第二电阻、所述第四电阻和所述第六电阻依次串联，所述第三电阻、所述第五电阻和所述第七电阻依次串联，远离所述第四电阻的所述第二电阻的一端形成有第一电路节点，远离所述第五电阻的所述第三电阻的一端形成有第二电路节点，所述第二电阻和所述第四电阻之间形成有第三电路节点，所述第三电阻和所述第五电阻之间形成有第四电路节点，所述第四电阻和所述第六电阻之间形成有第五电路节点，所述第五电阻和所述第七电阻之间形成有第六电路节点，远离所述第四电阻的所述第六电阻的一端形成有第七电路节点，远离所述第五电阻的所述第七电阻的一端接外部的地端。
可选的，在所述半导体器件中，所述运放模块包括：第一放大器、第二放大器和第三放大器，其中，所述第一放大器的第一输入端接收外部输入的第一电压，所述第一放大器的第二输入端连接所述第一电路节点，所述第一放大器的输出端连接所述第三电路节点；所述第二放大器的第一输入端接收外部输入的第二电压，所述第二放大器的第二输入端连接所述第二电路节点，所述第二放大器的输出端连接所述第四电路节点；所述第三放大器的第一输入端连接所述第五电路节点，所述第三放大器的第二输入端连接所述第六电路节点，所述第三放大器的输出端连接所述第七电路节点并向后级电路输出所述调节电压。
可选的，在所述半导体器件中，所述第二电阻的阻值与所述第三电阻的阻值相同。
可选的，在所述半导体器件中，通过电阻测量获取所述第四电阻、所述第五电阻、所述第六电阻和所述第七电阻的阻值；根据所述第四电阻、所述第五电阻、所述第六电阻和所述第七电阻的阻值，利用激光切割工艺调节所述第四电阻、所述第五电阻、所述第六电阻和所述第七电阻中至少一个电阻的导电截面积，以调节所述第四电阻、所述第五电阻、所述第六电阻和所述第七电阻中至少一个电阻的阻值。
可选的，在所述半导体器件中，所述第四电阻的阻值、所述第五电阻的阻值、所述第六电阻的阻值和所述第七电阻的阻值均相同。
可选的，在所述半导体器件中，所述半导体器件的电压增益的计算公式为：
其中，G为所述半导体器件的电压增益，r1为所述第一电阻的阻值，r2为所述第二电阻的阻值，r3为所述第三电阻的阻值。
可选的，在所述半导体器件中，所述第二裸晶片中形成多个填充金属材料的接触孔，所述第一电路节点、所述第二电路节点、所述第三电路节点、所述第四电路节点、所述第五电路节点、所述第六电路节点和所述第七电路节点分别对应一个所述接触孔，通过所述接触孔，所述第一电路节点、所述第二电路节点、所述第三电路节点、所述第四电路节点、所述第五电路节点、所述第六电路节点和所述第七电路节点分别引出至与所述第一裸晶片键合的所述第二裸晶片的背面。
本申请技术方案，至少包括如下优点：
本申请通过将电阻网络模块和运放模块分别设计在不同裸晶片上，再通过键合使所述电阻网络模块嵌于所述运放模块中，可以在不配置整体运放进行调试以及不影响所述第一裸晶片上的运放模块的情况下，单独对所述第二裸晶片上的电阻网络模块进行激光修调，可以通过简单的电阻测量方式(U/I)获取电阻网络模块的所有电阻的阻值，然后可以根据电阻网络模块的电阻的阻值再有针对性地进行激光修调，将电阻网络模块的电阻的电阻值修调为期望的阻值，优化了运放器件的修调模式，简化了修调流程，缩短了修调时间。
进一步的，所述电阻网络模块单独形成于所述第二裸晶片上，可以集中地在一个半导体制备工艺上实现，不需要开发新的工艺步骤，简化了工艺流程，降低了整体的生产成本。
附图说明
图1是本发明实施例的半导体器件的结构图；
图2是本发明实施例的运放模块的电路结构示意图；
图3是本发明实施例的电阻网络模块的电路结构示意图；
图4是本发明实施例的半导体器件的电路结构示意图；
其中，附图标记说明如下：
10-第一裸晶片，20-第二裸晶片。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明提供一种半导体器件，参考图1，图1是本发明实施例的半导体器件的结构图，所述半导体器件包括：第一裸晶片10和第二裸晶片20，所述第二裸晶片20键合在所述第一裸晶片10上。
进一步的，参考图2和图3，图2是本发明实施例的运放模块的电路结构示意图，图3是本发明实施例的电阻网络模块的电路结构示意图。所述第一裸晶片10上形成有运放模块，所述第二裸晶片20上形成有电阻网络模块，所述电阻网络模块通过多个电路节点的键合连接嵌于所述运放模块中。
参考图4，图4是本发明实施例的半导体器件的电路结构示意图，所述半导体器件还包括：外部接入的第一电阻R1，所述第一电阻R1可以通过电路节点嵌于所述电阻网络模块中。本实施例可以根据实际需要的电压增益更换阻值不同的所述第一电阻R1。
在本实施例中，所述运放模块被配置为：所述运放模块分别接收外部输入的第一电压Vin+和外部输入的第二电压Vin-，通过与所述第一电阻R1和可动态调节阻值的所述电阻网络模块的配合完成运算放大，向后级电路输出一调节电压Vout。
如图3所示，所述电阻网络模块包括：第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7，其中，所述第二电阻R2、所述第四电阻R4和所述第六电阻R6依次串联，所述第三电阻R3、所述第五电阻R5和所述第七电阻R7依次串联，远离所述第四电阻R4的所述第二电阻R2的一端形成有第一电路节点P1，远离所述第五电阻R5的所述第三电阻R3的一端形成有第二电路节点P2，所述第二电阻R2和所述第四电阻R4之间形成有第三电路节点P3，所述第三电阻R3和所述第五电阻R5之间形成有第四电路节点P4，所述第四电阻R4和所述第六电阻R6之间形成有第五电路节点P5，所述第五电阻R5和所述第七电阻R7之间形成有第六电路节点P6，远离所述第四电阻R4的所述第六电阻R6的一端形成有第七电路节点P7，远离所述第五电阻R5的所述第七电阻R7的一端接外部的地端。
如图2所示，所述运放模块包括：第一放大器A1、第二放大器A2和第三放大器A3。
其中，所述第一放大器A1的第一输入端接收外部输入的第一电压Vin+，所述第一放大器A1的第二输入端连接所述第一电路节点P1，所述第一放大器的输出端连接所述第三电路节点P3；所述第二放大器A2的第一输入端接收外部输入的第二电压Vin-，所述第二放大器A2的第二输入端连接所述第二电路节点P2，所述第二放大器A2的输出端连接所述第四电路节点P4；所述第三放大器A3的第一输入端连接所述第五电路节点P5，所述第三放大器A3的第二输入端连接所述第六电路节点P6，所述第三放大器A3的输出端连接所述第七电路节点P7并向后级电路输出所述调节电压Vout。
在本实施例中，所述电阻网络模块可以制备(设计)在所述第二裸晶片20的正面。
进一步的，所述第二裸晶片20中形成多个填充金属材料的接触孔(未图示)，所述第一电路节点P1、所述第二电路节点P2、所述第三电路节点P3、所述第四电路节点P4、所述第五电路节点P5、所述第六电路节点P6和所述第七电路节点P7分别对应一个所述接触孔，通过填充金属材料的所述接触孔，所述第一电路节点P1、所述第二电路节点P2、所述第三电路节点P3、所述第四电路节点P4、所述第五电路节点P5、所述第六电路节点P6和所述第七电路节点P7分别引出至与所述第一裸晶片10键合的所述第二裸晶片20的背面，使得所述第一电路节点P1、所述第二电路节点P2、所述第三电路节点P3、所述第四电路节点P4、所述第五电路节点P5、所述第六电路节点P6和所述第七电路节点P7与所述第一裸晶片10上对应的电路节点分别完成键合。
优选的，所述第二电阻R2的阻值与所述第三电阻R3的阻值设置为相同。本实施例可以直接通过电阻测量的方式获取所述第二电阻R2、所述第三电阻R3的阻值，然后根据测量到的所述第二电阻R2、所述第三电阻R3的阻值，利用激光切割工艺调节所述第二电阻R2、所述第三电阻R3中至少一个电阻的导电截面积，从而将所述第二电阻R2的阻值和所述第三电阻R3的阻值调节为相同。
在本实施例中，可以直接通过电阻测量的方式获取所述第四电阻R4的阻值、所述第五电阻R5的阻值、所述第六电阻R6的阻值、所述第七电阻R7的阻值；根据所述第四电阻R4的阻值、所述第五电阻R5的阻值、所述第六电阻R6的阻值和所述第七电阻R7的阻值，利用激光切割工艺调节所述第四电阻R4、所述第五电阻R5、所述第六电阻R6和所述第七电阻R7中至少一个电阻的导电截面积，以调节所述第四电阻R4、所述第五电阻R5、所述第六电阻R6和第七电阻R7中至少一个电阻的阻值。
较佳的，可以通过先电阻测量，再激光修调的方式，将所述第四电阻R4的阻值、所述第五电阻R5的阻值、所述第六电阻R6的阻值和所述第七电阻R7的阻值修调为相同。
进一步的，本实施例在修调所述第四电阻R4的阻值、所述第五电阻R5的阻值、所述第六电阻R6的阻值和所述第七电阻R7的阻值的同时也可以调节外部接入的所述第一电阻R1的阻值，主要采用直接更换不同阻值的所述第一电阻R1的方式，来实现所述半导体器件的电压增益调节。
在本实施例中，如图4所示，在所述第二电阻R2的阻值和所述第三电阻R3的阻值修调为相同，以及所述第四电阻R4的阻值、所述第五电阻R5的阻值、所述第六电阻R6的阻值和所述第七电阻R7的阻值修调为相同时，根据本领域技术人员掌握的模电知识，可以获取所述半导体器件的电压增益，其中，所述半导体器件的电压增益的计算公式为：
其中，G为所述半导体器件的电压增益，r1为所述第一电阻R1的阻值，r2为所述第二电阻R2的阻值，r3为所述第三电阻的阻值。
综上所述，本发明提供了一种半导体器件，包括：堆叠的第一裸晶片10和第二裸晶片20，所述第一裸晶片10上形成有运放模块，所述第二裸晶片20上形成有电阻网络模块，所述运放模块接收外部输入的第一电压Vin+和外部输入的第二电压Vin-，通过与外部接入的第一电阻和可动态调节阻值的所述电阻网络模块的配合完成运算放大，向后级电路输出一调节电压Vout。本申请通过将电阻网络模块和运放模块分别设计在第一裸晶片10和第二裸晶片20上，再通过键合使所述电阻网络模块嵌于所述运放模块中，可以在不配置整体运放器件的参数进行调试以及不影响所述第一裸晶片上的运放模块的情况下，单独对所述第二裸晶片上的电阻网络模块进行激光修调，可以通过简单的电阻测量方式(U/I)获取电阻网络模块的所有电阻的阻值，然后可以根据电阻网络模块的电阻的阻值再有针对性地进行激光修调，将电阻网络模块的电阻的电阻值修调为期望的阻值，优化了运放器件的修调模式，简化了修调流程，缩短了修调时间。进一步的，所述电阻网络模块单独形成于所述第二裸晶片上，可以集中地在一个半导体制备工艺上实现，不需要进行一片式的集成电路薄膜电阻的制备工艺，不需要开发新的工艺步骤，简化了工艺流程，降低了整体的生产成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种半导体器件，其特征在于，包括：第一裸晶片和第二裸晶片，所述第二裸晶片键合在所述第一裸晶片上；其中，所述第一裸晶片上形成有运放模块，所述第二裸晶片上形成有电阻网络模块，所述电阻网络模块通过多个电路节点的键合连接嵌于所述运放模块中；其中，所述运放模块被配置为：
所述运放模块接收外部输入的第一电压和外部输入的第二电压，通过与外部接入的第一电阻和可动态调节阻值的所述电阻网络模块的配合完成运算放大，向后级电路输出一调节电压；
所述电阻网络模块包括：第二电阻、第三电阻、第四电阻、第五电阻、第六电阻和第七电阻，其中，所述第二电阻、所述第四电阻和所述第六电阻依次串联，所述第三电阻、所述第五电阻和所述第七电阻依次串联；
通过电阻测量获取所述第四电阻、所述第五电阻、所述第六电阻和所述第七电阻的阻值；根据所述第四电阻、所述第五电阻、所述第六电阻和所述第七电阻的阻值，利用激光切割工艺调节所述第四电阻、所述第五电阻、所述第六电阻和所述第七电阻中至少一个电阻的导电截面积，以调节所述第四电阻、所述第五电阻、所述第六电阻和所述第七电阻中至少一个电阻的阻值。
2.根据权利要求1所述的半导体器件，其特征在于，所述电阻网络模块包括：第二电阻、第三电阻、第四电阻、第五电阻、第六电阻和第七电阻，其中，所述第二电阻、所述第四电阻和所述第六电阻依次串联，所述第三电阻、所述第五电阻和所述第七电阻依次串联，远离所述第四电阻的所述第二电阻的一端形成有第一电路节点，远离所述第五电阻的所述第三电阻的一端形成有第二电路节点，所述第二电阻和所述第四电阻之间形成有第三电路节点，所述第三电阻和所述第五电阻之间形成有第四电路节点，所述第四电阻和所述第六电阻之间形成有第五电路节点，所述第五电阻和所述第七电阻之间形成有第六电路节点，远离所述第四电阻的所述第六电阻的一端形成有第七电路节点，远离所述第五电阻的所述第七电阻的一端接外部的地端。
3.根据权利要求2所述的半导体器件，其特征在于，所述运放模块包括：第一放大器、第二放大器和第三放大器，其中，
所述第一放大器的第一输入端接收外部输入的第一电压，所述第一放大器的第二输入端连接所述第一电路节点，所述第一放大器的输出端连接所述第三电路节点；所述第二放大器的第一输入端接收外部输入的第二电压，所述第二放大器的第二输入端连接所述第二电路节点，所述第二放大器的输出端连接所述第四电路节点；所述第三放大器的第一输入端连接所述第五电路节点，所述第三放大器的第二输入端连接所述第六电路节点，所述第三放大器的输出端连接所述第七电路节点并向后级电路输出所述调节电压。
4.根据权利要求3所述的半导体器件，其特征在于，所述第二电阻的阻值与所述第三电阻的阻值相同。
5.根据权利要求4所述的半导体器件，其特征在于，通过电阻测量获取所述第四电阻、所述第五电阻、所述第六电阻和所述第七电阻的阻值；根据所述第四电阻、所述第五电阻、所述第六电阻和所述第七电阻的阻值，利用激光切割工艺调节所述第四电阻、所述第五电阻、所述第六电阻和所述第七电阻中至少一个电阻的导电截面积，以调节所述第四电阻、所述第五电阻、所述第六电阻和所述第七电阻中至少一个电阻的阻值。
6.根据权利要求5所述的半导体器件，其特征在于，所述第四电阻的阻值、所述第五电阻的阻值、所述第六电阻的阻值和所述第七电阻的阻值均相同。
7.根据权利要求6所述的半导体器件，其特征在于，所述半导体器件的电压增益的计算公式为：
其中，G为所述半导体器件的电压增益，r1为所述第一电阻的阻值，r2为所述第二电阻的阻值，r3为所述第三电阻的阻值。
8.根据权利要求3所述的半导体器件，其特征在于，所述第二裸晶片中形成多个填充金属材料的接触孔，所述第一电路节点、所述第二电路节点、所述第三电路节点、所述第四电路节点、所述第五电路节点、所述第六电路节点和所述第七电路节点分别对应一个所述接触孔，通过所述接触孔，所述第一电路节点、所述第二电路节点、所述第三电路节点、所述第四电路节点、所述第五电路节点、所述第六电路节点和所述第七电路节点分别引出至与所述第一裸晶片键合的所述第二裸晶片的背面。
CN202211602574.7A 2022-12-13 2022-12-13 半导体器件 Active CN116388706B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211602574.7A CN116388706B (zh) 2022-12-13 2022-12-13 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211602574.7A CN116388706B (zh) 2022-12-13 2022-12-13 半导体器件

Publications (2)

Publication Number Publication Date
CN116388706A CN116388706A (zh) 2023-07-04
CN116388706B true CN116388706B (zh) 2023-10-20

Family

ID=86963898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211602574.7A Active CN116388706B (zh) 2022-12-13 2022-12-13 半导体器件

Country Status (1)

Country Link
CN (1) CN116388706B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876070B1 (en) * 2000-10-04 2005-04-05 Analog Devices, Inc. Repatterned integrated circuit chip package
JP2007103391A (ja) * 2005-01-06 2007-04-19 Mitsubishi Electric Corp 半導体増幅器
CN102891113A (zh) * 2012-10-18 2013-01-23 贵州振华风光半导体有限公司 高灵敏温控厚膜混合集成电路的集成方法
CN206595967U (zh) * 2017-03-23 2017-10-27 苏州博芯联电子科技有限公司 一种减小运放输入失调电压的修调电路
CN110601696A (zh) * 2019-07-18 2019-12-20 中国空间技术研究院 一种基于双芯片实现的抗辐射高压数模转换系统及方法
JP2020080486A (ja) * 2018-11-13 2020-05-28 ローム株式会社 増幅器
CN212343738U (zh) * 2020-05-07 2021-01-12 芯海科技（深圳）股份有限公司 漂移电压校正电路、集成电路和电子设备
CN216597585U (zh) * 2021-12-13 2022-05-24 贵州振华风光半导体股份有限公司 一种可修调电性能的集成电路结构
CN114928338A (zh) * 2022-06-02 2022-08-19 贵州振华风光半导体股份有限公司 一种混合集成运算放大器失调性能修调方法及其修调结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008005312B4 (de) * 2008-01-21 2013-09-05 Texas Instruments Deutschland Gmbh Optimiertes Widerstandsnetzwerk für programmierbare Transkonduktanzstufe
US11302617B2 (en) * 2008-09-06 2022-04-12 Broadpak Corporation Scalable semiconductor interposer integration
US8138830B2 (en) * 2009-04-03 2012-03-20 Qualcomm, Incorporated Variable gain instrumentation amplifier

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876070B1 (en) * 2000-10-04 2005-04-05 Analog Devices, Inc. Repatterned integrated circuit chip package
JP2007103391A (ja) * 2005-01-06 2007-04-19 Mitsubishi Electric Corp 半導体増幅器
CN102891113A (zh) * 2012-10-18 2013-01-23 贵州振华风光半导体有限公司 高灵敏温控厚膜混合集成电路的集成方法
CN206595967U (zh) * 2017-03-23 2017-10-27 苏州博芯联电子科技有限公司 一种减小运放输入失调电压的修调电路
JP2020080486A (ja) * 2018-11-13 2020-05-28 ローム株式会社 増幅器
CN110601696A (zh) * 2019-07-18 2019-12-20 中国空间技术研究院 一种基于双芯片实现的抗辐射高压数模转换系统及方法
CN212343738U (zh) * 2020-05-07 2021-01-12 芯海科技（深圳）股份有限公司 漂移电压校正电路、集成电路和电子设备
CN216597585U (zh) * 2021-12-13 2022-05-24 贵州振华风光半导体股份有限公司 一种可修调电性能的集成电路结构
CN114928338A (zh) * 2022-06-02 2022-08-19 贵州振华风光半导体股份有限公司 一种混合集成运算放大器失调性能修调方法及其修调结构

Also Published As

Publication number Publication date
CN116388706A (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
US20180356295A1 (en) System for on-chip temperature measurement in integrated circuits
US7138868B2 (en) Method and circuit for trimming a current source in a package
US6404222B1 (en) Chip capacitance measurement circuit
JPH02257017A (ja) 温度補償回路
US20020053916A1 (en) Physical quantity detection device
CN116388706B (zh) 半导体器件
US7031855B2 (en) Current sense resistor circuit with averaging Kelvin sense features
US4428976A (en) Geometric balance adjustment of thin film strain gage sensors
CN113702710A (zh) 电阻测试电路及电阻测试方法
CN209233811U (zh) 一种修调电路
CN108572273B (zh) 低电流测量电路及其测量方法
CN106768516B (zh) 一种高温压力传感器专用集成电路
WO2021169927A1 (zh) 混频器有效供电电压计算方法
Scarioni et al. New generation of crystal quartz thin-film multijunction thermal converters
CN202150010U (zh) 一种基于pvdf的浸没式光刻机流场压力传感器
CN207991564U (zh) 一种激光调值高精度霍尔传感器
CN113984251B (zh) 一种硅压阻式压力传感器的调试方法
JPH0125425B2 (zh)
JPH01167623A (ja) 応力センサ
JP2674198B2 (ja) 半導体圧力センサの零点調整回路
CN217606302U (zh) 一种电压偏置电路
CN219738060U (zh) 一种uA级别高精度恒流源系统
KR0140949B1 (ko) 반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치
CN108534805A (zh) 一种激光调值高精度霍尔传感器及其激光调值方法
CN105588967A (zh) 多芯电缆导通电阻测量用惠斯通电桥

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant