CN110601661A - 一种cmos毫米波有源准环形器 - Google Patents

Abstract

本发明属于毫米波通信领域，具体为一种CMOS毫米波有源准环形器，用以克服传统铁氧体环形器体积大、成本高、且难以实现芯片内的集成的问题，本发明毫米波有源准环形器基于CMOS工艺，不仅成本低、体积小、隔离度高，而且能够很好的和系统集成；同时，本发明采用一对变压器型差分电感，显著提高了CMOS工艺中电感的品质因数，进一步降低了环形器的插入损耗，并且减小了芯片的面积，进一步节约了成本。综上，本发明提供一种成本低、体积小、隔离度高、且易于集成的毫米波有源准环形器。

Description

一种CMOS毫米波有源准环形器

技术领域

本发明属于毫米波通信领域，具体为一种CMOS毫米波有源准环形器。

背景技术

随着智能手机等设备的普及，2.4GHz频段目前已经基本饱和，而在802.11ac推出后，预计5GHz频段也将很快趋于饱和；届时，5GHz及以下的无线电频谱将逐渐稀缺；而与此同时，许多处在毫米波频段的频谱并没有被利用，因此毫米波通信可以大大增加频谱带宽，从而提高数据传输速率。

全双工通信要求数据同频同时收发，因此全双工收发机相比于半双工收发机具有频带利用率高，传输速率快等优点。一种常见的全双工收发机如图5所示，在全双工收发系统中，环形器连接着功率放大器(PA)，收发天线(ANT)和低噪声放大器(LNA)，它的作用是将PA的输出传递到ANT，同时将ANT端口的输入传递到LNA；环形器起到了控制信号流向的作用，是全双工收发系统中的重要组成部分。

由于铁氧体器件具有良好的非互易特性，传统的微波毫米波环形器通常由铁氧体器件制作；如公布号为CN109167135A的专利文献中公开了一种铁氧体环形器，这种铁氧体环形器工作在微波频段，具有良好的匹配特性。但是随着无线通信技术的快速发展，现代无线通信系统对于集成度和成本的要求越来越高；铁氧体环形器成本高、体积大、难以集成在全双工收发机芯片中；而互补金属氧化物半导体(CMOS)技术具有成本低、可靠性高等优点，更为重要的是CMOS技术可以将无线收发系统的所有模块集成在一片芯片上，大大提高了集成度。因此，提供基于CMOS工艺设计高性能的环形器有很大的研究意义。

发明内容

本发明的目的在于针对传统铁氧体环形器体积大、成本高、且难以实现芯片内的集成的问题，提供一种基于CMOS工艺的新型毫米波有源准环形器，进一步降低损耗、提高隔离度。

为实现上述目的，本发明采用的技术方案为：

一种CMOS毫米波有源准环形器，包括：NMOS晶体管M₁、NMOS晶体管M₁M₂，PMOS晶体管P₁，隔直电容C₁、隔直电容C₂、隔直电容C₃、隔直电容C₄、隔直电容C₅，偏置电阻R₁、偏置电阻R₂，变压器型差分电感L₁、变压器型差分电感L₂、且两个电感的耦合系数为k；其特征在于：

所述隔直电容C₁一端连接TX端口、另一端连接NMOS晶体管M₁的栅极，所述偏置电阻R₁一端连接偏置电压V_b1、另一端连接NMOS晶体管M₁的栅极，所述隔直电容C₄一端连接NMOS晶体管M₁的栅极、另一端连接NMOS晶体管M₂的栅极，所述NMOS晶体管M₁的漏极与电源电压VDD相连、所述NMOS晶体管M₁的源极与PMOS晶体管P₁的源极相连；

所述隔直电容C₂一端连接ANT端口、另一端与NMOS晶体管M₁及PMOS晶体管P₁的源极相连，所述偏置电阻R₂一端连接偏置电压V_b2、另一端连接NMOS晶体管M₂的栅极，所述变压器型差分电感L₁一端连接电源电压VDD、另一端连接NMOS晶体管M₂的漏极，所述NMOS晶体管M₂的源极与地相连；

所述隔直电容C₃一端连接RX端口、另一端连接PMOS晶体管P₁的漏极，所述隔直电容C₅一端连接NMOS晶体管M₂的漏极、另一端连接PMOS晶体管P₁的漏极，所述变压器型差分电感L₂一端连接PMOS晶体管P₁的漏极、另一端与地相连，所述PMOS晶体管P₁的栅极与地相连。

本发明的有益效果在于：

本发明提供一种CMOS毫米波有源准环形器，该有源准环形器基于CMOS工艺，不仅成本低、体积小、隔离度高，而且能够很好的和系统集成；同时，本发明采用一对变压器型差分电感，显著提高了CMOS工艺中电感的品质因数，进一步降低了环形器的插入损耗，并且减小了芯片的面积，进一步节约了成本。

综上，本发明提供一种成本低、体积小、隔离度高、且易于集成的毫米波有源准环形器。

附图说明

图1为本发明CMOS毫米波有源准环形器的电路原理图。

图2为本发明CMOS毫米波有源准环形器发射通路的电路原理图。

图3为本发明CMOS毫米波有源准环形器的接收通路的电路原理图。

图4为本发明CMOS毫米波有源准环形器的TX端口入射信号路径示意图。

图5为常见的全双工收发机结构示意图。

具体实施方式

下面结合附图和实施例对本发明做进一步详细说明。

本实施例提供一种CMOS毫米波有源准环形器，其电路原理图如图2所示，该有源准环形器有三个端口：TX端、ANT端和RX端，分别代表有源准环形器连接的发射通路、天线和接收通路；该有源准环形器工作时，来自发射通路的发射信号从TX端口传递到ANT端口，与此同时，来自天线的接收信号从ANT端口传递到RX端口。进一步的，本实施例中有源准环形器包括：NMOS晶体管M₁、NMOS晶体管M₂，PMOS晶体管P₁，隔直电容C₁、隔直电容C₂、隔直电容C₃、隔直电容C₄、隔直电容C₅，偏置电阻R₁、偏置电阻R₂，变压器型差分电感L₁、变压器型差分电感L₂、且两个电感的耦合系数为k；其中：

所述隔直电容C₁一端连接TX端口、另一端连接NMOS晶体管M₁的栅极，所述偏置电阻R₁一端连接偏置电压V_b1、另一端连接NMOS晶体管M₁的栅极，所述隔直电容C₄一端连接NMOS晶体管M₁的栅极、另一端连接NMOS晶体管M₂的栅极，所述NMOS晶体管M₁的漏极与电源电压VDD相连、所述NMOS晶体管M₁的源极与PMOS晶体管P₁的源极相连；

所述隔直电容C₂一端连接ANT端口、另一端与NMOS晶体管M₁及PMOS晶体管P₁的源极相连，所述偏置电阻R₂一端连接偏置电压V_b2、另一端连接NMOS晶体管M₂的栅极，所述变压器型差分电感L₁一端连接电源电压VDD、另一端连接NMOS晶体管M₂的漏极，所述NMOS晶体管M₂的源极与地相连；

所述隔直电容C₃一端连接RX端口、另一端连接PMOS晶体管P₁的漏极，所述隔直电容C₅一端连接NMOS晶体管M₂的漏极、另一端连接PMOS晶体管P₁的漏极，所述变压器型差分电感L₂一端连接PMOS晶体管P₁的漏极、另一端与地相连，所述PMOS晶体管P₁的栅极与地相连。

上述有源准环形器在发射通路部分的电路原理图如图2所示，来自系统发射链路的信号从TX端口进入，经过隔直电容C₁、共漏晶体管M₁和隔直电容C₂后到达ANT端口，这样一个共漏结构实现了从TX端口到ANT端口很低的插入损耗，同时实现了ANT端口到TX端口很高的隔离度。在本发明中，晶体管M₁的栅极还通过大电阻R₁连接到偏置电压V_b1上，这是为了提供晶体管M₁的静态工作点。

上述有源准环形器在接收通路部分的电路原理图如图3所示，来自天线端口的信号从ANT端口进入，经过隔直电容C₂、共栅晶体管P₁和隔直电容C₃后到达RX端口。这样一个共栅结构实现了从ANT端口到RX端口很低的插入损耗，同时实现了从RX端口到ANT端口很高的隔离度。

根据上文的分析，共漏晶体管M₁和共栅晶体管P₁的使用也实现了RX端口到TX端口很高的隔离度。

同时，TX端口到RX端口的隔离度也是环形器的重要指标之一。如图1所示的原理图引入了一个共源晶体管M₂，其作用如图4所示；从TX端口入射的信号经路径1(信号依次经过隔直电容C₁，共源晶体管M₂)和路径2(信号依次经过隔直电容C₁，共漏晶体管M₁)都可以到达图4中的A点，但信号经过这两个路径所产生的相位差正好相差180度，从而实现了到达A点的信号的抵消，实现了TX端口到RX端口很高的隔离度。

另外，互补金属氧化物半导体(CMOS)工艺虽然具有成本低，集成度高的优点，但由于其硅衬底的导电性，基于CMOS工艺设计的电感普遍品质因数很低，损耗很大。特别是在毫米波频段，硅衬底的导电性愈发明显，导致基于CMOS工艺的电感性能很差。电感作为微波毫米波电路中的重要组成部分，其性能直接影响了整个电路的性能。变压器型差分电感利用电感耦合原理，将每个电感的等效感值提高到之前的(1+k)倍(k为差分电感间的耦合系数)，而损耗不变，显著提高了电感的品质因数。本发明所述的有源准环形器电路采用了一对耦合系数为k的变压器型差分电感L₁、L₂，相比于使用普通电感，显著减小了环形器的插入损耗。此外，由于电感在芯片中往往占较大面积，而变压器型差分电感将两个电感合二为一，采用变压器型差分电感还可以减小芯片面积，进一步节约了成本。

以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims (1)

1.一种CMOS毫米波有源准环形器，包括：NMOS晶体管M₁、NMOS晶体管M₂，PM OS晶体管P₁，隔直电容C₁、隔直电容C₂、隔直电容C₃、隔直电容C₄、隔直电容C₅，偏置电阻R₁、偏置电阻R₂，变压器型差分电感L₁、变压器型差分电感L₂、且两个电感的耦合系数为k；其特征在于：

所述隔直电容C₁一端连接TX端口、另一端连接NMOS晶体管M₁的栅极，所述偏置电阻R₁一端连接偏置电压V_b1、另一端连接NMOS晶体管M₁的栅极，所述隔直电容C₄一端连接NMOS晶体管M₁的栅极、另一端连接NMOS晶体管M₂的栅极，所述NMOS晶体管M₁的漏极与电源电压VDD相连、所述NMOS晶体管M₁的源极与PMOS晶体管P₁的源极相连；

所述隔直电容C₂一端连接ANT端口、另一端与NMOS晶体管M₁及PMOS晶体管P₁的源极相连，所述偏置电阻R₂一端连接偏置电压V_b2、另一端连接NMOS晶体管M₂的栅极，所述变压器型差分电感L₁一端连接电源电压VDD、另一端连接NMOS晶体管M₂的漏极，所述NMOS晶体管M₂的源极与地相连；

所述隔直电容C₃一端连接RX端口、另一端连接PMOS晶体管P₁的漏极，所述隔直电容C₅一端连接NMOS晶体管M₂的漏极、另一端连接PMOS晶体管P₁的漏极，所述变压器型差分电感L₂一端连接PMOS晶体管P₁的漏极、另一端与地相连，所述PMOS晶体管P₁的栅极与地相连。