CN110600501A - 有机发光二极管显示装置及形成显示装置半导体层的方法 - Google Patents

有机发光二极管显示装置及形成显示装置半导体层的方法 Download PDF

Info

Publication number
CN110600501A
CN110600501A CN201910506492.4A CN201910506492A CN110600501A CN 110600501 A CN110600501 A CN 110600501A CN 201910506492 A CN201910506492 A CN 201910506492A CN 110600501 A CN110600501 A CN 110600501A
Authority
CN
China
Prior art keywords
layer
insulating layer
semiconductor layer
semiconductor
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910506492.4A
Other languages
English (en)
Inventor
郑宇镐
权世明
金允镐
成硕济
崔埈厚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110600501A publication Critical patent/CN110600501A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及一种有机发光显示装置及形成显示装置半导体层的方法，该有机发光显示装置包括：第一薄膜晶体管，设置在基底上；和第二薄膜晶体管，设置在所述基底上并且与所述第一薄膜晶体管间隔开。所述第一薄膜晶体管包括第一半导体层、设置在所述第一半导体层上并且与所述第一半导体层重叠的第一导电层和设置在所述第一半导体层和所述第一导电层之间的第一绝缘层。所述第二薄膜晶体管包括第二半导体层和设置在所述第二半导体层上并且与所述第二半导体层重叠的第二导电层。所述第一半导体层设置在比所述第二半导体层高的层上，所述第一半导体层包括氧化物半导体，所述第二半导体层包括低温多晶硅(LTPS)，并且所述第一绝缘层覆盖整个所述第一半导体层。

Description

有机发光二极管显示装置及形成显示装置半导体层的方法
相关申请的交叉引用
本申请要求于2018年6月12日在韩国知识产权局提交的第10-2018-0067489号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开的实施例针对有机发光二极管显示装置。
背景技术
包括移动电话、平板电脑、膝上型计算机等的各种类型的电子装置采用了平板显示器(FPD)。在下文中称作显示装置的平板显示装置包括液晶显示(LCD)装置、等离子体显示面板(PDP)装置、有机发光显示(OLED)装置等。近来，电泳显示(EPD)装置也已经变得广泛使用。
有机发光显示装置通过使用因电子和空穴复合而发光的有机发光元件以显示图像。有机发光显示装置包括将驱动电流提供到有机发光元件的多个晶体管。
通常，将PMOS晶体管用作有机发光显示装置的晶体管。然而，已经存在单独使用NMOS晶体管或者与PMOS晶体管结合的研究。
发明内容
本公开的实施例即可提供一种有机发光显示装置，所述有机发光显示装置能够在没有预处理的情况下仅仅通过热处理以n型杂质离子掺杂NMOS晶体管的半导体层。
根据本公开的实施例，提供了一种有机发光显示装置。所述有机发光显示装置包括：第一薄膜晶体管，所述第一薄膜晶体管设置在基底上；和第二薄膜晶体管，所述第二薄膜晶体管设置在所述基底上并且与所述第一薄膜晶体管间隔开。所述第一薄膜晶体管包括第一半导体层、设置在所述第一半导体层上并且与所述第一半导体层重叠的第一导电层和设置在所述第一半导体层和所述第一导电层之间的第一绝缘层。所述第二薄膜晶体管包括第二半导体层和第二导电层，所述第二导电层设置在所述第二半导体层上并且与所述第二半导体层重叠。所述第一半导体层设置在比所述第二半导体层高的层上，所述第一半导体层包括氧化物半导体，所述第二半导体层包括低温多晶硅(LTPS)，并且所述第一绝缘层覆盖整个所述第一半导体层。
根据本公开的实施例，提供了一种有机发光显示装置。所述有机发光显示装置包括：缓冲层，所述缓冲层设置在基底上；第一半导体层，所述第一半导体层设置在所述缓冲层上；第一绝缘层，所述第一绝缘层设置在所述第一半导体层上；第一导电层，所述第一导电层设置在所述第一绝缘层上并且与所述第一半导体层重叠；第二绝缘层，所述第二绝缘层设置在所述第一导电层上；第二导电层，所述第二导电层设置在所述第二绝缘层上并且与所述第一半导体层重叠；第三绝缘层，所述第三绝缘层设置在所述第二导电层上；第二半导体层，所述第二半导体层设置在所述第三绝缘层上并且不与所述第一半导体层重叠；第四绝缘层，所述第四绝缘层设置在所述第二半导体层上；第三导电层，所述第三导电层设置在所述第四绝缘层上并且与所述第二半导体层重叠；和第五绝缘层，所述第五绝缘层设置在所述第三导电层上。所述第一半导体层包括低温多晶硅(LTPS)，所述第二半导体层包括氧化物半导体，并且所述第四绝缘层覆盖整个所述第二半导体层。
根据本公开的另一实施例，提供了一种形成显示装置的半导体层的方法。所述方法包括步骤：将氧化物半导体、第一绝缘层、导电层和第二绝缘层依次堆叠在第三绝缘层上，其中，所述氧化物半导体是金属氧化物半导体，并且所述第二绝缘层包括氧化硅(SiOx)和氮化硅(SiNx)的多个层；以及在不蚀刻所述第一绝缘层的情况下，通过热处理使所述氧化物半导体的第一端和相对第二端经受还原处理。所述第二绝缘层中存在的氢离子(H+)扩散至所述氧化物半导体的所述第一端和所述第二端中，其中，导电源区和导电漏区分别形成在所述第一端和所述第二端处，并且低导电区域形成在所述氧化物半导体的与所述导电层重叠的中央区域中。在90℃至110℃的温度范围内进行所述热处理，并且所述导电源区和所述导电漏区的表面电阻小于1,000Ω/□。
根据本公开的实施例，可仅通过热处理以n型杂质离子掺杂NMOS晶体管的半导体层，并且可改善PMOS晶体管的脱氢作用以增加所述驱动范围。
附图说明
图1示出根据本公开的示例性实施例的有机发光显示装置。
图2是根据本公开的示例性实施例的有机发光显示装置的框图。
图3是根据本公开的示例性实施例的有机发光显示装置的像素的等效电路图。
图4是根据本公开的示例性实施例的有机发光显示装置的剖视图。
图5至图7是示出根据本公开的示例性实施例的形成上部半导体层的源区和漏区的工艺的剖视图。
图8是根据本公开的示例性实施例的有机发光显示装置的剖视图。
图9是根据本公开的示例性实施例的有机发光显示装置的剖视图。
具体实施方式
通过参照实施例和附图的以下详细描述，可更易于理解发明构思的实施例的特征和实现所述实施例的方法。然而，发明构思可以以很多不同的形式来实施，且不应当解释为限于文中阐述的实施例。
将理解的是，当元件或层被称作“在”另一元件或层“上”、“连接到”或“耦合到”另一元件或层时，所述元件或层可直接在所述另一元件或层上、连接到或耦合到所述另一元件或层，或者可存在中间元件或层。
在图中，为了便于说明，可放大或缩小组件的尺寸。在整个说明书中，相同的附图标记可用于相同或类似的组件。
根据本公开的各种示例性实施例的显示装置可用作呈现视频或静止图像的各种装置或者立体显示装置的显示屏，所述各种装置或者立体显示装置包括诸如移动通信终端、智能电话、平板电脑、智能手表或导航装置的便携式电子装置以及诸如电视机、膝上型计算机、监视器、电子广告牌或者用于物联网的装置的装置。
下文中，将参照附图详细描述本发明的实施例。在以下描述中，将有机发光显示装置描述为显示装置的示例。然而，将理解的是，本公开的实施例不限于此。在不脱离本公开的实施例的精神的情况下，根据实施例的显示装置可被包含在其他显示装置中，所述其他显示装置诸如液晶显示装置、场发射显示(FED)面板或电泳显示装置。在整个附图中，同样的附图标记可指示同样的元件。
图1示出根据本公开的示例性实施例的有机发光显示装置。
参照图1，根据本公开的示例性实施例的有机发光显示装置60包括显示区域DA和非显示区域NDA。
根据实施例，显示区域DA是其中显示图像的区域。显示区域DA也可用于检测外部环境。即，显示区域DA可用作用于显示图像或识别用户的触摸或指纹的区域。根据本公开的示例性实施例，显示区域DA具有通常平坦的区域FA和至少部分地弯曲的区域BA。然而，将理解的是，本公开的实施例不限于此。显示区域DA可具有完全平坦的形状。
根据实施例，有机发光显示装置60包括显示区域DA中的多个像素1。所述像素1中的每个包括有机发光二极管。有机发光显示装置60使用像素1显示图像。
根据实施例，非显示区域NDA是其中不显示图像的区域并且设置在显示区域DA的至少一侧。在示例性实施例中，扬声器模块、相机模块M1、传感器模块M2等设置在非显示区域NDA中。在示例性实施例中，传感器模块M2包括照度传感器、接近度传感器(proximitysensor)、红外传感器或者超声传感器中的至少一种。
图2是根据本公开的示例性实施例的有机发光显示装置的框图。
参照图2，根据实施例，有机发光显示装置60包括显示区域DA中的多个像素1、扫描驱动器20、数据驱动器30、发射控制驱动器40和控制器50。
根据实施例，显示区域DA包括以矩阵形式布置的多个像素1，其中，所述像素1中的每个位于多个扫描线SL11至SL1n、SL21至SL2n和SL31至SL3n、多个数据线DL1至DLm和多个发射控制线EL1至ELn的交叉点处。
根据实施例，多个扫描线SL11至SL1n、SL21至SL2n和SL31至SL3n和多个发射控制线EL1至ELn在行方向上延伸，并且多个数据线DL1至DLm在列方向上延伸。行方向和列方向是可互换的。初始化电压(VINT)供应线分支为在行方向上延伸的多个线。第一电源电压(ELVDD)供应线分支为在列方向上延伸的多个线。然而，将理解的是，本公开的实施例不限于此。可以以各种方式修改初始化电压(VINT)供应线和第一电源电压(ELVDD)供应线。
根据实施例，在第一行和第一列中的像素1中，三个扫描线SL11、SL21和SL31、一个数据线DL1、一个发射控制线EL1、一个初始化电压(VINT)供应线和一个第一电源电压(ELVDD)供应线经过。其他像素具有与第一行和第一列中的像素类似的线。
根据实施例，控制器50接收多个外部供应的信号，所述多个外部供应的信号包括红色图像信号R、绿色图像信号G和蓝色图像信号B、水平同步信号Hsync、垂直同步信号Vsync和时钟信号MCLK。基于这些信号，控制器50产生发射控制信号ESC并将发射控制信号ESC传输到发射控制驱动器40，产生红色数据信号DR、绿色数据信号DG和蓝色数据信号DB和数据控制信号DCS并将红色数据信号DR、绿色数据信号DG和蓝色数据信号DB和数据控制信号DCS传输到数据驱动器30，以及产生扫描控制信号SCS并将扫描控制信号SCS传输到扫描驱动器20。
根据实施例，扫描驱动器20基于接收到的扫描控制信号SCS产生三个扫描信号并将所述三个扫描信号通过多个扫描线SL11至SL1n、SL21至SL2n和SL31至SL3n传输到每个像素1。即，扫描驱动器20将扫描信号依次传输到第一扫描线SL11至SL1n、第二扫描线SL21至SL2n和第三扫描线SL31至SL3n。
根据实施例，数据驱动器30基于接收到的红色数据信号DR、绿色数据信号DG和蓝色数据信号DB和数据控制信号DCS将数据信号通过多个数据线DL1至DLm传输到每个像素1。每当第一扫描信号传输到第一扫描线SL11至SL1n时，数据信号就传输到由第一扫描信号选择的像素1。
根据实施例，发射控制驱动器40基于从控制器50接收的发射控制信号ECS产生发射控制信号并将发射控制信号通过各个发射控制线EL1至ELn传输到每个像素1。发射控制信号控制像素1的发射时间。可根据像素1的内部结构或者当扫描驱动器20产生发射控制信号以及扫描信号时去除发射控制驱动器40。
根据实施例，多个像素1中的每个像素1接收第一电源电压ELVDD和第二电源电压ELVSS。第一电源电压ELVDD具有预定的高电压电平，并且第二电源电压ELVSS具有比第一电源电压ELVDD的电压电平低的电压电平。
根据实施例，多个像素1中的每个像素1根据通过各个数据线DL1至DLm传输的数据信号通过接收传输到发光元件的驱动电流来发射预定亮度的光。
根据实施例，可从外部电压源接收第一电源电压ELVDD、第二电源电压ELVSS、初始化电压VINT等。
图3是根据本公开的示例性实施例的有机发光显示装置的像素的等效电路图。
参照图3，根据实施例，有机发光显示装置60的像素1的电路包括有机发光二极管OLED、多个晶体管T1至T7和存储电容器Cst。像素1的电路接收数据信号DATA、第一扫描信号GW、第二扫描信号GI、第三扫描信号GB、发射控制信号EM、第一电源电压ELVDD、第二电源电压ELVSS和初始化电压VINT。
根据实施例，有机发光二极管OLED包括阳极电极和阴极电极。存储电容器Cst包括第一电极和第二电极。
根据实施例，多个晶体管包括第一晶体管T1至第七晶体管T7。晶体管T1至T7中的每个包括栅电极、第一电极和第二电极。晶体管T1至T7中的每个晶体管的第一电极和第二电极中的一个是源电极并且另一个是漏电极。
根据实施例，晶体管T1至T7中的每个晶体管是薄膜晶体管。晶体管T1至T7中的每个晶体管可以是PMOS晶体管或者NMOS晶体管。在示例性实施例中，第一晶体管T1是驱动晶体管，第二晶体管T2是数据传送晶体管，第五晶体管T5是第一发射控制晶体管，第六晶体管T6是第二发射控制晶体管，并且第七晶体管T7是旁路晶体管，并且前述晶体管中的每个晶体管是PMOS晶体管。另一方面，第三晶体管T3是补偿晶体管，并且第四晶体管T4初始化晶体管，并且第三晶体管T3和第四晶体管T4是NMOS晶体管。PMOS晶体管和NMOS晶体管具有不同的特性。用于实现第三晶体管T3和第四晶体管T4的NMOS晶体管具有在有机发光二极管OLED的发射时段期间减小驱动电流Id的泄漏的相对好的截止特性。
下文中，将详细描述所述元件中的每个元件。
根据实施例，第一晶体管T1的栅电极连接到存储电容器Cst的第一电极。第一晶体管T1的第一电极经由第五晶体管T5连接到第一电源电压ELVDD。第一晶体管T1的第二电极经由第六晶体管T6连接到有机发光二极管OLED的阳极电极。第一晶体管T1通过第二晶体管T2的开关操作接收数据信号DATA以将驱动电流Id传输到有机发光二极管OLED。
根据实施例，第二晶体管T2的栅电极连接到第一扫描信号(GW)端子。第二晶体管T2的第一电极连接到数据信号(DATA)端子。第二晶体管T2的第二电极连接到第一晶体管T1的第一电极并且通过第五晶体管T5连接到第一电源电压(ELVDD)端子。第二晶体管T2根据第一扫描信号GW导通并且执行开关操作以将数据信号DATA传送到第一晶体管T1的第一电极。
根据实施例，第三晶体管T3的栅电极连接到第一扫描信号GW端子。第三晶体管T3的第一电极连接到第一晶体管T1的第二电极并且经由第六晶体管T6连接到有机发光二极管OLED的阳极电极。第三晶体管T3的第二电极连接到存储电容器Cst的第一电极、第四晶体管T4的第一电极和第一晶体管T1的栅电极。第三晶体管T3通过第一扫描信号GW导通以将第一晶体管T1的栅电极与第二电极连接，以便以二极管方式连接第一晶体管T1。因此，在第一晶体管T1的第一电极和栅电极之间产生等于第一晶体管T1的阈值电压的电压差。可通过将补偿阈值电压的数据信号DATA供应到第一晶体管T1的栅电极来补偿第一晶体管T1的阈值电压的偏差。
根据实施例，第四晶体管T4的栅电极连接到第二扫描信号(GI)端子。第四晶体管T4的第二电极连接到初始化电压(VINT)端子。第四晶体管T4的第一电极连接到存储电容器Cst的第一电极、第三晶体管T3的第二电极和第一晶体管T1的栅电极。第四晶体管T4通过第二扫描信号GI导通以将初始化电压VINT传输到第一晶体管T1的栅电极，以便初始化第一晶体管T1的栅电极处的电压。
根据实施例，第五晶体管T5的栅电极连接到发射控制信号EM端子。第五晶体管T5的第一电极连接到第一电源电压ELVDD端子。第五晶体管T5的第二电极连接到第一晶体管T1的第一电极和第二晶体管T2的第二电极。
根据实施例，第六晶体管T6的栅电极连接到发射控制信号EM端子。第六晶体管T6的第一电极连接到第一晶体管T1的第二电极和第三晶体管T3的第一电极。第六晶体管T6的第二电极连接到有机发光二极管OLED的阳极电极。
根据实施例，第五晶体管T5和第六晶体管T6响应于发射控制信号EM同时导通使得驱动电流Id流过有机发光二极管OLED。
根据实施例，第七晶体管T7的栅电极连接到第三扫描信号GB端子。第七晶体管T7的第一电极连接到有机发光二极管OLED的阳极电极。第七晶体管T7的第二电极连接到初始化电压VINT端子。第七晶体管T7通过第三扫描信号GB导通以初始化有机发光二极管OLED的阳极电极。为了显示黑色图像，有机发光二极管OLED的发射电流具有用于可靠地呈现黑色图像所需的最小电流量，所述有机发光二极管OLED的发射电流被减小了从有机发光二极管OLED的阳极电极流出的通过第七晶体管T7的旁路电流Ibp的量。因此，可能通过使用第七晶体管T7实现具有精确的黑色亮度的图像，从而改善对比度。
根据实施例，虽然将第三扫描信号GB传输到第七晶体管T7的栅电极，但是在其他实施例中，像素电路可配置为使得将发射控制信号EM传输到第七晶体管T7的栅电极。
此外，根据实施例，虽然第二扫描信号GI和第三扫描信号GB彼此独立，但是在其他实施例中，电路可配置为使得第二扫描信号GI和第三扫描信号GB是彼此电连接的同一信号。
根据实施例，存储电容器Cst的第二电极连接到第一电源电压ELVDD端子。存储电容器Cst的第一电极连接到第一晶体管T1的栅电极、第三晶体管T3的第二电极和第四晶体管T4的第一电极。有机发光二极管OLED的阴极电极连接到第二电源电压ELVSS端子。有机发光二极管OLED从第一晶体管T1接收驱动电流Id并且发光以显示图像。
根据实施例，晶体管T1至T7中的每个晶体管包括形成电极的导电层、形成沟道的半导体层和绝缘层。作为PMOS晶体管的第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7是使用低温多晶硅(LTPS)的薄膜晶体管。作为NMOS晶体管的第三晶体管T3和第四晶体管T4是使用氧化物半导体层的薄膜晶体管。
在示例性实施例中，将作为示例描述具有其中晶体管T1至T7中的每个晶体管的栅电极设置在半导体层上方的顶栅结构的薄膜晶体管。然而，将理解的是，本公开的实施例不限于此。晶体管T1至T7中的至少一些可以是具有其中栅电极设置在半导体层下方的底栅结构的薄膜晶体管。
下文中，将参照像素的剖面结构更详细地描述像素。
图4是根据本公开的示例性实施例的有机发光显示装置的剖视图。
参照图4，根据实施例，像素1的各个层包括：基底110、缓冲层121、下部半导体层、第一绝缘层122、第一导电层G1、第二绝缘层123、第二导电层G2、第三绝缘层124、上部半导体层、第四绝缘层125、第三导电层G3和第五绝缘层126。以上公开的各个层中的每个层可由单个层或多个层构成，并且可进一步在所述各个层之间设置另一层。
根据实施例，基底110支撑设置在基底110上的各个层。当有机发光显示装置60是底发射有机发光显示装置或者双面发射有机发光显示装置时，使用透明基底110。当有机发光显示装置60是顶发射有机发光显示装置时，可使用半透明或不透明基底110以及透明基底110。
根据实施例，基底110由诸如玻璃、石英或聚合物树脂的绝缘材料制成。聚合物材料的示例包括：聚醚砜(PES)、聚丙烯酸酯(PA)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙基化物(polyallylate)、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(CAT)、醋酸丙酸纤维素(CAP)或者它们的组合。基底110可包括金属。
根据实施例，基底110可以是刚性基底110或者可被弯曲、折叠、卷曲等的柔性基底110。用于柔性基底110的柔性材料的示例包括聚酰亚胺(PI)，但不限于聚酰亚胺(PI)。
根据实施例，缓冲层121设置在基底110的整个表面上。缓冲层121防止杂质离子的扩散、湿气或外部空气的渗透，并且提供平坦表面。缓冲层121包括氮化硅、氧化硅、氮氧化硅等。根据基底110的类型、工艺条件等，可去除缓冲层121。
根据实施例，下部半导体层是形成第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7的沟道的有源层。
根据实施例，下部半导体层包括低温多晶硅(LTPS)。然而，将理解的是，本公开的实施例不限于此。下部半导体层可包括单晶硅、非晶硅等。
根据实施例，包括低温多晶硅的薄膜晶体管(LTPS TFT)即使具有小的轮廓，通常也呈现出优异的载流子迁移率，因此适于实现集成驱动电路。因为低温多晶硅薄膜晶体管(LTPS TFT)具有优异的载流子迁移率，所以低温多晶硅薄膜晶体管(LTPS TFT)用于具有高的运行速度的组件。尽管具备以上提到的特征，但是由于多晶硅半导体层的晶界，因此低温多晶硅薄膜晶体管(LTPS TFT)仍具有不同的初始阈值电压。
根据实施例，下部半导体层包括设置在一侧的源区S1、设置在另一侧的漏区D1、设置在源区S1和漏区D1之间的沟道区A1。下部半导体层的连接到晶体管T1、T2、T5、T6和T7中的每个晶体管的源电极SE1和漏电极DE1的部分、即源区S1和漏区D1掺杂有杂质离子，具体地，在PMOS晶体管的情况下掺杂有p型杂质离子。诸如硼(B)的三价掺杂剂可用作p型杂质离子。
根据实施例，第一绝缘层122设置在下部半导体层上，且通常设置在基底110的整个表面上。第一绝缘层122是具有栅极绝缘功能的栅极绝缘层。
根据实施例，第一绝缘层122包括硅化合物、金属氧化物等。例如，第一绝缘层122包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛等。它们可单独使用或者组合使用。第一绝缘层122可具有单个层或者具有堆叠在彼此上的不同材料的多个层。
根据实施例，第一导电层G1设置在第一绝缘层122上。第一导电层G1的至少一部分与下部半导体层重叠。如文中所使用的，除非另有相反明确说明，否则措辞“一个元件与另一元件重叠”表示一个元件在有机发光显示装置的厚度方向、即与图中的基底110的表面垂直的方向上在其他元件上方。
根据实施例，第一导电层G1包括：用于传输第一扫描信号(图3中的GW)的扫描线、用于传输第三扫描信号(图3中的GB)的扫描线、第一晶体管T1的栅电极、用于传输发射控制信号(图3中的EM)的发射控制线或者用于传输初始化电压(图3中的VINT)的初始化电压线。
根据实施例，第一导电层G1包括从钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中选择的至少一种金属。第一导电层G1可具有单个层或多个层。
根据实施例，第二绝缘层123覆盖第一导电层G1。第二绝缘层123通常设置在基底110的整个表面上。第二绝缘层123是具有栅极绝缘功能的栅极绝缘层。第二绝缘层123可包括与第一绝缘层122相同的材料，或者可包括从以上列出的用于第一绝缘层122的材料中选择的一种或多种其他材料。第二绝缘层123可具有单个层或者堆叠在彼此上的不同材料的多个层。
根据实施例，第二导电层G2设置在第二绝缘层123上。第二导电层G2与下部半导体层和第一导电层G1的至少部分重叠。第二导电层G2可包括与第一导电层G1相同的材料，或者可包括从以上列出的用于第一导电层G1的材料中选择的至少一种其他材料。第二导电层G2可具有单个层或者堆叠在彼此上的不同材料的多个层。
根据实施例，第二导电层G2包括存储电容器(图3中的Cst)电极线和用于传输发射控制信号EM的另一发射控制线。
根据实施例，第三绝缘层124将第二导电层G2与有待下面描述的上部半导体层绝缘。第三绝缘层124设置在第一导电层G1上并且通常形成在基底110的整个表面上。第三绝缘层124是层间介电层。
根据实施例，第三绝缘层124包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌的无机绝缘材料或者诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰氨树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机绝缘材料。第三绝缘层124可具有单个层或堆叠在彼此上的不同材料的多个层。
根据实施例，上部半导体层设置在第三绝缘层124上。具体地，上部半导体层设置在第三绝缘层124上，但是不与下部半导体层重叠。上部半导体层可包括非晶硅(a-Si)、多晶硅(p-Si)、氧化物半导体和有机半导体之一。氧化物半导体包括Zn、In、Ga、Sn或者它们的混合物中的至少一种。氧化物半导体是金属氧化物半导体，并且由以下材料制成：诸如由锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)形成的金属氧化物的金属氧化物、或者诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)的金属或者它们的氧化物。例如，氧化物半导体材料可以是氧化锌(ZnO)、氧化锌锡(ZTO)、氧化铟锌(ZIO)、氧化铟(InO)、氧化钛(TiO)、氧化铟镓锌(IGZO)和氧化铟锌锡(IZTO)之一。
根据实施例，上部半导体层包括设置在一侧的源区S2、设置在相对侧的漏区D2、设置在源区S2和漏区D2之间的沟道区A2。上部半导体层的连接到晶体管T3和T4中的每个晶体管的源电极SE2和漏电极DE2的部分、即源区S2和漏区D2掺杂有杂质离子，具体地，在NMOS晶体管的情况下掺杂有n型杂质离子。n型杂质离子可以是碱金属、碱土金属或者n型有机掺杂剂。n型有机掺杂剂的示例包括：Cr2hpp4(hpp:1,3,4,6,7,8-六氢-2H-嘧啶并[1,2-a]嘧啶的阴离子)、Fe2hpp4、Mn2hpp4、Co2hpp4、Mo2hpp4、W2hpp4、Ni2hpp4、Cu2hpp4、Zn2hpp4、W(hpp)4等。此外，示例包括其他有机掺杂剂化合物，诸如，4,4',5,5'-四环己基-1,1',2,2',3,3'-六甲基-2,2',3,3-四氢-1H,1'H2,2'-联咪唑；2,2'-二异丙基-1,1',3,3'-四甲基-2,2',3,3',4,4',5,5',6,6',7,7'-十二氢-1H,1'H-2,2'-双苯并[d]咪唑；2,2'-二异丙基-4,4',5,5'-四(4-甲氧基苯基)-1,1',3,3'-四甲基-2,2',3,3'-四氢-1H,1'H-2,2'-联咪唑；2,2'-二异丙基-4,5-双(2-甲氧基苯基)-4',5'-双(4-甲氧基苯基)-1,1',3,3'-四甲基-2,2',3,3'-四氢-1H,1'H-2,2'-联咪唑)；或者2,2'-二异丙基-4,5-双(2-甲氧基苯基)-4',5'-双(3-甲氧基苯基)-1,1',3,3'-四甲基-2,2',3,3'-四氢-1H,1'H-2,2'-联咪唑。
根据实施例，当上部半导体层包括氧化物半导体时，阻挡来自上部半导体层的光的光阻挡层形成在上部半导体层上以及上部半导体层下面。
根据实施例，第四绝缘层125设置在上部半导体层上。第四绝缘层125覆盖整个上部半导体层。例如，第四绝缘层125设置在上部半导体层上并且形成在基底110的整个表面上。
根据实施例，第四绝缘层125是具有栅极绝缘功能的栅极绝缘层。第四绝缘层125可包括与第一绝缘层122相同的材料，或者可包括从以上列出的用于第一绝缘层122的材料中选择的一种或多种其他材料。第二绝缘层123可具有单个层或堆叠在彼此上的不同材料的多个层。
根据实施例，第三导电层G3设置在第四绝缘层125上。第三导电层G3与上部半导体层的至少一部分重叠。第三导电层G3可包括与第一导电层G1相同的材料或者可包括从以上列出的用于第一导电层G1的材料中选择的至少一种其他材料。第三导电层G3可具有单个层或堆叠在彼此上的不同材料的多个层。
根据实施例，第三导电层G3包括用于传输第一扫描信号(图3中的GW)的扫描线、第三晶体管T3的栅电极和第四晶体管T7的栅电极。
根据实施例，第五绝缘层126覆盖第四导电层。第五绝缘层126设置在第一导电层G1上并且通常在基底110的整个表面上。第五绝缘层126是层间介电层。第五绝缘层126包括氧化硅(SiOx)和氮化硅(SiNx)的多个层。然而，将理解的是，本公开的实施例不限于此。第五绝缘层126可具有包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛等的单个层或者堆叠在彼此上的不同材料的多个层。
根据实施例，第五绝缘层126用于供应氢离子(H+)使得可经由热处理将n型杂质离子掺杂至上部半导体层中。这将在下面参照图5至图7详细描述。此外，第五绝缘层126提供平坦表面。
根据实施例，多个源电极SE1和SE2和多个漏电极DE1和DE2设置在第五绝缘层126上。源电极SE1和SE2与漏电极DE1和DE2中的每个由导电金属形成。例如，源电极SE1和SE2与漏电极DE1和DE2可包括铝(Al)、铜(Cu)、钛(Ti)或钼(Mo)。
根据实施例，第一源电极SE1电连接到下部半导体层的源区S1，并且第一漏电极DE1电连接到下部半导体层的漏区D1。更具体地，第一源电极SE1和第一漏电极DE1通过分别穿透第一绝缘层122至第五绝缘层126的接触孔分别电连接到下部半导体层的源区S1和漏区D1。
根据实施例，第二源电极SE2电连接到上部半导体层的源区S2，并且第二漏电极DE2电连接到上部半导体层的漏区D2。更具体地，第二源电极SE2和第二漏电极DE2通过穿透第四绝缘层125和第五绝缘层126的接触孔分别电连接到上部半导体层的源区S2和漏区D2。
根据实施例，第一贯通层(first via layer)127设置在第五绝缘层126上并且形成在基底110的整个表面上以覆盖多个源电极SE1和SE2与多个漏电极DE1和DE2。第一贯通层127由绝缘材料制成。例如，第一贯通层127可包括无机材料、有机材料或有机/无机复合材料的单个层或多个层，并且可通过各种沉积方法形成。在一些示例性实施例中，第一贯通层127由聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰氨树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)中的一种或多种制成。
根据实施例，第二贯通层128设置在第一贯通层127上。第二贯通层128形成在基底110的整个表面上。第二贯通层128可包括与第一贯通层127相同的材料，或者可包括以上列出的用于第一贯通层127的一种或多种其他材料。
根据实施例，接触金属(contact metal)CM设置在第一贯通层127和第二贯通层128之间。像素电极140通过第二贯通层128中的接触孔电连接到接触金属CM。接触金属CM通过第一贯通层127中的接触孔电连接到第一漏电极DE1。接触金属CM将像素电极140与第一漏电极DE1电连接。注意，可去除第一贯通层127和接触金属CM。然后，像素电极140可通过第二贯通层128中的接触孔直接连接到第一漏电极DE1。
根据实施例，像素电极140设置在第二贯通层128上。像素电极140是有机发光二极管的阳极电极。
根据实施例，像素电极140包括具有高功函数的材料。像素电极140包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)等中的一种。以上列出的导电材料具有相对高的功函数并且是透明的。当有机发光显示装置是顶发射有机发光显示装置时，除了以上列出的导电材料之外，像素电极140还可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pb)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或者它们的组合的反射材料。因此，像素电极140可具有以上列出的导电材料和反射材料的单层结构，或者可具有其中单个层堆叠在彼此上的多层结构。
根据实施例，像素限定层130设置在像素电极140上。像素限定层130包括经由其暴露像素电极140的至少一部分的开口。像素限定层130可包括有机材料或无机材料。在示例性实施例中，像素限定层130包括诸如光致抗蚀剂、聚酰亚胺树脂、丙烯酸树脂、硅化合物或聚丙烯酸树脂的材料。
根据实施例，有机发射层设置在像素电极140的由像素限定层130暴露的部分上，并且公共电极设置在有机发射层上。公共电极是有机发光二极管的阴极电极。
根据实施例，公共电极包括具有低功函数的材料。公共电极包括Li、Ca、LiF/Ca、LiF/Al、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF、Ba中的一种或者它们的化合物或混合物，例如，Ag和Mg的混合物。公共电极还包括辅助电极。辅助电极包括通过沉积低功函数材料形成的层以及在所述层上的透明金属氧化物，所述透明金属氧化物诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)。
根据实施例，当有机发光二极管显示装置60是顶发射有机发光二极管显示装置时，将具有低功函数的薄的导电层形成为公共电极，并且将诸如氧化铟锡(ITO)层、氧化铟锌(IZO)层、氧化锌(ZnO)层或氧化铟(In2O3)层的透明导电层形成在所述薄的导电层上。
根据实施例，像素电极140、有机发射层和公共电极形成有机发光二极管。
下文中，将描述制造上部半导体层的源区A2和漏区D2的方法。
图5至图7是示出形成上部半导体层的源区和漏区的工艺的剖视图。
现在参照图5至图7，根据实施例，将氧化物半导体A2_a、第四绝缘层125、第三导电层G3和第五绝缘层126依次堆叠在第三绝缘层124上。氧化物半导体A2_a是诸如如上所述的氧化铟镓锌(IGZO)的金属氧化物半导体。第五绝缘层126包括如上所述的由氧化硅(SiOx)和氮化硅(SiNx)制成的多个层。例如，第五绝缘层126具有其中氧化硅层126b堆叠在氮化硅层126a上的多个层。第五绝缘层126的堆叠结构不限于此。在另一示例性实施例中，第五绝缘层126包括通过将氮化硅层堆叠在氧化硅层上形成的多个层，或者可以是包括氧化硅或氮化硅的单个层。
接下来，根据实施例，在没有例如蚀刻第四绝缘层125的工艺的单独的蚀刻工艺的情况下，通过热处理使氧化物半导体A2_a的第一端和相对第二端经受还原处理。当从基底上方施加热时，在第五绝缘层126中存在的氢离子(H+)扩散至氧化物半导体A2_a中。在示例性实施例中，如图6中所示，在热处理期间，氢离子(H+)主要在第五绝缘层126的氮化硅层126b中产生并且扩散至氧化物半导体A2_a中。
根据实施例，通过执行热处理，氢离子(H+)扩散至氧化物半导体A2_a的第一端和第二端中使得还原开始，以便形成导电源区S2和导电漏区D2。因为氧化物半导体包括与第三导电层G3重叠的区域，所以还原朝向氧化物半导体A2_a的中央变得较弱，以便形成低导电区域。在通过热处理的还原之后，源区S2和漏区D2分别形成在氧化物半导体A2_a的第一端和第二端处，且如图7中所示，作为低导电区域的沟道区A2形成在源区S2和漏区D2之间。
根据实施例，在约90℃至约110℃进行热处理。然而，温度不限于此，并且可在比110℃高的温度进行热处理。将理解的是，不必需在第五绝缘层126中产生氢离子(H+)。在第三绝缘层124和第四绝缘层125中存在的氢离子(H+)可扩散至氧化物半导体A2_a中。
根据实施例，第四绝缘层125具有最小厚度使得在第五绝缘层126中产生的氢离子(H+)实质上不到达下部半导体层。在示例性实施例中，如果热处理温度是大约95℃，则第四绝缘层125的厚度等于或大于第四绝缘层125中的氢浓度小于或等于约9×1020原子/cm3。
根据实施例，第三绝缘层124具有大于或等于约的厚度。第三绝缘层124中的氢浓度小于或等于约9×1020原子/cm3。第五绝缘层126的厚度为约在示例性实施例中，第五绝缘层126包括氧化硅(SiOx)层和设置在氧化硅(SiOx)层上的氮化硅(SiNx)层，所述氧化硅(SiOx)层具有大于或等于约的厚度，所述氮化硅(SiNx)层具有约1500至约的厚度。
根据实施例，通过热处理的掺杂有n型杂质离子的上部半导体层的表面电阻小于1000Ω/□。具体地，源区S2和漏区D2的表面电阻小于或等于约1000Ω/□。
以此方式，根据实施例，通过仅经由热处理而没有附加的蚀刻工艺以n型杂质离子掺杂氧化物半导体，可能防止在蚀刻工艺期间可能产生的副作用，诸如，尖角(taperangle)的增加、第三导电层G3和上部半导体中的短路等。此外，根据上述依据实施例的掺杂方案，可能通过在热处理期间提高温度以减小上部半导体层的布线电阻。因为可提高热处理温度，所以可改善下部半导体层中的脱氢作用，以便可提高包括下部半导体层的晶体管T1、T2、T5、T6和T7的驱动范围。即使提高了热处理温度，仍可能通过调节第四绝缘层125的厚度以防止氢离子(H+)扩散至晶体管T1、T2、T5、T6和T7中。在示例性实施例中，晶体管T1、T2、T5、T6和T7的驱动范围大于或等于约2.9V。
接下来，将描述根据本公开的示例性实施例的有机发光显示装置。将不再描述以上已经参照图1至图7描述的元件。此外，相同的附图标记可指代与以上参照图1至图7描述的特征类似的特征。
图8是根据本公开的示例性实施例的有机发光显示装置61的剖视图。
根据实施例，图8中所示的有机发光显示装置61与图1至图7中所示的有机发光显示装置60的不同之处在于，第四绝缘层125_1仅在基底110的一部分中形成以覆盖上部半导体层，而不是在基底110的整个表面上。
根据实施例，第四绝缘层125_1包括与图4中所示的第一绝缘层122相同的材料，或者可包括从以上列出的用于第一绝缘层122的材料中选择的一种或多种其他材料。
根据实施例，第四绝缘层125_1覆盖上部半导体层的上部和侧部。因为第四绝缘层125_1覆盖上部半导体层，所以如在图1至图7中所示的示例性实施例中那样，第四绝缘层125_1执行供应氢离子(H+)的相同功能，以便可通过热处理以n型杂质离子掺杂上部半导体层。
图9是根据本公开的示例性实施例的有机发光显示装置的剖视图。
根据实施例，图9中所示的有机发光显示装置62与图1至图7中所示的有机发光显示装置60的不同之处在于，第四绝缘层125_2形成在基底110的一部分中以覆盖上部半导体层，而不是在基底110的整个表面上。此外，图9中所示的有机发光显示装置62与图8中所示的有机发光显示装置61的不同之处在于，第四绝缘层125_2包括与下部半导体层重叠并覆盖下部半导体层的一部分。
根据实施例，第四绝缘层125_2可包括与图4中所示的第一绝缘层122相同的材料，或者可包括从以上列出的用于第一绝缘层122的材料中选择的一种或多种其他材料。
根据实施例，第四绝缘层125_2覆盖上部半导体层的上部和侧部。此外，第四绝缘层125_2延伸到与下部半导体层重叠的区域。
根据实施例，因为第四绝缘层125_2覆盖上部半导体层，所以如图1至图7中所示的示例性实施例中那样，第四绝缘层125_2执行供应氢离子(H+)的相同的功能，以便可通过热处理以n型杂质离子掺杂上部半导体层。此外，因为第四绝缘层125_2延伸到与下部半导体层重叠的区域，所以可能防止氢离子(H+)扩散至下部半导体层中，从而增加包括下部半导体层的晶体管T1、T2、T5、T6和T7的驱动范围。
本公开的实施例的效果不被前述内容限制，在文中可预期其他各种效果。
尽管为了描述的目的已经公开了本公开的示例性实施例，但是本领域技术人员将理解，在不脱离如所附权利要求中所记载的本公开的实施例的范围和精神的情况下，可能进行各种修改、添加和替换。

Claims (20)

1.一种有机发光显示装置，其中，该装置包括：
第一薄膜晶体管，所述第一薄膜晶体管设置在基底上；和
第二薄膜晶体管，所述第二薄膜晶体管设置在所述基底上并与所述第一薄膜晶体管间隔开，
其中，所述第一薄膜晶体管包括第一半导体层、设置在所述第一半导体层上并且与所述第一半导体层重叠的第一导电层以及设置在所述第一半导体层和所述第一导电层之间的第一绝缘层，
其中，所述第二薄膜晶体管包括第二半导体层和第二导电层，所述第二导电层设置在所述第二半导体层上并且与所述第二半导体层重叠，
其中，所述第一半导体层设置在比所述第二半导体层高的层上，
其中，所述第一半导体层包括氧化物半导体，
其中，所述第二半导体层包括低温多晶硅，以及
其中，所述第一绝缘层覆盖整个所述第一半导体层。
2.根据权利要求1所述的装置，其中，该装置还包括：
第三导电层，所述第三导电层设置在所述第二导电层上并与所述第二半导体层重叠；和
第二绝缘层，所述第二绝缘层设置在所述第三导电层上，
其中，所述第二绝缘层设置在比所述第一半导体层低的层上。
3.根据权利要求2所述的装置，其中，所述第二绝缘层的厚度大于或等于
4.根据权利要求3所述的装置，其中，所述第二绝缘层包括氧化硅。
5.根据权利要求4所述的装置，其中，所述第二绝缘层包含小于或等于9×1020原子/cm3的氢浓度。
6.根据权利要求2所述的装置，其中，该装置还包括：第三绝缘层，所述第三绝缘层设置在所述第一导电层上并且形成在所述基底的整个表面上。
7.根据权利要求6所述的装置，其中，所述第三绝缘层的厚度大于或等于
8.根据权利要求6所述的装置，其中，所述第三绝缘层包括氧化硅层和氮化硅层的多个层。
9.根据权利要求8所述的装置，其中，所述氧化硅层的厚度大于或等于并且所述氮化硅层的厚度在从至的范围内。
10.根据权利要求1所述的装置，其中，所述氧化物半导体是氧化铟镓锌。
11.根据权利要求1所述的装置，其中，所述第一半导体层包括分别在所述第一半导体层的第一端和相对第二端处的源区和漏区，并且包括在所述源区和所述漏区之间的沟道区，以及
其中，所述源区和所述漏区掺杂有n型杂质离子。
12.根据权利要求1所述的装置，其中，所述第一绝缘层形成在所述基底的整个表面上。
13.根据权利要求1所述的装置，其中，所述第一绝缘层形成在所述基底的其中所述第一绝缘层与所述第一半导体层重叠的一部分上方。
14.根据权利要求13所述的装置，其中，所述第一绝缘层与所述第二半导体层重叠。
15.根据权利要求1所述的装置，其中，所述第一绝缘层的厚度大于或等于并且所述第一半导体层的表面电阻等于或小于1000Ω/□。
16.根据权利要求1所述的装置，其中，所述第二薄膜晶体管的驱动范围大于或等于2.9V。
17.一种有机发光显示装置，包括：
缓冲层，所述缓冲层设置在基底上；
第一半导体层，所述第一半导体层设置在所述缓冲层上；
第一绝缘层，所述第一绝缘层设置在所述第一半导体层上；
第一导电层，所述第一导电层设置在所述第一绝缘层上并且与所述第一半导体层重叠；
第二绝缘层，所述第二绝缘层设置在所述第一导电层上；
第二导电层，所述第二导电层设置在所述第二绝缘层上并且与所述第一半导体层重叠；
第三绝缘层，所述第三绝缘层设置在所述第二导电层上；
第二半导体层，所述第二半导体层设置在所述第三绝缘层上并且不与所述第一半导体层重叠；
第四绝缘层，所述第四绝缘层设置在所述第二半导体层上；
第三导电层，所述第三导电层设置在所述第四绝缘层上并且与所述第二半导体层重叠；和
第五绝缘层，所述第五绝缘层设置在所述第三导电层上，
其中，所述第一半导体层包括低温多晶硅，
其中，所述第二半导体层包括氧化物半导体，以及
其中，所述第四绝缘层覆盖整个所述第二半导体层。
18.根据权利要求17所述的装置，其中，所述氧化物半导体是氧化铟镓锌。
19.根据权利要求17所述的装置，其中，所述第四绝缘层形成在所述基底的整个表面上方，
其中，所述第四绝缘层具有大于或等于的厚度，以及
其中，所述第四绝缘层具有小于或等于9×1020原子/cm3的氢浓度。
20.一种形成显示装置的半导体层的方法，包括步骤：
将氧化物半导体、第一绝缘层、导电层和第二绝缘层依次堆叠在第三绝缘层上，其中，所述氧化物半导体是金属氧化物半导体，并且所述第二绝缘层包括氧化硅和氮化硅的多个层；以及
在不蚀刻所述第一绝缘层的情况下，通过热处理使所述氧化物半导体的第一端和相对第二端经受还原处理，
其中，所述第二绝缘层中存在的氢离子扩散至所述氧化物半导体的所述第一端和所述第二端中，其中，导电源区和导电漏区分别形成在所述第一端和所述第二端处，并且低导电区域形成在所述氧化物半导体的与所述导电层重叠的中央区域中，
其中，在90℃至110℃的温度范围内进行所述热处理，并且所述导电源区和所述导电漏区的表面电阻小于1000Ω/□。
CN201910506492.4A 2018-06-12 2019-06-12 有机发光二极管显示装置及形成显示装置半导体层的方法 Pending CN110600501A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0067489 2018-06-12
KR1020180067489A KR102577900B1 (ko) 2018-06-12 2018-06-12 유기발광 표시장치

Publications (1)

Publication Number Publication Date
CN110600501A true CN110600501A (zh) 2019-12-20

Family

ID=68763582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910506492.4A Pending CN110600501A (zh) 2018-06-12 2019-06-12 有机发光二极管显示装置及形成显示装置半导体层的方法

Country Status (3)

Country Link
US (4) US10622430B2 (zh)
KR (1) KR102577900B1 (zh)
CN (1) CN110600501A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022056825A1 (zh) * 2020-09-18 2022-03-24 京东方科技集团股份有限公司 一种显示基板、显示面板及显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577900B1 (ko) 2018-06-12 2023-09-13 삼성디스플레이 주식회사 유기발광 표시장치
KR20200048910A (ko) * 2018-10-31 2020-05-08 엘지디스플레이 주식회사 복수의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20220019880A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220094259A (ko) * 2020-12-28 2022-07-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN112670305A (zh) 2020-12-30 2021-04-16 厦门天马微电子有限公司 显示面板和显示装置
CN112820738B (zh) 2020-12-31 2022-09-27 厦门天马微电子有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
CN107818986A (zh) * 2016-09-14 2018-03-20 天马日本株式会社 半导体装置及其制造方法和显示设备及其制造方法
CN108122928A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 包括多类型薄膜晶体管的有机发光显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
JP2004141845A (ja) 2002-04-10 2004-05-20 Sankyo Reijakku Kk 流体噴射回収装置
DE102011089334A1 (de) 2011-12-21 2013-06-27 Evonik Röhm Gmbh Detektionssystem zur Erfassung magnetischer Objekte im menschlichen Organismus
KR102315913B1 (ko) 2013-10-31 2021-10-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102081283B1 (ko) * 2013-02-14 2020-04-16 삼성디스플레이 주식회사 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법
KR102151235B1 (ko) * 2013-10-14 2020-09-03 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR102207916B1 (ko) 2013-10-17 2021-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102436895B1 (ko) * 2013-10-22 2022-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102397873B1 (ko) * 2014-02-24 2022-05-16 엘지디스플레이 주식회사 표시장치
KR102166341B1 (ko) * 2014-09-05 2020-10-16 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102286393B1 (ko) * 2014-11-18 2021-08-05 삼성디스플레이 주식회사 표시 장치
CN104538401B (zh) * 2014-12-23 2017-05-03 深圳市华星光电技术有限公司 Tft基板结构
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR101831186B1 (ko) 2016-06-30 2018-02-22 엘지디스플레이 주식회사 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
KR102643111B1 (ko) 2016-07-05 2024-03-04 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20180013369A (ko) * 2016-07-29 2018-02-07 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치
US10157572B2 (en) * 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
JP2018133398A (ja) * 2017-02-14 2018-08-23 株式会社ジャパンディスプレイ 半導体装置
KR102477230B1 (ko) 2018-01-25 2022-12-13 삼성디스플레이 주식회사 표시 장치
KR102577900B1 (ko) 2018-06-12 2023-09-13 삼성디스플레이 주식회사 유기발광 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819005A (zh) * 2016-08-31 2018-03-20 乐金显示有限公司 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
CN107818986A (zh) * 2016-09-14 2018-03-20 天马日本株式会社 半导体装置及其制造方法和显示设备及其制造方法
CN108122928A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 包括多类型薄膜晶体管的有机发光显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022056825A1 (zh) * 2020-09-18 2022-03-24 京东方科技集团股份有限公司 一种显示基板、显示面板及显示装置
CN114556566A (zh) * 2020-09-18 2022-05-27 京东方科技集团股份有限公司 一种显示基板、显示面板及显示装置
CN114556566B (zh) * 2020-09-18 2023-12-12 京东方科技集团股份有限公司 一种显示基板、显示面板及显示装置

Also Published As

Publication number Publication date
KR20190141048A (ko) 2019-12-23
US20190378886A1 (en) 2019-12-12
US10998393B2 (en) 2021-05-04
US20230189568A1 (en) 2023-06-15
US10622430B2 (en) 2020-04-14
US11600678B2 (en) 2023-03-07
US20200219954A1 (en) 2020-07-09
KR102577900B1 (ko) 2023-09-13
US20210257430A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
US11659738B2 (en) Display apparatus
US10803802B2 (en) Display device
US11600678B2 (en) Organic light-emitting diode display device
US11764232B2 (en) Display substrate, preparation method and driving method therefor, and display apparatus
TWI690065B (zh) 薄膜電晶體陣列基板及包含薄膜電晶體陣列基板之有機發光顯示裝置
WO2014068859A1 (en) Semiconductor device, display unit, and electronic apparatus
US11594587B2 (en) Display device
US11011597B2 (en) Display device having a compensation transistor with a second region having greater electrical resistance than a first region
CN110911445A (zh) 显示装置
US11404508B2 (en) Display device and method thereof of reduced masks
US11538879B2 (en) Display device having first transistor, second transistor, and third transistor disposed on different layers
CN112086485A (zh) 显示设备
US11844238B2 (en) Display device
US20220059637A1 (en) Display apparatus
US20220140033A1 (en) Display device
US20240008320A1 (en) Display apparatus
US11706954B2 (en) Display device
US20220165832A1 (en) Display device
US20240008311A1 (en) Display apparatus
CN114566541A (zh) 薄膜晶体管基底、显示设备和制造薄膜晶体管基底的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination