CN110599937A - 显示装置及栅极驱动装置 - Google Patents

Abstract

本发明提出一种显示装置及栅极驱动装置。显示装置包括显示面板、多个第一栅极驱动电路以及多个第二栅极驱动电路。显示面板具有第一显示区以及至少一个第二显示区。第一显示区具有多个第一像素，第二显示区具有多个第二像素，其中多个第一像素所形成的第一负载大于多个第二像素所形成的第二负载。多个第一栅极驱动电路用以驱动多个第一像素。多个第二栅极驱动电路用以驱动多个第二像素，其中各第二栅极驱动电路的驱动能力小于各第一栅极驱动电路的驱动能力。

Description

显示装置及栅极驱动装置

技术领域

本发明涉及一种显示装置及栅极驱动装置，且特别是涉及一种可改善显示面板的显示影像视效的显示装置及栅极驱动装置。

背景技术

近年来，显示面板的市场趋势是增加可视区的屏占比，许多厂商通过增加显示面板多个弧形可视区的方式，来进一步提升显示面板可视区的屏占比及美感。然而，显示面板中的弧形可视区的电阻电容负载与一般显示区的电阻电容负载会产生差异，而此种差异会导致显示面板出现显示影像亮度不均匀(Mura)的视效问题。

发明内容

本发明提供一种可使显示面板的显示影像亮度均匀，并能提升显示影像视效的显示装置及栅极驱动装置。

本发明的显示装置包括显示面板、多个第一栅极驱动电路以及多个第二栅极驱动电路。显示面板具有第一显示区以及至少一个第二显示区，第一显示区具有多个第一像素，第二显示区具有多个第二像素，其中多个第一像素所形成的第一负载大于多个第二像素所形成的第二负载。多个第一栅极驱动电路分别具有多个第一输出级以驱动多个第一像素。多个第二栅极驱动电路分别具有多个第二输出级以驱动多个第二像素，其中各第二栅极驱动电路的驱动能力小于各第一栅极驱动电路的驱动能力，各第一输出级的等效电容大于各第一输出级的等效电容。

本发明的栅极驱动装置适用于驱动显示面板，其中显示面板具有第一显示区以及至少一个第二显示区，且第一显示区中多个第一像素所形成的第一负载大于第二显示区中多个第二像素所形成的第二负载。栅极驱动装置包括多个第一栅极驱动电路以及多个第二栅极驱动电路。多个第一栅极驱动电路分别具有多个第一输出级以驱动多个第一像素。多个第二栅极驱动电路分别具有多个第二输出级以驱动多个第二像素，其中各第二栅极驱动电路的驱动能力小于各第一栅极驱动电路的驱动能力，且各第一输出级的等效电容大于各第一输出级的等效电容。

基于上述，本发明通过具有较小驱动能力的多个第二栅极驱动电路来分别驱动第二显示区中的多个第二像素，以及通过具有较大驱动能力的多个第一栅极驱动电路来驱动第一显示区中的多个第一像素，以使第一显示区的亮度以及第二显示区的亮度实质上相等，以此达到使整个显示面板显示影像亮度均匀，并增加显示影像视效质量的目的。

附图说明

图1是本发明一实施例的显示装置的电路方块示意图。

图2A是本发明图1实施例的第二栅极驱动电路的实施方式示意图。

图2B是本发明图1实施例的第一栅极驱动电路的实施方式示意图。

图3是本发明图1实施例的栅极驱动电路的实施方式示意图。

图4是本发明另一实施例的显示装置的电路方块示意图。

图5A是本发明图4实施例的显示面板的内部结构示意图。

图5B是本发明图4实施例的负载补偿区内部结构的等效电路示意图。

其中，附图标记为：

100、400：显示装置 110、410：显示面板

111、411：第一显示区

112a、112b、412a、412b：第二显示区

121、122、421、422：第二栅极驱动电路

131、132、431、432：第一栅极驱动电路

220、230、341：输出级电路 342：拉高控制器

343：拉低控制器 413：第三显示区

413a、413b：第三显示区的子显示区

501：介电层 C1a、C1b、C2a、C2b：等效电容

CA1：电容 CK：时脉信号

G1、G3：输出驱动信号 CS1：进位信号

LCR：负载补偿区 M1a、M1b、M1c：扫描线

Q1、Q3、P1、P3、Q[N]、P[N]：控制信号

R1a、R1b、R2a、R2b：等效电阻 RCC：电阻电容电路

T1～T8、TA～TC：晶体管 VGH：栅极高电压

XDONB：参考电压

具体实施方式

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可为二元件间存在其它元件。

请参照图1，图1是本发明一实施例的显示装置的电路方块示意图。显示装置100包括显示面板110、多个第一栅极驱动电路(例如是第一栅极驱动电路131、132)以及多个第二栅极驱动电路(例如是第二栅极驱动电路121、122)。显示面板110具有第一显示区111以及至少一个第二显示区(例如是第二显示区112a、112b)，需要注意的是，为简化说明，本发明图1仅绘示两个第二显示区112a、112b，以作为示范性实施例进行说明，然本发明实际上并未对第二显示区的数量有加以限制。第一显示区111中具有多个第一像素，而第二显示区112a、112b中具有多个第二像素，其中由多个第一像素所形成的第一负载会大于由多个第二像素所形成的第二负载。换句话说，在显示面板110中，第一显示区111的负载会大于第二显示区112a、112b的负载。

此外，第一栅极驱动电路131、132电性连接至显示面板110的第一显示区111，用以驱动第一显示区111的多个第一像素，其中，本实施例的第一栅极驱动电路131、132会以交错驱动的方式来驱动多个第一像素。举例来说，由第一栅极驱动电路131驱动第一显示区111中第一列的多个第一像素，而第一显示区111中第二列的多个第一像素则由第一栅极驱动电路132驱动，接着，再由第一栅极驱动电路131驱动第一显示区111中第三列的多个第一像素，请依此类推。而第二栅极驱动电路121会电性连接至显示面板110的第二显示区112a，第二栅极驱动电路122则电性连接至显示面板110的第二显示区112b，用以驱动第二显示区(即第二显示区112a、112b)中的多个第二像素。

在本实施例中，第二栅极驱动电路121会驱动第二显示区112a中的第二像素，第二栅极驱动电路122则会驱动第二显示区112b中的第二像素，其中各第二栅极驱动电路121、122的驱动能力会小于各第一栅极驱动电路131、132的驱动能力。详细来说明，第一显示区111中第一像素的数量大于第二显示区112a、112b中第二像素的数量，即各第一栅极驱动电路131、132所需要驱动的第一像素的数量大于各第二栅极驱动电路121、122所需要驱动的第二像素的数量。因此，各第二栅极驱动电路121、122的驱动能力会小于各第一栅极驱动电路131、132的驱动能力。此外，各第一栅极驱动电路131、132所分别具有的，用以驱动第一显示区111中第一像素的输出级的第一等效电容，可大于各第二栅极驱动电路121、122所分别具有的，用以驱动第二显示区112a、112b中第二像素的输出级的第二等效电容。如本领域具通常知识者所熟知的，驱动能力指栅极驱动电路121、122所能提供的驱动电流的大小。

如此一来，本发明可通过驱动能力较小，且具有较小等效电容驱动级的第二栅极驱动电路121、122来分别驱动第二显示区112a、112b中的第二像素，以及通过能力较大且具有较大等效电容驱动级的第一栅极驱动电路131、132来驱动第一显示区111中的第一像素，以使第一显示区111的亮度以及第二显示区112a、112b的亮度实质上相等，以此来达到使整个显示面板显示影像亮度均匀的目的，并增加显示影像的视效质量。

进一步来说明，请同步参照图1及图2A，图2A是本发明图1实施例的第二栅极驱动电路的实施方式示意图。在本实施例中，显示装置100中的多个第二栅极驱动电路(例如是第二栅极驱动电路121、122)中具有输出级电路220。输出级电路220包括晶体管T1～T4、晶体管TS1以及晶体管TA。晶体管T1形成第二输出级，晶体管T1的第一端接收时脉信号CK，晶体管T1的第二端电性连接至输出端OE1，以输出输出驱动信号G1，晶体管T1的控制端接收控制信号Q1。晶体管T2的第一端电性连接至输出端OE1，晶体管T2的第二端接收参考电压XDONB，晶体管T2的控制端则接收控制信号P1。值得一提的，在本发明其他实施例中，晶体管T1、T3的控制端可直接接收控制信号Q1。输出级电路220可不需设置晶体管TS1。

晶体管T3的第一端接收时脉信号CK，晶体管T3的第二端电性连接至输出端OE2，以输出一进位信号CS1，晶体管T3的控制端电性连接至晶体管T1的的控制端，并同样接收控制信号Q1。晶体管T4的第一端电性连接至输出端OE2，晶体管T4的第二端接收参考电压XDONB，晶体管T4的控制端电性连接至晶体管T2的控制端，并同样接收控制信号P1。晶体管TS1的第一端电性连接至晶体管T3及晶体管T1的控制端，晶体管TS1的控制端接收栅极高电压VGH，晶体管TS1的第二端接收控制信号Q1。而晶体管TA的第一端电性连接至输出端OE1，晶体管TA的控制端接收启闭信号GOFF，晶体管TA的第二端接收参考电压XDONB。

需要注意的是，在本实施例中，晶体管T1的通道的宽长比会与晶体管T3的通道的宽长比可以相同。

另一方面，在本发明其他实施例中，晶体管T1以及晶体管T3均分别可以两个依序串联的晶体管来替换。事实上，输出级电路220中可设置一个或多个相互串联的晶体管来替换晶体管T1或替换晶体管T3，其数量没有固定的限制。并且本发明同样可透过调整替换后的晶体管的通道的宽长比的方式来对第二负载的阻抗进行补偿。而透过多个串接的晶体管的电路架构，可降低节点间的漏电现象。

接着，详细来说明本实施例第二栅极驱动电路的输出级电路220中各元件之间的作动方式，在本实施例中，晶体管TS1会根据栅极高电压VGH而被导通，进而传输控制信号Q1至晶体管T1以及晶体管T3的控制端，而晶体管T1会根据控制信号Q1而被导通以提供时脉信号CK至输出端OE1，进而调整输出驱动信号G1的电压值，在此同时，晶体管T3同样会根据控制信号Q1而被导通以提供时脉信号CK至输出端OE2，进而调整进位信号CS1的电压值。

此外，晶体管T2会根据控制信号P1而被导通以提供参考电压XDONB至输出端OE1，来调整输出驱动信号G1的电压值，同时晶体管T4也会根据控制信号P1而被导通以提供参考电压XDONB至输出端OE2，来调整进位信号CS1的电压值。值得一提的是，输出驱动信号G1的信号波形会与进位信号CS1的信号波形实质上相等，由输出端OE1所输出的输出驱动信号G1会提供至第二显示区112a、112b中的第二像素，而由输出端OE2所输出的进位信号CS1则会提供至后级的第二栅极驱动电路或前级的第二栅极驱动电路。而当各第二栅极驱动电路需要关机时，则晶体管TA会根据启闭信号GOFF而被导通，以将输出驱动信号G1的电压值拉低至参考电压XDONB。

如此一来，由于本发明提供至后级的第二栅极驱动电路(或前级的第二栅极驱动电路)的输出端OE2与提供至第二显示区112a、112b中的第二像素的输出端OE1彼此独立，本发明便可达到避免提供至第二显示区中第二像素的输出驱动信号G1受到后级的第二栅极驱动电路(或前级的第二栅极驱动电路)影响之目的，据此提升了输出驱动信号G1以及进位信号CS1的稳定度。

接着，请同步参照图2A以及图2B，其中图2B是本发明图1实施例的第一栅极驱动电路的实施方式示意图。在本实施例中，显示装置100中的多个第一栅极驱动电路131、132中具有输出级电路230。输出级电路230包括晶体管T5～T6、晶体管TS2以及晶体管TB。晶体管T5的第一端接收时脉信号CK，晶体管T5的第二端电性连接至输出端OE3，以输出一输出驱动信号G3，晶体管T5的控制端则接收控制信号Q3。晶体管T6的第一端电性连接至输出端OE3，晶体管T6的第二端接收参考电压XDONB，晶体管T6的控制端则接收控制信号P3。晶体管TS2的第一端电性连接至晶体管T5的控制端，晶体管TS2的控制端接收栅极高电压VGH，晶体管TS2的第二端接收控制信号Q3。晶体管TB的第一端电性连接至输出端OE3，晶体管TB的控制端接收启闭信号GOFF，晶体管TB的第二端接收参考电压XDONB。

需要注意的是，在本实施例中，各第一栅极驱动电路131、132的输出级电路230中晶体管T5的通道的宽长比会大于各第二栅极驱动电路121、122的输出级电路(例如是图2A的输出级电路220)中晶体管T1的通道的宽长比，且晶体管T1的控制端以及第二端间的电容，可小于晶体管T5的控制端以及第二端间的电容。详细来说明，在本实施例中，由多个第一像素所形成的第一负载会大于由多个第二像素所形成的第二负载，即在显示面板110中，第一显示区111中第一负载的阻抗与第二显示区112a、112b中第二负载的阻抗并不相同。因此，本发明通过使驱动第一像素的第一栅极驱动电路131、132中输出级电路230中晶体管T5的通道的宽长比大于驱动第二像素的第二栅极驱动电路121、122中输出级电路220中晶体管T1的通道的宽长比，且晶体管T1的控制端以及第二端间的电容，小于晶体管T5的控制端以及第二端间的电容，以分别提供多个补偿阻抗来对第一负载的阻抗及第二负载的阻抗进行补偿，使第一显示区111的亮度与第二显示区112a、112b的亮度实质上相等，进而改善由电阻电容负载差异所导致的显示影像亮度不均匀之视效问题。

此外，在本发明其他实施例中，晶体管T5同样可由两个依序串联的晶体管来替换。事实上，输出级电路230中同样可设置一个或多个相互串联的晶体管来替换晶体管T5，其数量没有固定的限制。并且本发明同样可透过调整替换后的晶体管的通道的宽长比的方式来对第一负载的阻抗进行补偿。而透过多个串接的晶体管的电路架构，可降低节点间的漏电现象。

附带一提的，本发明实施例中，晶体管T1以及晶体管T3的控制端以及第二端间的电容的和，可以等于晶体管T5的控制端以及第二端间的电容，如此一来，输出级电路220、230所分别产生的输出驱动信号G1以及G2上的波动可以相近，可使维持显示效果的均匀度，且可提升控制信号Q1以及Q3的电压稳定性。此外，晶体管T2、T4的通道宽长比，可以设计为小于晶体管T6的通道宽长比。

接着，详细来说明本实施例各第一栅极驱动电路131、132的输出级电路230中各元件之间的作动方式，在本实施例中，晶体管TS2会根据栅极高电压VGH而被导通，进而传输控制信号Q3至晶体管T5的控制端，而晶体管T5会根据控制信号Q3而被导通以提供时脉信号CK至输出端OE3，进而调整输出驱动信号G3的电压值。此外，晶体管T6会根据控制信号P3而被导通以提供参考电压XDONB至输出端OE3，以此来调整输出驱动信号G3的电压值。而当各第一栅极驱动电路131、132需要关机时，则晶体管TB会根据启闭信号GOFF而被导通，以将输出驱动信号G3的电压值拉低至参考电压XDONB。

请参照图3，图3是本发明图1实施例的栅极驱动电路的实施方式示意图。在本实施例中，栅极驱动电路340可例如是各第一栅极驱动电路131、132及各第二栅极驱动电路121、122的电路架构。在栅极驱动电路340包括输出级电路341、拉高控制器342以及拉低控制器343。需要注意的是，各第一栅极驱动电路中的输出级电路341可例如是图2B的输出级电路230，各第二栅极驱动电路中的输出级电路341则可例如是图2A的输出级电路220，本领域具通常知识者可基于本发明前述实施方式的描述，根据实际应用情况对输出级电路341的电路架构进行替换。

拉高控制器342电性连接至输出级电路341，根据前级的栅极驱动电路所提供的进位信号CS1以调整控制信号Q[N]。拉低控制器343电性连接至拉高控制器342以及输出级电路341，根据前级的栅极驱动电路所提供的进位信号CS1以调整控制信号P[N]。

进一步来说明，在各第一栅极驱动电路131、132中，栅极驱动电路340的拉高控制器342电性连接至晶体管TS2的第二端，根据进位信号CS1以调整控制信号Q[N](即控制信号Q3)。拉低控制器343则电性连接至拉高控制器342以及晶体管T6的控制端，并根据进位信号CS1来调整控制信号P[N](即控制信号P3)。

另一方面，在各第二栅极驱动电路121、122中，栅极驱动电路340的拉高控制器342会电性连接至晶体管TS1的第二端，以根据进位信号CS1来调整控制信号Q[N](即控制信号Q1)。拉低控制器343则电性连接至拉高控制器342、晶体管T2的控制端以及晶体管T4的控制端，并根据进位信号CS1来调整控制信号P[N](即控制信号P1)。

请参照图4，图4是本发明另一实施例的显示装置的电路方块示意图。与前述实施例不同的地方在于，本实施例的显示装置400包括显示面板410、多个第一栅极驱动电路(例如是第一栅极驱动电路431、432)以及多个第二栅极驱动电路(例如是第二栅极驱动电路421、422)。显示面板410具有第一显示区411、至少一个第二显示区(例如是第二显示区412a、412b)以及第三显示区413。需要注意的是，为简化说明，本发明图4同样仅绘示两个第二显示区412a、412b，以作为示范性实施例进行说明，然本发明实际上并未对第二显示区的数量有加以限制。第一显示区411中具有多个第一像素，而第二显示区412a、412b中具有多个第二像素，其中多个第一像素所形成的第一负载会大于多个第二像素所形成的第二负载。此外，第三显示区413中具有多个第三像素，其中多个第三像素所形成的第三负载大于第二负载，并且第三负载会小于该第一负载。

第一栅极驱动电路431、432电性连接至显示面板410的第一显示区411及第三显示区413，用以驱动第一显示区411的多个第一像素以及第三显示区413的多个第三像素。而第二栅极驱动电路421、422则分别电性连接至显示面板410的第二显示区412a、412b，用以驱动第二显示区中的多个第二像素。在本实施例中，第二栅极驱动电路421会驱动第二显示区412a中的第二像素，第二栅极驱动电路422则会驱动第二显示区412b中的第二像素，其中各第二栅极驱动电路421、422的驱动能力会小于各第一栅极驱动电路431、432的驱动能力。详细来说明，第一显示区411中第一像素的数量大于第二显示区412a、412b中第二像素的数量，即各第一栅极驱动电路431、432所需要驱动的第一像素的数量大于各第二栅极驱动电路421、422所需要驱动的第二像素的数量。因此，各第二栅极驱动电路421、422的驱动能力会小于各第一栅极驱动电路431、432的驱动能力。

如此一来，本发明可通过驱动能力较小的第二栅极驱动电路421、422来驱动第二显示区412a、412b中的第二像素，以及通过能力较大的第一栅极驱动电路431、432来驱动第一显示区411中的第一像素，以使第一显示区411的亮度以及第二显示区412a、412b的实质上相等。

此外，显示面板410中的第三显示区413包括第一子显示区413a、第二子显示区413b以及负载补偿区LCR，负载补偿区LCR设置在第一子显示区413a以及第二子显示区413b之间，并且负载补偿区LCR会提供多个电阻电容电路，以分别提供多个补偿阻抗。详细来说明，在此请同步参照图4及图5A，图5A是本发明图4实施例的显示面板的内部结构示意图。在本实施例中，显示面板410中的第三显示区413的负载补偿区LCR中会提供多个电阻电容电路，而各电阻电容电路包括多个金属层(分别用以形成扫描线M1a、M1b、M1c)以及介电层。换句话说，本发明通过在负载补偿区LCR中设置多个扫描线M1a、M1b、M1c以及多个介电层，以提供多个电阻电容电路。

附带一提的，本实施例的第一栅极驱动电路431、432会以交错驱动的方式来驱动多个第三像素。举例来说，由第一栅极驱动电路432来驱动第三显示区413中被扫描线M1a所补偿的多个第三像素，而第三显示区413中被扫描线M1b所补偿的多个第三像素则由第一栅极驱动电路431驱动，接着，再由第一栅极驱动电路432驱动第三显示区413中被扫描线M1c所补偿的多个第三像素，请依此类推。需要注意的是，本发明图4实施例中各第一栅极驱动电路431、432对第一显示区411的交错驱动方式与前述图1实施例相类似，在此不重复赘述。如此一来，本发明便可通过在第一显示区411及第三显示区413中，以第一栅极驱动电路431、432对多个第一像素及多个第三次像素交错驱动的方式，来达到节省电路布局空间的目的。

进一步来说明，请同步参照图4、图5A及图5B，图5B是本发明图4实施例的负载补偿区内部结构的等效电路示意图。在第三显示区413的负载补偿区LCR中，在每两个扫描线(例如是扫描线M1a、M1b)的中间可设置介电层501，亦即扫描线M1a、介电层501、扫描线M1b依序配置，并相互覆盖。此外，扫描线M1a、扫描线M1b可具有等效电阻，而通过介电层501则可形成等效电容CA1。据此，扫描线M1a、介电层501、扫描线M1b可在负载补偿区LCR中形成多个电阻电容电路，以分别提供多个补偿阻抗来补偿第三显示区413。

需要注意的是，本发明图4实施例中第二显示区412a、412b的电阻电容补偿方式与前述图1实施例相类似，在此不重复赘述。

如此一来，本发明通过电路补偿(即相对于各第一栅极驱动电路中的晶体管的通道的宽长比，缩小各第二栅极驱动电路中晶体管的通道的宽长比)的方式来补偿第二显示区412a、412b中第二负载的阻抗，并通过交错堆栈设置扫描线与介电层的方式，提供电阻电容电路来补偿第三显示区413中第三负载的阻抗，以使第一显示区411的亮度实质上等于第二显示区412a、412b，以及使第三显示区413的亮度实质上等于第一显示区411的亮度，进而达到使整个显示面板显示影像亮度均匀之目的，并增加显示影像的视效质量。

综上所述，本发明通过驱动能力较小的多个第二栅极驱动电路来分别驱动第二显示区中的多个第二像素，并通过驱动能力较大的多个第一栅极驱动电路来驱动第一显示区中的多个第一像素，并使第二栅极驱动电路的驱动级的等效电容，小于第一栅极驱动电路的驱动级的等效电容，以此使第一显示区的亮度与第二显示区的亮度实质上相等，以达到使整个显示面板显示影像亮度均匀，并增加显示影像视效质量的目的。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种改进与完善，因此本发明的保护范围当视权利要求书所界定范围为准。

Claims (22)

1.一种显示装置，包括：

显示面板，具有第一显示区以及至少一个第二显示区，该第一显示区具有多个第一像素，该第二显示区具有多个第二像素，其中该第一像素所形成的第一负载大于该第二像素所形成的第二负载；

多个第一栅极驱动电路，分别具有多个第一输出级以驱动该第一像素；以及

多个第二栅极驱动电路，分别具有多个第二输出级以驱动该第二像素，

其中，各该第二栅极驱动电路的驱动能力小于各该第一栅极驱动电路的驱动能力，且各该第一输出级的等效电容大于各该第一输出级的等效电容。

2.如权利要求1所述的显示装置，其特征在于，各该第二栅极驱动电路包括：

至少一个第一晶体管，作为该第二输出级，该第一晶体管的第一端接收时脉信号，该第一晶体管的第二端电性连接至第一输出端，以输出第一输出驱动信号，该第一晶体管的控制端接收第一控制信号；

第二晶体管，其第一端电性连接至该第一输出端，该第二晶体管的第二端接收参考电压，该第二晶体管的控制端接收第二控制信号；

至少一个第三晶体管，其第一端接收该时脉信号，该第三晶体管的第二端电性连接至第二输出端，以输出第二输出驱动信号，该第三晶体管的控制端电性连接至该第一晶体管的控制端；以及

第四晶体管，其第一端电性连接至该第二输出端，该第四晶体管的第二端接收该参考电压，该第四晶体管的控制端电性连接至该第二晶体管的控制端。

3.如权利要求2所述的显示装置，其特征在于，各该第一栅极驱动电路包括：

至少一个第五晶体管，作为该第一输出级，该第五晶体管的第一端接收该时脉信号，该第五晶体管的第二端电性连接至第三输出端，以输出第三输出驱动信号，该第五晶体管的控制端接收第三控制信号；以及

第六晶体管，其第一端电性连接至该第三输出端，该第六晶体管的第二端接收该参考电压，该第六晶体管的控制端接收第四控制信号，

其中，该第一晶体管的控制端与输出端间的电容，小于该第五晶体管的控制端与输出端之间的电容。

4.如权利要求3所述的显示装置，其特征在于，该第一晶体管的控制端与输出端之间的电容，与该第三晶体管的控制端与输出端之间的电容的和，与该第五晶体管的控制端与输出端之间的电容相等。

5.如权利要求3所述的显示装置，其特征在于，该第三晶体管的宽长比与该第一晶体管的宽长比相同，该第二晶体管以及该第四晶体管的通道宽长比，均小于该第六晶体管的通道宽长比。

6.如权利要求3所述的显示装置，其特征在于，各该第一栅极驱动电路还包括：

第七晶体管，其第一端电性连接至该第五晶体管的控制端，该第七晶体管的控制端接收栅极高电压，该第七晶体管的第二端接收该第三控制信号，其中该第七晶体管根据该栅极高电压被导通，以传输该第三控制信号。

7.如权利要求6所述的显示装置，其特征在于，各该第一栅极驱动电路还包括：

第八晶体管，其第一端电性连接至该第三输出端，该第八晶体管的控制端接收启闭信号，该第八晶体管的第二端接收该参考电压，其中该第八晶体管根据该启闭信号被导通，以将该第三输出端的电压拉低至该参考电压。

8.如权利要求3所述的显示装置，其特征在于，各该第二栅极驱动电路还包括：

第七晶体管，其第一端电性连接至该第一晶体管的控制端，该第七晶体管的控制端接收栅极高电压，该第七晶体管的第二端接收该第一控制信号，其中该第七晶体管根据该栅极高电压被导通，以传输该第一控制信号。

9.如权利要求8所述的显示装置，其特征在于，各该第二栅极驱动电路还包括：

第八晶体管，其第一端电性连接至该第一输出端，该第八晶体管的控制端接收启闭信号，该第八晶体管的第二端接收该参考电压，其中该第八晶体管根据该启闭信号被导通，以将该第一输出端的电压拉低至该参考电压。

10.如权利要求3所述的显示装置，其特征在于，每个该第一栅极驱动电路以及每个该第二栅极驱动电路还包括：

拉高控制器，根据前级栅极驱动信号以调整该第一控制信号或该第三控制信号；

拉低控制器，电性连接至该拉高控制器，根据该前级栅极驱动信号以调整该第二控制信号或该第四控制信号；以及

第七晶体管，其第一端电性连接至该拉高控制器，该第七晶体管的控制端电性连接至该拉低控制器，该第七晶体管的第二端电性连接至该第一输出端、第二输出端或该第三输出端，

其中，该第七晶体管根据该第二控制信号或该第四控制信号被导通，以提供该第一控制信号或该第三控制信号以调整该第一输出驱动信号、该第二输出驱动信号或该第三输出驱动信号。

11.如权利要求1所述的显示装置，其特征在于，该显示面板还具有第三显示区，该第三显示区具有多个第三像素，其中该第三像素所形成的第三负载大于该第二负载，并且该第三负载小于该第一负载，

其中，该显示面板的该第三显示区包括第一子显示区、第二子显示区以及负载补偿区，该负载补偿区设置在该第一子显示区以及该第二子显示区之间，该负载补偿区提供多个电阻电容电路以分别提供多个补偿阻抗。

12.如权利要求11所述的显示装置，其特征在于，各该电阻电容电路包括：

第一扫描线以及第二扫描线，该第一扫描线以及该第二扫描线分别提供多个等效电阻；以及

介电层，介于该第一扫描线以及该第二扫描线之间，

其中该第一扫描线、该第二扫描线与该介电层形成等效电容。

13.一种栅极驱动装置，适用于驱动一种显示面板，其中该显示面板具有第一显示区以及至少一个第二显示区，且该第一显示区中多个第一像素所形成的第一负载大于该第二显示区中多个第二像素所形成的第二负载，该栅极驱动装置包括：

多个第一栅极驱动电路，分别具有多个第一输出级以驱动该第一像素；以及

多个第二栅极驱动电路，分别具有多个第二输出级以驱动该第二像素，

其中，各该第二栅极驱动电路的驱动能力小于各该第一栅极驱动电路的驱动能力，且各该第一输出级的等效电容大于各该第一输出级的等效电容。

14.如权利要求13所述的栅极驱动装置，其特征在于，各该第二栅极驱动电路包括：

至少一个第一晶体管，作为该第二输出级，该第一晶体管的第一端接收时脉信号，该第一晶体管的第二端电性连接至第一输出端，以输出第一输出驱动信号，该第一晶体管的控制端接收第一控制信号；

第二晶体管，其第一端电性连接至该第一输出端，该第二晶体管的第二端接收参考电压，该第二晶体管的控制端接收第二控制信号；

至少一个第三晶体管，其第一端接收该时脉信号，该第三晶体管的第二端电性连接至第二输出端，以输出第二输出驱动信号，该第三晶体管的控制端电性连接至该第一晶体管的控制端；以及

第四晶体管，其第一端电性连接至该第二输出端，该第四晶体管的第二端接收该参考电压，该第四晶体管的控制端电性连接至该第二晶体管的控制端。

15.如权利要求14所述的栅极驱动装置，其特征在于，各该第一栅极驱动电路包括：

至少一个第五晶体管，作为该第一输出级，该第五晶体管的第一端接收该时脉信号，该第五晶体管的第二端电性连接至第三输出端，以输出第三输出驱动信号，该第五晶体管的控制端接收第三控制信号；以及

第六晶体管，其第一端电性连接至该第三输出端，该第六晶体管的第二端接收该参考电压，该第六晶体管的控制端接收一第四控制信号，

其中，该第一晶体管的控制端与输出端之间的电容，小于该第五晶体管的控制端与输出端之间的电容。

16.如权利要求15所述的栅极驱动装置，其特征在于，该第一晶体管的控制端与输出端间的电容，与该第三晶体管的控制端与输出端间的电容的和，与该第五晶体管的控制端与输出端间的电容相等。

17.如权利要求15所述的栅极驱动装置，其特征在于，该第三晶体管的宽长比与该第一晶体管的宽长比相同。

18.如权利要求15所述的栅极驱动装置，其特征在于，各该第一栅极驱动电路还包括：

第七晶体管，其第一端电性连接至该第五晶体管的控制端，该第七晶体管的控制端接收栅极高电压，该第七晶体管的第二端接收该第三控制信号，其中该第七晶体管根据该栅极高电压被导通，以传输该第三控制信号。

19.如权利要求18所述的栅极驱动装置，其特征在于，各该第一栅极驱动电路还包括：

第八晶体管，其第一端电性连接至该第三输出端，该第八晶体管的控制端接收启闭信号，该第八晶体管的第二端接收该参考电压，其中该第八晶体管根据该启闭信号被导通，以将该第三输出端的电压拉低至该参考电压。

20.如权利要求15所述的栅极驱动装置，其特征在于，各该第二栅极驱动电路还包括：

第七晶体管，其第一端电性连接至该第一晶体管的控制端，该第七晶体管的控制端接收栅极高电压，该第七晶体管的第二端接收该第一控制信号，其中该第七晶体管根据该栅极高电压被导通，以传输该第一控制信号。

21.如权利要求20所述的栅极驱动装置，其特征在于，各该第二栅极驱动电路还包括：

第八晶体管，其第一端电性连接至该第一输出端，该第八晶体管的控制端接收启闭信号，该第八晶体管的第二端接收该参考电压，其中该第八晶体管根据该启闭信号被导通，以将该第一输出端的电压拉低至该参考电压。

22.如权利要求15所述的栅极驱动装置，其特征在于，每个该第一栅极驱动电路以及每个该第二栅极驱动电路还包括：

拉高控制器，根据前级栅极驱动信号以调整该第一控制信号或该第三控制信号；

拉低控制器，电性连接至该拉高控制器，根据该前级栅极驱动信号以调整该第二控制信号或该第四控制信号；以及

第七晶体管，其第一端电性连接至该拉高控制器，该第七晶体管的控制端电性连接至该拉低控制器，该第七晶体管的第二端电性连接至该第一输出端、第二输出端或该第三输出端，

其中，该第七晶体管根据该第二控制信号或该第四控制信号被导通，以提供该第一控制信号或该第三控制信号以调整该第一输出驱动信号、该第二输出驱动信号或该第三输出驱动信号。