CN110571210A - Led驱动电源的集成电路、制造方法及led驱动电源 - Google Patents

Led驱动电源的集成电路、制造方法及led驱动电源 Download PDF

Info

Publication number
CN110571210A
CN110571210A CN201910729779.3A CN201910729779A CN110571210A CN 110571210 A CN110571210 A CN 110571210A CN 201910729779 A CN201910729779 A CN 201910729779A CN 110571210 A CN110571210 A CN 110571210A
Authority
CN
China
Prior art keywords
chip
power supply
led driving
driving power
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910729779.3A
Other languages
English (en)
Other versions
CN110571210B (zh
Inventor
全新
廖志强
冯润渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN JINGDAO ELECTRONIC CO Ltd
Original Assignee
SHENZHEN JINGDAO ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN JINGDAO ELECTRONIC CO Ltd filed Critical SHENZHEN JINGDAO ELECTRONIC CO Ltd
Priority to CN201910729779.3A priority Critical patent/CN110571210B/zh
Publication of CN110571210A publication Critical patent/CN110571210A/zh
Application granted granted Critical
Publication of CN110571210B publication Critical patent/CN110571210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种LED驱动电源的集成电路、制造方法及LED驱动电源，LED驱动电源的集成电路将控制芯片、功率MOSFET芯片和二极管芯片集成在同一个引线框架上；控制芯片通过绝缘胶焊接在第一芯片承载区，功率MOSFET芯片的漏极通过导电胶焊接在第二芯片承载区，二极管芯片的正极通过导电胶焊接在第三芯片承载区，第二芯片承载区和第三芯片承载区之间通过键合丝连接，使二极管芯片的正极与功率MOSFET芯片的漏极连接，二极管芯片的负极通过键合丝与控制芯片连接；第二芯片承载区与引线框架的两个漏极引脚连接，且引线框架的两个漏极引脚之间用导电散热片连接。提高了LED驱动电源的集成电路集成度，达到良好的散热效果。

Description

LED驱动电源的集成电路、制造方法及LED驱动电源
技术领域
本发明涉及电源领域，特别是涉及一种LED驱动电源的集成电路、制造方法及LED驱动电源。
背景技术
随着LED(Light Emitting Diode，发光二极管)市场竞争加剧，终端客户需求趋向多样化，设计者需要设计出性能更优，成本更低的LED驱动电源。为了提高产品市场竟争力，同时满足终端客户产品质量可靠性及降低成本的需求，对LED驱动电源的IC(integratedcircuit，集成电路，是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。)集成度要求越来越高。
目前市场上应用在LED驱动电源(如图1所示)的集成电路IC1的内部只有集成控制器和高压功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)，没有集成续流二极管D1，而应用上都需要外部接上续流二极管D1才能正常工作，且因LED驱动电源的集成电路IC1的内部器件多，产热大，容易导致器件损坏。
发明内容
基于此，有必要针对现有的LED驱动电源的集成电路IC1的内部只有集成控制器和高压功率MOSFET，没有集成续流二极管D1，而应用上都需要外部接上续流二极管D1才能正常工作，且因LED驱动电源的集成电路IC1的内部器件多，产热大，容易导致器件损坏的问题，提供一种LED驱动电源的集成电路、制造方法及LED驱动电源。
一种LED驱动电源的集成电路，所述LED驱动电源的集成电路将控制芯片、功率MOSFET芯片和二极管芯片集成在同一个引线框架上；其中，所述控制芯片通过绝缘胶焊接在第一芯片承载区，所述功率MOSFET芯片的漏极通过导电胶焊接在第二芯片承载区，所述二极管芯片的正极通过导电胶焊接在第三芯片承载区，所述第一芯片承载区、第二芯片承载区和第三芯片承载区为导电片；所述第二芯片承载区和第三芯片承载区之间通过键合丝连接，使得所述二极管芯片的正极与所述功率MOSFET芯片的漏极连接，所述二极管芯片的负极通过所述键合丝与所述控制芯片连接；所述第二芯片承载区与所述引线框架的两个漏极引脚连接，且所述引线框架的两个漏极引脚之间用导电散热片连接。
在其中一个实施例中，所述导电散热片为铜带。
在其中一个实施例中，所述第二芯片承载区和第三芯片承载区之间通过两条所述键合丝连接。
在其中一个实施例中，所述二极管芯片的负极通过两条所述键合丝与所述引线框架的HV引脚连接，所述控制芯片的HV引脚通过一条所述键合丝与所述引线框架的HV引脚连接。
在其中一个实施例中，所述功率MOSFET芯片的漏极通过两条所述键合丝与所述第一芯片承载区连接，所述控制芯片的CS引脚通过一条所述键合丝与所述第一芯片承载区连接，所述第一芯片承载区与所述引线框架的CS引脚连接。
在其中一个实施例中，所述功率MOSFET芯片的栅极通过一条所述键合丝与所述控制芯片的GATE引脚连接；所述控制芯片的GND引脚与所述引线框架的GND引脚连接，所述控制芯片的ROVP引脚与所述引线框架的ROVP引脚连接。
在其中一个实施例中，所述二极管芯片为P型衬底二极管芯片，所述二极管芯片的正极为所述衬底，所述二极管芯片的负极为N型掺杂区。
在其中一个实施例中，所述P型衬底二极管芯片的击穿电压VZ≥650V,所述P型衬底二极管芯片的反向恢复时间Trr≤35ns。
一种基于如上所述的LED驱动电源的集成电路的制造方法，所述方法包括：
将所述控制芯片通过绝缘胶焊接在所述第一芯片承载区，将所述功率MOSFET芯片的漏极通过导电胶焊接在所述第二芯片承载区，将所述二极管芯片的正极通过导电胶焊接在所述第三芯片承载区；其中，所述第一芯片承载区、第二芯片承载区和第三芯片承载区为导电片；
将所述第二芯片承载区和第三芯片承载区之间通过键合丝连接，使得所述二极管芯片的正极与所述功率MOSFET芯片的漏极连接；
将所述二极管芯片的负极通过所述键合丝与所述控制芯片连接；
将所述第二芯片承载区与所述引线框架的两个漏极引脚连接；
将所述引线框架的两个漏极引脚之间用导电散热片连接；
烘烤经上述步骤获得的所述LED驱动电源的集成电路；
采用塑封料密封所述控制芯片、功率MOSFET芯片、P型衬底二极管芯片和键合丝；
电镀经上述步骤获得的所述LED驱动电源的集成电路；
切筋经上述步骤获得的所述LED驱动电源的集成电路；
测试经上述步骤获得的所述LED驱动电源的集成电路成品。
在其中一个实施例中，所述将所述第二芯片承载区和第三芯片承载区之间通过键合丝连接的步骤，包括：
将所述第二芯片承载区和第三芯片承载区之间通过两条所述键合丝连接；
所述将所述二极管芯片的负极通过所述键合丝与所述控制芯片连接的步骤，包括：
将所述二极管芯片的负极通过两条所述键合丝与所述引线框架的HV引脚连接，将所述控制芯片的HV引脚通过一条所述键合丝与所述引线框架的HV引脚连接。
在其中一个实施例中，所述烘烤经上述步骤获得的所述LED驱动电源的集成电路的步骤，包括：
烘烤温度为175±5℃，烘烤时间为2小时，同时抽真空且加N2保护；
所述采用塑封料密封所述控制芯片、功率MOSFET芯片、P型衬底二极管芯片和键合丝的步骤，包括：
模具表面温度控制在175±10℃，预热台表面温度控制在160±10℃，合模压力控制在9MPa-16MPa，注进压力控制在5MPa-8MPa，注进时间控制在10s-15s，固化时间控制在110s/模-120s/模。
一种LED驱动电源，包括如上所述的LED驱动电源的集成电路。
上述LED驱动电源的集成电路、制造方法及LED驱动电源，通过将二极管芯片集成在LED驱动电源的集成电路，应用上不再需要外部接上续流二极管就能正常工作，提高了LED驱动电源的集成电路的集成度，且通过将将控制芯片、功率MOSFET芯片和二极管芯片分别位于三个芯片承载区，将引线框架的两个漏极引脚用导电散热片连接起来，达到良好的散热效果。
附图说明
图1是现有LED驱动电源的集成电路示意图；
图2是本发明实施例提供的LED驱动电源的集成电路内部结构原理图；
图3是本发明实施例提供的LED驱动电源的集成电路示意图；
图4是本发明实施例提供的LED驱动电源的集成电路封装后的结构图；
图5是改进后LED驱动电源的集成电路的温升及效率对比图；
图6是本发明实施例提供的LED驱动电源的集成电路的制造方法的流程示意图。
具体实施方式
如图2所示，是本发明实施例提供的LED驱动电源的集成电路内部结构原理图，如图3所示，是本发明实施例提供的LED驱动电源的集成电路示意图，该LED驱动电源的集成电路将控制芯片1、功率MOSFET芯片2和二极管芯片3集成在同一个引线框架4上；其中，控制芯片1通过绝缘胶(控制芯片1底部暗色的部分)焊接在第一芯片承载区11，功率MOSFET芯片2的漏极通过导电胶(功率MOSFET芯片2底部暗色的部分)焊接在第二芯片承载区21，二极管芯片3的正极通过导电胶(二极管芯片3底部暗色的部分)焊接在第三芯片承载区31。上述第一芯片承载区11、第二芯片承载区21和第三芯片承载区31均为导电片(该导电片可以为铜片)；且第二芯片承载区21和第三芯片承载区31之间通过键合丝连接，使得二极管芯片3的正极与功率MOSFET芯片2的漏极连接，二极管芯片3的负极通过键合丝与控制芯片1连接；第二芯片承载区21与引线框架4的两个漏极引脚D连接，且引线框架4的两个漏极引脚D之间用导电散热片42连接。
本发明实施例提供的LED驱动电源的集成电路，通过将二极管芯片3集成在LED驱动电源的集成电路，应用上不再需要外部接上续流二极管就能正常工作，提高了LED驱动电源的集成电路的集成度，可有效地缩小系统体积，同时其外围少了一个二极管,在减小系统体积的同时可效地降低材料成本及人工成本。且通过将将控制芯片1、功率MOSFET芯片2和二极管芯片3分别位于三个芯片承载区，将引线框架的两个漏极引脚用导电散热片42连接起来，达到良好的散热效果。
上述将引线框架的两个漏极引脚用导电散热片42连接起来的，达到良好的散热效果的分析过程：主要是考虑到集成电路的器件发热主要集中在功率MOSFET芯片2(因为控制芯片1为低压启动,功率MOSFET芯片2为高压启动),为了改善散热效果对承载功率MOSFET芯片2的引线框架4结构进行改进,器件经过塑封后其散热主要通过两方面：(1)塑封体本身；(2)引脚与PCB板(芯片承载区)的接触面积及引脚本身裸露在塑封体外的部分。因目前终端客户在布线时铜箔间是固定的，为了改善器件散热效果，故将承载功率MOSFET芯片2的引线框架4部分,即两个漏极引脚D(两个漏极引脚D，是为了更好的散热，也是为了配合终端客户PCB板设计，而衍生出的管脚定义)用导电散热片42连接起来，以此来加大经塑封后两个漏极引脚D裸露的面积，达成增加散热效果的目的。
在其中一个实施例中，上述导电散热片42具体可为铜带。如图4所示，是本发明实施例提供的LED驱动电源的集成电路封装后的结构图，在完成封装之后的铜带可漏出0.3±0.05mm在外面，以此来加大经塑封后两个漏极引脚D裸露的面积，达成增加散热效果的目的。
在其中一个实施例中，上述第二芯片承载区21和第三芯片承载区31之间可通过两条键合丝连接，可保证有效导通。
在其中一个实施例中，上述二极管芯片3的负极通过两条键合丝与引线框架4的HV引脚连接，控制芯片1的HV引脚通过一条键合丝与引线框架4的HV引脚连接。
上述二极管芯片3的负极通过两条键合丝与引线框架4的HV引脚连接的目的在于：(1)可保证有效导通；(2)可降正向导通电压，从正向导通电压VF公式VF＝IF*R，R＝ρ*L/S可知：阻值R越小，其VF亦小，而从开关损耗功率P公式P＝VF*IF可知,开关损耗功率P与正向导通电压VF成正比，也就是正向导通电压VF越小,其开关损耗功率P越小,器件本身发热也就越低。
在其中一个实施例中，上述功率MOSFET芯片2的漏极通过两条键合丝与第一芯片承载区11连接，控制芯片1的CS引脚通过一条键合丝与第一芯片承载区11连接，第一芯片承载区11与引线框架4的CS引脚连接。
上述功率MOSFET芯片2的漏极通过两条键合丝与第一芯片承载区11连接的目的主要有两方面：1.可保证有效导通；2.可降低阻值，从公式R＝ρ*L/S可知阻值与横截面积成反比，通过两条键合丝可增大横截面积，从而降低阻值；3.从开关损耗功率公式PD＝ID 2*R，可知R越小,其开关损耗越小,器件相应的发热也越小。
上述功率MOSFET芯片2的栅极通过一条键合丝与控制芯片1的GATE引脚连接；控制芯片1的GND引脚与引线框架4的GND引脚连接，控制芯片1的ROVP引脚与引线框架4的ROVP引脚连接。
在其中一个实施例中，上述键合丝可以为铜丝。
本发明实施例提供的二极管芯片为P型衬底二极管芯片，二极管芯片3的正极为衬底，二极管芯片3的负极为N型掺杂区。该P型衬底二极管芯片的击穿电压VZ≥650V。由于开关电源正常工作时，二极管芯片的工作电压在300V-400V之间，开启关断时瞬间电压尖峰会叠加到二极管芯片上，工作电压会超过600V，从而导致二极管芯片反向击穿，为了避免二极管芯片损坏，故在参数选型时要求二极管芯片的反向击穿电压VZ≥650V。
上述P型衬底二极管芯片的反向恢复时间Trr≤35ns。因开关电源中工作频率高，相应的二极管芯片的开关速度要快，也就是反向恢复时间要小，如此可有效地减小开关损耗，使器件本身的温升得到很好的控制，改善了器件的使用寿命。故在参数选型时要求二极管芯片的反向恢复时间Trr≤35nS。
因此，本发明实施例提供的LED驱动电源的集成电路，可有效地保证二极管参数一致性(VZ≥650V,Trr≤35nS)，更有效地确保产品性能，提高产品市场竟争力。
如图5所示，是改进后LED驱动电源的集成电路的温升及效率对比图；从试验结果对比可知改进后的LED驱动电源的集成电路JD9609SX1J在温升及效率上优于改进前的LED驱动电源的集成电路JD9609SX。
本发明还提供一种基于如上所述的LED驱动电源的集成电路的制造方法，如图6所示，该LED驱动电源的集成电路的制造方法包括：
步骤S1：将控制芯片通过绝缘胶焊接在第一芯片承载区，将功率MOSFET芯片的漏极通过导电胶焊接在第二芯片承载区，将二极管芯片的正极通过导电胶焊接在第三芯片承载区；其中，第一芯片承载区、第二芯片承载区和第三芯片承载区为导电片。
步骤S2：将第二芯片承载区和第三芯片承载区之间通过键合丝连接，使得二极管芯片的正极与功率MOSFET芯片的漏极连接。
为了保证有效导通，可将第二芯片承载区和第三芯片承载区之间通过两条所述键合丝连接。
步骤S3：将二极管芯片的负极通过键合丝与控制芯片连接。
具体可通过将二极管芯片的负极通过两条键合丝与引线框架的HV引脚连接，将控制芯片的HV引脚通过一条键合丝与引线框架的HV引脚连接。
上述二极管芯片的负极通过两条键合丝与引线框架的HV引脚连接的目的在于：(1)可保证有效导通；(2)可降正向导通电压，从正向导通电压VF公式VF＝IF*R，R＝ρ*L/S可知：阻值R越小，其VF亦小，而从开关损耗功率P公式P＝VF*IF可知,开关损耗功率P与正向导通电压VF成正比，也就是正向导通电压VF越小,其开关损耗功率P越小,器件本身发热也就越低。
在其中一个实施例中，该方法还可包括将上述功率MOSFET芯片的漏极通过两条键合丝与第一芯片承载区11连接，控制芯片的CS引脚通过一条键合丝与第一芯片承载区11连接，第一芯片承载区11与引线框架的CS引脚连接。
上述功率MOSFET芯片2的漏极通过两条键合丝与第一芯片承载区11连接的目的主要有两方面：1.可保证有效导通；2.可降低阻值，从公式R＝ρ*L/S可知阻值与横截面积成反比，通过两条键合丝可增大横截面积，从而降低阻值；3.从开关损耗功率公式PD＝ID 2*R，可知R越小,其开关损耗越小,器件相应的发热也越小。
在其中一个实施例中，该方法还可包括将上述功率MOSFET芯片的栅极通过一条键合丝与控制芯片的GATE引脚连接；控制芯片的GND引脚与引线框架的GND引脚连接，控制芯片的ROVP引脚与引线框架的ROVP引脚连接。
在其中一个实施例中，上述键合丝可以为铜丝。
步骤S4：将第二芯片承载区与引线框架的两个漏极引脚连接。
步骤S5：将引线框架的两个漏极引脚之间用导电散热片连接。
主要是考虑到集成电路的器件发热主要集中在功率MOSFET芯片(因为控制芯片为低压启动,功率MOSFET芯片为高压启动),为了改善散热效果对承载功率MOSFET芯片的引线框架结构进行改进,器件经过塑封后其散热主要通过两方面：(1)塑封体本身；(2)引脚与PCB板(芯片承载区)的接触面积及引脚本身裸露在塑封体外的部分。因目前终端客户在布线时铜箔间是固定的，为了改善器件散热效果，固将承载功率MOSFET芯片的引线框架部分,即两个漏极引脚D(两个漏极引脚D，是为了更好的散热，也是为了配合终端客户PCB板设计，而衍生出的管脚定义)用导电散热片连接起来，以此来加大经塑封后两个漏极引脚D裸露的面积，达成增加散热效果的目的。
步骤S6：烘烤经上述步骤获得的LED驱动电源的集成电路。
烘烤温度为175±5℃，烘烤时间为2小时，同时抽真空且加N2保护。
步骤S7：采用塑封料密封控制芯片、功率MOSFET芯片、P型衬底二极管芯片和键合丝。
模具表面温度控制在175±10℃，预热台表面温度控制在160±10℃，合模压力控制在9MPa-16MPa，注进压力控制在5MPa-8MPa，注进时间控制在10s-15s，固化时间控制在110s/模-120s/模。
步骤S8：电镀经上述步骤获得的LED驱动电源的集成电路。
步骤S9：切筋经上述步骤获得的LED驱动电源的集成电路。
步骤S10：测试经上述步骤获得的LED驱动电源的集成电路成品。
本发明还提供一种LED驱动电源，包括如上所述的LED驱动电源的集成电路。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种LED驱动电源的集成电路，其特征在于，所述LED驱动电源的集成电路将控制芯片、功率MOSFET芯片和二极管芯片集成在同一个引线框架上；其中，所述控制芯片通过绝缘胶焊接在第一芯片承载区，所述功率MOSFET芯片的漏极通过导电胶焊接在第二芯片承载区，所述二极管芯片的正极通过导电胶焊接在第三芯片承载区，所述第一芯片承载区、第二芯片承载区和第三芯片承载区为导电片；所述第二芯片承载区和第三芯片承载区之间通过键合丝连接，使得所述二极管芯片的正极与所述功率MOSFET芯片的漏极连接，所述二极管芯片的负极通过所述键合丝与所述控制芯片连接；所述第二芯片承载区与所述引线框架的两个漏极引脚连接，且所述引线框架的两个漏极引脚之间用导电散热片连接。
2.根据权利要求1所述的LED驱动电源的集成电路，其特征在于，所述导电散热片为铜带。
3.根据权利要求2所述的LED驱动电源的集成电路，其特征在于，所述第二芯片承载区和第三芯片承载区之间通过两条所述键合丝连接。
4.根据权利要求3所述的LED驱动电源的集成电路，其特征在于，所述二极管芯片的负极通过两条所述键合丝与所述引线框架的HV引脚连接，所述控制芯片的HV引脚通过一条所述键合丝与所述引线框架的HV引脚连接。
5.根据权利要求4所述的LED驱动电源的集成电路，其特征在于，所述功率MOSFET芯片的漏极通过两条所述键合丝与所述第一芯片承载区连接，所述控制芯片的CS引脚通过一条所述键合丝与所述第一芯片承载区连接，所述第一芯片承载区与所述引线框架的CS引脚连接。
6.根据权利要求5所述的LED驱动电源的集成电路，其特征在于，所述功率MOSFET芯片的栅极通过一条所述键合丝与所述控制芯片的GATE引脚连接；所述控制芯片的GND引脚与所述引线框架的GND引脚连接，所述控制芯片的ROVP引脚与所述引线框架的ROVP引脚连接。
7.根据权利要求1所述的LED驱动电源的集成电路，其特征在于，所述二极管芯片为P型衬底二极管芯片，所述二极管芯片的正极为所述衬底，所述二极管芯片的负极为N型掺杂区。
8.根据权利要求7所述的LED驱动电源的集成电路，其特征在于，所述P型衬底二极管芯片的击穿电压VZ≥650V,所述P型衬底二极管芯片的反向恢复时间Trr≤35ns。
9.一种基于权利要求1-8中任一LED驱动电源的集成电路的制造方法，其特征在于，所述方法包括：
将所述控制芯片通过绝缘胶焊接在所述第一芯片承载区，将所述功率MOSFET芯片的漏极通过导电胶焊接在所述第二芯片承载区，将所述二极管芯片的正极通过导电胶焊接在所述第三芯片承载区；其中，所述第一芯片承载区、第二芯片承载区和第三芯片承载区为导电片；
将所述第二芯片承载区和第三芯片承载区之间通过键合丝连接，使得所述二极管芯片的正极与所述功率MOSFET芯片的漏极连接；
将所述二极管芯片的负极通过所述键合丝与所述控制芯片连接；
将所述第二芯片承载区与所述引线框架的两个漏极引脚连接；
将所述引线框架的两个漏极引脚之间用导电散热片连接；
烘烤经上述步骤获得的所述LED驱动电源的集成电路；
采用塑封料密封所述控制芯片、功率MOSFET芯片、P型衬底二极管芯片和键合丝；
电镀经上述步骤获得的所述LED驱动电源的集成电路；
切筋经上述步骤获得的所述LED驱动电源的集成电路；
测试经上述步骤获得的所述LED驱动电源的集成电路成品。
10.根据权利要求9所述的LED驱动电源的集成电路的制造方法，其特征在于，所述将所述第二芯片承载区和第三芯片承载区之间通过键合丝连接的步骤，包括：
将所述第二芯片承载区和第三芯片承载区之间通过两条所述键合丝连接；
所述将所述二极管芯片的负极通过所述键合丝与所述控制芯片连接的步骤，包括：
将所述二极管芯片的负极通过两条所述键合丝与所述引线框架的HV引脚连接，将所述控制芯片的HV引脚通过一条所述键合丝与所述引线框架的HV引脚连接。
11.根据权利要求9所述的LED驱动电源的集成电路的制造方法，其特征在于，所述烘烤经上述步骤获得的所述LED驱动电源的集成电路的步骤，包括：
烘烤温度为175±5℃，烘烤时间为2小时，同时抽真空且加N2保护；
所述采用塑封料密封所述控制芯片、功率MOSFET芯片、P型衬底二极管芯片和键合丝的步骤，包括：
模具表面温度控制在175±10℃，预热台表面温度控制在160±10℃，合模压力控制在9MPa-16MPa，注进压力控制在5MPa-8MPa，注进时间控制在10s-15s，固化时间控制在110s/模-120s/模。
12.一种LED驱动电源，其特征在于，包括如权利要求1-8中任一LED驱动电源的集成电路。
CN201910729779.3A 2019-08-08 2019-08-08 Led驱动电源的集成电路、制造方法及led驱动电源 Active CN110571210B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910729779.3A CN110571210B (zh) 2019-08-08 2019-08-08 Led驱动电源的集成电路、制造方法及led驱动电源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910729779.3A CN110571210B (zh) 2019-08-08 2019-08-08 Led驱动电源的集成电路、制造方法及led驱动电源

Publications (2)

Publication Number Publication Date
CN110571210A true CN110571210A (zh) 2019-12-13
CN110571210B CN110571210B (zh) 2021-11-19

Family

ID=68774882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910729779.3A Active CN110571210B (zh) 2019-08-08 2019-08-08 Led驱动电源的集成电路、制造方法及led驱动电源

Country Status (1)

Country Link
CN (1) CN110571210B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101696788A (zh) * 2009-10-26 2010-04-21 叶洪源 一种用于led灯具的带有导电散热片的环形结构
CN104167401A (zh) * 2014-07-02 2014-11-26 矽力杰半导体技术(杭州)有限公司 用于功率变换器的多芯片封装结构
CN205248257U (zh) * 2015-12-30 2016-05-18 惠州市美亚飞电器有限公司 一种具有良好散热能力的电源驱动ic电路模块
US20180006578A1 (en) * 2010-09-24 2018-01-04 Semiconductor Components Industries, Llc Method of manufacturing a circuit device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101696788A (zh) * 2009-10-26 2010-04-21 叶洪源 一种用于led灯具的带有导电散热片的环形结构
US20180006578A1 (en) * 2010-09-24 2018-01-04 Semiconductor Components Industries, Llc Method of manufacturing a circuit device
CN104167401A (zh) * 2014-07-02 2014-11-26 矽力杰半导体技术(杭州)有限公司 用于功率变换器的多芯片封装结构
CN205248257U (zh) * 2015-12-30 2016-05-18 惠州市美亚飞电器有限公司 一种具有良好散热能力的电源驱动ic电路模块

Also Published As

Publication number Publication date
CN110571210B (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
CN106252320B (zh) 半导体装置
US10141248B2 (en) Semiconductor device and manufacturing method thereof
US9641102B2 (en) Semiconductor device
US8482345B2 (en) Semiconductor device
US8629467B2 (en) Semiconductor device
US9153563B2 (en) Electronic device
US9806029B2 (en) Transistor arrangement with semiconductor chips between two substrates
US8629004B2 (en) Method of manufacturing semiconductor modules and semiconductor module
US20080105896A1 (en) Power semiconductor module
CN105981170A (zh) 具有半导体芯片端子的dc-dc转换器
US20140210061A1 (en) Chip arrangement and chip package
JP2012182250A (ja) 半導体装置
US20190214333A1 (en) Serially-connected transistor device
CN116190369B (zh) 智能功率模块和具有其的电子设备
KR101856933B1 (ko) 전력 모듈
CN110571210B (zh) Led驱动电源的集成电路、制造方法及led驱动电源
CN110660786B (zh) Led驱动电源的集成电路及其制造方法及led驱动电源
CN212033014U (zh) 一种封装结构
CN117673061B (zh) 智能功率模块和电子设备
CN216213453U (zh) 高压集成电路及半导体电路
CN220753430U (zh) 集成器件、电子电路、电路板和空调器
CN211238247U (zh) 集成芯片结构及电源模块
US20140264952A1 (en) Supplementing wire bonds
JPH09275186A (ja) 半導体装置
CN114078831A (zh) Mos型功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant