CN110557310B - 用于处理传入位流的电路、设备和方法 - Google Patents

Abstract

本发明涉及一种用于处理来自总线系统(20)的传入位流的接收器电路(24)。该电路包括模拟接口(21)以用于将模拟信号转换为数字输入数据流。该接口包括模拟滤波器(11)和开关(12)，用于当且仅当满足控制开关的选择标准时，在生成数字输入数据流之前使用滤波器处理模拟信号。该电路包括：帧解码单元(6)，用于根据CAN协议对在数字输入数据流中编码的数据帧进行解码；以及帧处理单元(15)，其包括灵活数据速率检测器(62)和隐性数据位计数器(61)，用于在检测到灵活数据速率帧之后对连续的隐性位进行计数。当检测到灵活数据速率帧时，满足选择标准，当隐性位计数器达到预定数量时，不满足选择标准。

Description

用于处理传入位流的电路、设备和方法

发明领域

本发明涉及电子数据通信总线系统领域，例如涉及控制器局域网(CAN)总线。更具体而言，涉及用于通过电子数据通信总线系统、例如通过CAN总线接收数据的接收器电路、用于通过电子数据通信总线系统、例如通过CAN总线发送和/或接收数据的集成电路设备以及相关方法。

背景技术

在适于经由数字数据通信总线系统发送和/或接收信息的设备中，减少功耗可能是有利的。例如，已知提供一种监视操作模式的低功率总线，其中设备保守地消耗功率以监视通过数据总线发送的传入数据以便检测旨在指示设备恢复正常操作模式的信号或消息。

例如，在本领域中已知例如按照ISO11898-6标准的控制局域网(CAN)来提供一种选择性唤醒功能。这有利于减少此类网络中的功耗。例如，车辆的CAN总线系统上的节点可能在大部分、例如80％或更高、例如90％或95％的时间内不被需要。如本领域所知，不具有选择性唤醒能力的节点可能在等待请求时消耗例如数瓦、例如2W的功率，而在支持部分联网的CAN网络中，节点或节点组可以被维持在选择性唤醒状态而不浪费功率。由此，在节点不需要被激活时的节点的空闲模式期间，功耗能够大幅降低。

部分联网使得节点或节点组能与连接到总线系统的其它节点分开被唤醒。例如与响应于任何总线活动的通用唤醒(诸如由ISO11898-5标准所定义)相反，唤醒信号可以以预定的CAN消息的形式发送。然而，CAN收发器设备可能因此需要在严重的功率限制下为了特定的唤醒消息对经由总线发送的位流进行监视和分析，这例如是因为在其非激活状态期间，仅允许有限的功耗。为此，接收器需要能恰当地对传入的数据位流进行采样，而例如该非激活模式下的时钟精度可能因功率要求而受到限制。

然而，即使在正常状态下，例如，与此类节电模式不同，减少功耗可能仍然是有利的。

此外，ISO11898-7标准引入了具有灵活数据速率(FD)的CAN设备。因此，CAN设备将优选地适于混合FD和非FD网络，例如通过在选择性唤醒位流处理期间适当地处理FD消息。如果CAN设备不提供适当的FD处理能力，则接收CAN FD帧可能导致错误检测，并且可能导致错误计数器溢出。此外，PN网络中的CAN接收器可能由于错误检测而在接收FD帧时启动不必要的唤醒，因此不利地增加了功耗。

例如，WO 2015/044705公开了一种用于检测输入位流中的CAN FD帧的帧结束的方法，例如以便在正确检测FD帧之前或之后所接收的帧时，能够忽略所接收的FD帧。该方法包括：提供隐性位计数；定义比与高数据速率相关联的位传输时间更长的经扩展的位传输时间；将输入位流中隐性位之后的每个显性位的位传输时间扩展到该经扩展的位传输时间，以产生经调节的输入位流；以位计数率对经调节的输入位流进行采样以产生经采样的位流；响应于经采样的位流中的每个显性位重置隐性位计数，并响应于经采样的位流中的每个隐性位递增隐性位计数。

发明内容

本发明的实施例的目的在于例如以节能的方式提供简单、良好和/或有效的装置和方法来处理灵活数据速率(FD)消息。

本发明的实施例的优点在于提供一种例如在实现用于例如在CAN收发器中的CAN总线上接收和/或发送数据的电子控制单元的集成电路中，对通过电子数据通信总线系统、例如控制器局域网发送的位流进行低功率处理。

本发明的实施例的优点在于例如高波特率下的灵活数据速率帧的结束能够在用于受控局域网(CAN)的接收器中被有效地检测到。

本发明的实施例的优点在于，灵活数据速率帧的结束可以由支持部分网络(PN)的CAN接收器有效地检测，例如，适于使用部分网络和灵活数据速率的混合非FD/FD CAN网络的CAN接收器。

本发明的实施例的优点在于可以通过低功率位流处理来检测FD帧的结束。

本发明的实施例的优点在于，FD帧的结束可以由使用低功率、低精度和/或低成本的RC振荡器(例如适于选择性唤醒功能的RC振荡器)的CAN接收器来检测。

本发明的实施例的优点在于能够提供高能效且准确的CAN数据位流处理，其适合于例如使用具有有限精度(例如低精度)的高能效时钟源的低功率模式下的CAN局部联网。

本发明的实施例的优点在于，在有限的功耗和/或有限的时钟精度的情况下，可以通过有效地忽略FD帧、例如针对唤醒帧的出现来分析帧，来以仲裁比特率分析CAN帧，。

本发明的实施例的优点在于，在接收到灵活的数据速率帧时，可以避免在低功率模式下完全唤醒CAN收发器和/或连接的微控制器。

本发明的实施例的优点在于，即使处于低功率状态下时，也可以避免将适当的FD帧的检测为错误，或者至少降低了此类错误检测的概率。

本发明实施例的优点在于提供了一种用于检测输入位流中的CAN FD帧的帧结束的简单有效的方法和/或装置。

本发明的实施例的优点在于可以提供位流同步，以在设备、例如CAN节点的低功耗模式下实现位流的准确数据采样。

在参考低功耗模式或低功率模式的情况下，这可以指设备的省电操作模式，其特征在于比正常或主动操作模式低得多的功耗，例如，其特征在于被动操作模式，其中设备仅处理传入数据位流以检测预定的唤醒消息，例如专门分配给该节点或节点集群、例如子网(节点分配给该子网)的预定的唤醒消息。例如，其可以具体指依照ISO11898-6标准的低功率模式。

本发明的实施例的优点在于可以在根据本发明的实施例的方法或设备中使用低成本RC振荡器来实现精确和低功率位流采样。

本发明的实施例的优点在于可以提供仅具有少数需要高频时钟的组件的CAN节点。

本发明的实施例的优点在于例如至少在低功率模式下操作时，不需要高精度振荡器，例如晶体振荡器(XTAL)和/或例如由PLL生成的高速高精度时钟信号来提供固定的时钟参考信号。

上述目标通过根据本发明的方法和设备来实现。

在第一方面，本发明涉及用于从电子通信总线系统接收对传入位流进行编码的模拟信号并且用于处理所述传入位流。接收器电路包括用于将模拟信号转换为数字输入数据流的模拟接口，所述模拟接口包括模拟滤波器和开关，以用于当且仅当满足控制所述开关的选择标准时，在生成所述数字输入数据流之前使用所述滤波器处理所述模拟信号。接收器电路包括帧解码单元，用于根据控制器区域网络协议对在所述数字输入数据流中编码的数据帧进行解码。接收器电路包括帧处理单元，该帧处理单元包括：灵活数据速率检测器和隐性位计数器，该灵活数据速率检测器用于检测所述数字输入数据流中的灵活数据速率帧，该隐性位计数器用于在检测到所述灵活的数据速率帧之后对所述数字输入数据流中的连续隐性位的数量进行计数。帧处理单元适于控制所述选择标准，使得当检测到所述灵活数据速率帧时所述选择标准被满足，并且当隐性位计数器达到预定数量时，选择标准被重置为未满足的条件。

在根据本发明实施例的接收器电路中，灵活数据速率检测器可以适于检测灵活数据速率格式(FDF)位，并且适于在检测到具有逻辑1值的所述FDF位时利用所述开关激活所述模拟滤波器。

根据本发明实施例的接收器电路可以包括唤醒决定单元(7)，用于在所述FDF位被设置为逻辑0值时处理所述数据帧，以便在接收器电路处于功率保存模式时检测在所述数据帧中编码的选择性唤醒消息。

在根据本发明实施例的接收器电路中，所述预定数量可以是六，对应于检测到六个连续隐性位的总线空闲状态。

根据本发明实施例的接收器电路可包括边沿检测器和/或边沿验证单元，其中所述隐性位计数器从所述边沿检测器和/或所述边沿验证单元接收边沿信号并且适于在所述边沿信号指示下降沿时重置其计数。

在根据本发明实施例的接收器电路中，所述模拟滤波器可以是低通滤波器，用于过滤掉模拟信号中的以下频率，该频率对应于比传入位流的标称位时间长度的5％至17.5％范围内的值短的时间段。

根据本发明实施例的接收器电路可以包括位流处理单元，用于所述数字输入数据流的位流同步和位采样，以提供经采样的输出信号，其中所述帧解码单元适于对所述经采样的输出信号中的数据帧进行解码。

根据本发明实施例的接收器电路可以包括RC振荡器，用于向所述位流处理单元和/或所述帧解码单元提供定时信号。

在第二方面，本发明涉及一种用于通过电子通信系统总线发送和/或接收数据的集成电路设备，该设备包括收发器。收发器包括：总线系统连接器，用于与电子通信总线系统对接的；以及根据本发明实施例的接收器电路，用于处理经由总线系统连接器从电子通信总线系统获得的传入数据。

根据本发明实施例的集成电路设备可以是控制器局域网节点以用于通过电子通信系统(例如，控制器局域网总线系统)来发送和/或接收数据。

根据本发明实施例的集成电路器件可以适于支持控制器局域网总线系统的选择性唤醒和/或部分联网。

在第三方面，本发明涉及一种用于处理从电子通信总线系统接收的模拟信号中编码的传入位流的方法。该方法包括将所述模拟信号转换为数字输入数据流，其中当且仅当满足选择标准时，在生成所述数字输入数据流之前，使用模拟滤波器对所述模拟信号进行滤波。该方法包括根据控制器区域网络协议至少部分地对在所述数字输入流中编码的数据帧进行解码，以便检测所述数字输入数据流中的灵活数据速率帧。该方法包括在检测到所述灵活数据速率帧之后对所述数字输入数据流中的连续隐性位的数量进行计数。该方法包括：当检测到灵活数据速率帧时控制要满足的所述选择标准，并且当所述隐性位计数达到预定数量时，将其重置为未满足的条件。

在根据本发明的实施例的方法中，至少部分地对所述数据帧进行解码可包括通过检测灵活数据速率格式(FDF)位来检测所述灵活数据速率帧。所述控制可包括在检测到具有逻辑1值的所述FDF位时激活所述模拟滤波器。

根据本发明实施例的方法可以包括当所述FDF位被设置为逻辑0值时处理所述数据帧，以便在接收器电路处于功率保存模式时检测在所述数据帧中编码的选择性唤醒消息。

在根据本发明实施例的方法中，所述预定数量可以是六，对应于检测到六个连续隐性位的总线空闲状态。

本发明的特定和优选方面在所附独立和从属权利要求中阐述。来自从属权利要求的特征可以与独立权利要求的特征以及其他从属权利要求的特征适当地结合，而不仅仅是如在权利要求中明确阐述的。

本发明的这些以及其他方面从下文所描述的(多个)实施例中将变得显而易见，并且将参考这些实施例来进行阐明。

附图说明

图1示出了根据本发明实施例的接收器电路和根据本发明实施例的集成电路设备。

图2示出了根据本发明实施例的接收器电路的细节。

图3示出了可以在根据本发明实施例的接收器电路中实现的状态机。

图4示出了根据本发明实施例的接收器电路和根据本发明实施例的集成电路设备。

图5示出了本领域已知的数据帧格式，用于说明本发明的实施例。

图6示出了涉及本发明实施例的用于检测下降边沿图案的示例性方法。

附图只是示意性的，并且是非限制性的。在附图中，出于说明性目的，可将要素中的一些要素的尺寸放大且不按比例绘制。

权利要求中的任何附图标记不应被解释为限制范围。

在不同的附图中，相同的附图标记指示相同或相似的要素。

具体实施方式

将针对具体实施例且参考特定附图来描述本发明，但是本发明不限于此而仅由权利要求书来限定。所描述的附图只是示意性的，并且是非限制性的。在附图中，出于说明性目的，可将要素中的一些要素的尺寸放大且不按比例绘制。尺度和相对尺度不对应于本发明的实施的实际缩减。

此外，说明书中和权利要求中的术语第一、第二等等用于在类似的元素之间进行区分，并且不一定用于在时间上、空间上、以排名或任何其他方式来描述序列。应当理解，如此使用的术语在适当的情况下是可互换的并且本文中所描述的本发明实施例与本文中所描述或图示的相比能够以其他顺序操作。

另外，说明书和权利要求书中的术语顶部、之下以及类似术语被用于描述性目的而不一定用于描述相对位置。应当理解，如此使用的术语在适当的情况下是可互换的并且本文中所描述的本发明的实施例与本文中所描述或图示的相比能够以其他定向进行操作。

应注意，权利要求中使用的术语“包括”不应被解释为限定于其后列出的装置；它并不排除其他要素或步骤。因此，该术语被解释为指定所陈述的特征、整数、步骤或组件的存在，但不排除一个或多个其他特征、整数、步骤或组件、或其群组的存在或添加。因此，表述一种包括装置“A和B的设备”的范围不应当被限定于仅由组件A和B构成的设备。这意味着对于本发明，该设备的仅有的相关组件是A和B。

贯穿本说明书对“一个实施例”或“实施例”的引用意指结合该实施例描述的特定的特征、结构或特性被包括在本发明的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”贯穿本说明书在各个地方的出现并不一定全部是指同一实施例，但是可以指同一实施例。此外，在一个或多个实施例中，如从本公开中对本领域普通技术人员将是显而易见的，特定的特征、结构或特性可以用任何合适的方式进行组合。

类似地，应当领会，在本发明的示例性实施例的描述中，出于精简本公开和辅助理解各个发明性方面中的一个或多个的目的，本发明的各个特征有时被一起编组在单个实施例、附图或其描述中。然而，这种公开的方法不应被解释为反映所要求保护的本发明需要比每项权利要求中所明确记载的更多特征的意图。相反，如所附权利要求所反映，发明性方面在于比单个前述公开的实施例的全部特征更少的特征。因此，详细描述之后所附的权利要求由此被明确纳入该详细描述中，其中每一项权利要求本身代表本发明的单独实施例。

此外，尽管本文中所描述的一些实施例包括其他实施例中所包括的一些特征但不包括其他实施例中所包括的其他特征，但是不同实施例的特征的组合旨在落在本发明的范围内，并且形成如将由本领域技术人员所理解的不同实施例。例如，在所附的权利要求书中，所要求保护的实施例中的任何实施例均可以任何组合来使用。

在本文所提供的描述中，阐述了众多具体细节。然而，应当理解，可在没有这些特定细节的情况下实践本发明的实施例。在其他实例中，公知的方法、结构和技术未被详细示出以免混淆对本描述的理解。

在第一方面，本发明涉及用于从电子通信总线系统接收对传入位流进行编码的模拟信号并且用于处理传入位流。接收器电路包括用于将模拟信号转换为数字输入数据流的模拟接口，该模拟接口包括模拟滤波器和开关，以用于当且仅当满足控制开关的选择标准时，在生成数字输入数据流之前，使用滤波器处理模拟信号。接收器电路包括帧解码单元以用于根据控制器局域网协议对在数字输入数据流中编码的数据帧进行解码。接收器电路包括帧处理单元，该帧处理单元包括：灵活数据速率检测器，用于检测数字输入数据流中的灵活数据速率帧；以及隐性位计数器，用于对连续隐性位的数量进行计数，例如以用于在检测到灵活数据速率帧之后确定数字输入数据流中未被任何中间显性位中断的连续隐性位序列的长度。帧处理单元适于控制开关的选择标准，使得当检测到灵活数据速率帧时选择标准被满足，并且当隐性位计数器达到预定数量时，选择标准被重置为未满足的条件。

根据本发明的实施例的设备和/或方法的特征可以对应于当前未决的欧洲专利申请EP3404873A1中描述的接收器电路、集成电路设备和/或方法的特征，该申请的内容通过引用结合于此。特别地，根据本发明实施例的接收器电路24可以包括如前述专利申请中所描述的接收器电路。由本公开和前述专利申请中的对应术语指定的特征可以清楚地标识为对应的特征，并且可以隐含地属于本说明书作为本发明的实施例的特征。

参考图1，示出了根据本发明实施例的接收器电路24。接收器电路24(例如，实现接收器的集成电路)适于从电子通信总线系统20(即，控制器局域网总线)接收对传入位流进行编码的模拟信号，并且以用于处理传入位流。

例如，电子通信总线系统20可以包括至少一个信号携带导体，例如，至少一根线。例如，电子通信总线系统可以是控制器局域网(CAN)总线系统，例如包括一对总线数据信号携带导体CANL、CANH。

接收器电路24可以适于根据控制器局域网协议支持选择性唤醒(例如，根据ISO/DIS 11898-6标准的选择性唤醒)和/或部分联网功能。接收器电路24可以适于检测灵活数据速率帧的高波特率部分的开始并且适于检测灵活数据速率(FD)帧的结束，例如，在支持部分网络(PN)受控局域网(CAN)的同时并且在使用低功率位流处理来支持选择性唤醒功能的情况下。

接收器电路包括模拟接口21，例如，前端模拟总线接口，用于将模拟信号转换为数字输入数据流。

参考图2，模拟接口21包括模拟滤波器11和开关12，用于当且仅当满足控制开关的选择标准时，在生成数字输入数据流之前使用滤波器处理模拟信号。

选择标准由帧处理单元15控制，例如，开关12接收来自帧处理单元15的控制信号，以便例如从例如通过帧处理单元15并且在接收灵活数据速率帧的剩余数据期间检测到FD帧开始(例如从检测到灵活数据速率格式(FDF)位开始)，使用模拟滤波器11以便在接收器链中结合模拟滤波器路径。模拟滤波器和开关例如与处理本领域已知的处理FD帧数据的接收的不同方法相比可以有利地消耗较少的功率。

例如，在接收到非FD帧的数据期间以及在接收到灵活数据速率帧的、直到例如通过帧处理单元15(例如通过唤醒决定单元7)检测到FD帧(例如直到检测到灵活数据速率格式(FDF)位)之前的期间，由模拟滤波器11进行的滤波被禁用，例如在接收机链中使用未滤波的路径。

例如，可以在检测到FD帧、例如检测到设置为1的FDF位时激活模拟滤波器，并且当检测到总线空闲状态时停用，该检测例如通过隐性位计数器61达到预定计数来完成，如下面进一步说明的。

模拟滤波器11可以是低通滤波器。例如，模拟滤波器可以适于滤除模拟信号中的以下频率，该频率对应于短于2％至17.5％范围内的值的时间段，优选地在5％至17.5％范围内的值的时间段，诸如在传入位流的标称位时间长度的5％到15％的范围内。例如，对于500kb/s的仲裁比特率，标称位时间可以是2μs。因此，低通滤波器可以例如具有该标称位时间的约10％的滤波器时间常数，例如0.2μs，例如对应于5MHz滤波器频率。

例如，当处于由开关12确定的激活状态时，可以由模拟滤波器11从数字输入数据流中去除短于标称位时间长度的至少5％的毛刺。因此，有利地，在对预定数量的连续隐性位的序列(例如，六个隐性位)进行计数时，可以避免隐性位计数器61的重置。如下面进一步解释的，隐性位计数器可以适于在检测到例如以高速发送传入位流中的显性样本时重置。然而，可以有利地利用模拟滤波器滤除在信号通知帧结束的隐性位序列中可能重置计数器的短毛刺。

然而，当处于由开关12确定的激活状态时，模拟滤波器11可以将长于标称位时间长度的至多17.5％的毛刺发送到数字数据流中。因此，有利地，隐性位计数器61仍然可以在中断FD数据阶段的被动错误帧期间检测例如以高速发送的传入数据流中的隐性-显性-隐性模式。因此，可以在例如当模拟滤波器处于活动时杂FD帧的数据阶段中通过REC-DOM-REC(隐性-显性-隐性)模式重置计数器，以便通过将选择标准重置为滤波器的非活动状态来准确地确定(例如通过计数器溢出)流中用于结束滤波状态的位置。

参考图4，接收器电路24包括帧解码单元6。接收器电路还可以包括位流处理单元5和/或唤醒决定单元7。接收器24可以包括接口模块8以用于将经解码的帧信息和/或经采样的位流信息转发到微控制器(或外部处理器)3以用于处理CAN协议。此外，接收器电路24可以包括在收发器电路2中，除了如本文所述的接收路径的组件之外，还包括发送路径23以用于经由总线系统20从微控制器(或外部处理器)3发送数据。

帧解码单元6可以包括去填充(de-stuffing)单元13和帧解码器14。此类帧解码单元在本领域中已知，例如用于对例如经由经采样输出信号从位采样单元52传输来的位流中编码的数据帧进行解码。帧解码单元6可适于对CAN帧进行解码。

唤醒决定单元7可以包括用于对由帧解码单元6提供的数据帧信息进行处理的帧处理单元15。唤醒决定单元7可以适于检测专门针对该设备或该设备所属的一组设备的选择性唤醒消息，例如根据CAN协议标准的选择性唤醒消息，并且响应于这种消息而产生唤醒信号。此外，唤醒决定单元7，例如，唤醒决定单元中的帧处理单元15还可以激活和去激活信号处理链中的模拟滤波器。唤醒决定单元7可以包括唤醒信号输出16，该唤醒信号输出16例如经由接口8提供给微控制器(或外部处理器)3以用于处理CAN协议。

接收器电路24还可以包括时钟信号发生器19，例如低功率和/或低精度振荡器，用于为接收路径和/或其他支持单元17提供定时信号，例如时钟信号。

时钟信号发生器19可适于产生第一时钟信号，并适于将第一时钟信号提供给位流处理单元5，使得所述位流处理单元以第一时钟信号的频率操作。

接收器电路还可以包括时钟信号下采样器151以用于生成频率低于第一时钟信号的第二时钟信号，其中第二时钟信号是基于第一时钟信号中的时钟脉冲的共现以及由位流处理单元5提供的经采样输出信号中的位的发射而产生的。第二时钟信号可以被提供给帧解码单元6，使得帧解码单元以第二时钟信号的频率操作。

该位流处理单元5可以被适于将第一时钟信号同步至传入位流的外部协议定时。时钟信号下采样器151可以生成第二时钟信号，其具有与经处理的数据流的波特率频率相对应的频率。

时钟信号发生器19可以包括振荡器，例如可以包括低精度振荡器，例如具有低精度的低功率振荡器。振荡器可以具有1％至20％范围、例如2％至10％范围、例如约7.5％或约5％的精度。振荡器具有100kHz至64MHz范围、例如1MHz至32MHz范围、例如2MHz至16MHz范围、例如4MHz至8MHz范围、例如8MHz的振荡频率。时钟信号发生器19可以包括模拟电子电路。时钟信号发生器可以包括RC振荡器，例如可调RC振荡器。

接收器电路24可以包括位流处理单元5，该位流处理单元5适于对经由电子通信总线系统20接收到的传入位流、例如由模拟前端总线接口提供的数字输入数据进行位流同步和位采样。由此，位流处理单元5可适于将由时钟信号发生器19生成的第一时钟信号同步至经由电子通信总线系统20接收到的传入位流的外部协议定时。位流处理单元5可进一步适于在经优化的采样时间点对传入位流进行位采样，以便提供经采样输出信号。位流处理单元5也可以适于发出采样输出指示信号，用于指示何时在采样输出信号中发出输出采样位，例如用于控制第一时钟信号的选通来提供第二时钟信号。

位流处理单元5可以包括同步器9、边沿检测器10、边沿验证单元51、和/或位采样单元52。

位流处理单元5可以包括同步器9，该同步器9适于使传入位流与第一时钟信号同步并适于生成总线同步信号。同步器可以实现本领域已知的标准同步技术。例如，同步器可适于对作为传入位流来源的电子通信总线系统20上的发射器与接收器电路之间的物理延迟时间进行补偿。例如，同步器可适于对例如因温度或电压波动引起的第一时钟信号的变化、和/或传入信号的传输波特率的变化进行补偿。

位流处理单元可以包括用于检测同步位流中的下降沿模式并用于生成检测到的下降沿信号的边沿检测器10。图6示出了用于检测下降沿模式的示例性方法，如下文进一步详细描述的那样。例如，在根据本发明的一些实施例中，可以仅检测下降沿来代替对称地检测上升沿和下降沿，来产生传入数据的位流。有利的是，例如信号从隐性变为显性的下降沿可能比信号从显性变为隐性的上升沿具有时间上更陡的斜率。

位流处理单元5可以进一步包括边沿验证单元51，例如以便有利地改善下降沿识别的鲁棒性和抗噪性。边沿验证单元51可以适于例如通过在假定传入数据流保持在稳定水平的、所检测的边沿之后的预定时刻进行采样，从而能确保在检测到的下降沿之后的时间帧中信号的稳定性。

接收器电路包括帧解码单元6，用于根据控制器局域网协议对在数字输入数据流中编码的数据帧进行解码。

帧处理单元15包括：灵活数据速率检测器62，用于检测数字输入数据流中(例如，经采样的输出信号中)的灵活数据速率帧(即CAN FD帧)；以及隐性位计数器61，用于在检测到灵活数据速率帧之后对数字输入数据流中(例如在经采样的输出信号中)的隐性位进行计数。

例如，在CAN协议的上下文中，如果设置了给定位，即携载逻辑1信息，则该位被认为是隐性的，而如果未设置给定位，则该位携带逻辑0信息，该位被认为是显性的。

当检测到灵活数据速率帧时，由帧处理单元15控制的开关的选择标准被满足，并且当隐性位计数器61达到预定数量时，将其重置为未满足的条件。

根据ISO11898-7标准，CAN FD帧从仲裁比特率开始，如CAN规范标准中所定义的那样，该仲裁比特率可以在依靠低功率和/或低精度振荡器19作为时钟源的同时进行分析。

参考图3，示出了可以由帧处理单元15实现的示例性状态机。在参考帧处理单元15的同时，这可以参考由帧处理单元15进行的处理，也可以(例如部分地)参考由帧解码单元6进行的处理。此外，该处理还可能影响在位流处理单元5中实现的位流处理的模式。然而，应注意，基于它们的功能在分立组件中划分接收器电路在某种程度上是任意的。例如，帧解码单元6、位流处理单元5和/或唤醒决定单元7可以是物理上明显不同的组件，或者可以是复杂的共同集成的。此外，出于本发明的目的，在适当的情形下，位流处理单元5和/或帧解码单元6和/或唤醒决定单元7的相关部分可以替代地被认为是被指定为“帧处理单元15”的部分。

灵活数据速率检测器62可以适于检测灵活数据速率格式(FDF)位，如流程步骤31所示。灵活数据速率检测器可以适于在检测到FDF位的逻辑1值时向开关12发送控制信号，以便激活模拟滤波器11，例如以便从检测到FD帧开始，将模拟滤波器路径结合到接收器链中。在检测到灵活数据速率帧之后，例如在检测到FDF位＝1值之后，使用经滤波的接收器(RX)路径，例如从检测到FD帧的FDF位直到检测到总线空闲状态。

因此，接收器电路24可以适于执行传入CAN帧的控制字段的位流分析，以检测灵活数据速率帧，例如FDF和/或比特率开关(Bit Rate Switch，BRS)位。

参考图5，灵活数据速率检测器可以例如使用FDF位和/或比特率开关(BRS)位从传入CAN帧的控制字段检测帧类型检测。在CAN FD网络中，数据传输阶段可以以更高的比特率执行。到更高比特率的切换由BRS位信息指示。

因此，如图5所示，FD帧的数据字段和CRC字段的所接收的数据可以在掩蔽窗口中掩蔽。通过激活经滤波的接收器路径，可以检测到帧结束，以便正确地开始处理连续帧，例如通过去激活模拟滤波器11，并且在等待帧结束状态的同时过滤掉短的显性位毛刺。否则此类短的显性位毛刺可能通过错误地检测到帧结束而导致掩蔽窗口过早或过晚关闭。

图5示出了根据ISO11898-7标准的CAN基和扩展格式帧组成。在图5所示的帧格式中，SOF指的是帧起始，ID指的是标识符位，R0和R1指的是保留位，IDE指的是标识符扩展位，FDF指的是灵活数据速率格式位，BRS指的是比特率开关，ESI指的是错误状态指示符，DLC指的是数据长度码位，CRC指的是循环冗余校验位，ACK SLOT指的是确认时隙位，ACK DLT指的是确认定界符位，EOF指的是帧序列的结束，以及SRR指的是替代远程请求。

帧处理单元15可以适于等待帧起始(SOF)，如图3中的状态32所示。

在检测到SOF之后，可以处理帧。如果未设置FDF位，则帧处理单元15可以检测正常帧(即，非FD帧)的存在，并且可以以本领域已知的传统方式处理33帧。例如，接收器电路24，例如唤醒决定单元7可以例如使用低功率和/或低精度振荡器19作为时钟源来实现如本领域中已知的用于检测在正常帧中编码的唤醒条件的方法，同时该设备处于功率保存模式，。正常帧的传统处理33可以继续直到检测到34确认字段和帧结束字段。

例如，接收器电路可以包括唤醒决定单元7以用于在例如当且仅当FDF位被设置为逻辑0值时处理数据帧，以便当接收器电路处于功率保存模式时，检测在数据帧中编码的选择性唤醒消息。

FD帧以较高比特率部分地发送。例如，当设备处于功率保存模式时处理此类较高比特率信息可能是不利的。例如，在功率保存模式中，设备可以使用低功率和/或低精度振荡器。尤其可以不使用此类低功率和/或低精度振荡器来处理在FD帧中发送的高比特率信息。例如，由于采样率的原因，以高比特率发送的信息可能无法被接收器访问，因此该消息被视为任意的。因此，当应用高比特率时，例如，如由FDF＝1的条件所指示，除了如下所述检测帧结束之外，帧的剩余部分可以被接收器忽略。

对于FD帧，无法从控制字段信息计算数据字段的长度，即有效载荷，因为数据长度码(DLC)是以高比特率发送的。因此，根据本发明的实施例，可以屏蔽FD帧中以高比特率发送的数据。例如，唤醒决定单元7可以适于处理数字输入数据流，例如经采样的输出信号，以便在未检测到灵活数据速率条件时检测唤醒帧，但是在检测到灵活数据速率条件时防止此类处理。因此，以高比特率发送的信息无法被错误地解释为唤醒帧，例如使得接收器电路(例如收发器)可以保持在低功耗状态。

帧处理单元15可以通过等待35隐性位计数器溢出来实现数字滤波。具体地，隐性位计数器61适于在检测到灵活数据速率帧之后对数字输入数据流中(例如，经采样的数字输入数据流中)的隐性位进行计数，并且适于当隐性位计数器达到预定数量时，将选择标准重置为未满足的条件。预定数量可以对应于六个连续隐性位的总线-空闲(BUS-IDLE)状态的检测。此类隐性位序列，例如六个隐性位然后可以被视为帧结束(EOF)。隐性位计数器可以适于对一行中6个隐性位进行计数36。

接收器电路24可以包括边沿检测器10、边沿验证单元51和位采样单元52，例如，接收器电路24可以包括位流处理单元5，该位流处理单元5包括边沿检测器10、边沿验证单元51和位采样单元52。隐性位计数器61可以从边沿检测器10和/或边沿验证单元51接收边沿信号。

隐性位计数器61可以适于在例如检测到下降沿(即隐性到显性边沿)、例如由边沿检测器10断言的此类边沿时重置计数，例如重置到零。边沿检测器10可以有利地也用于在正常的(即非FD)CAN消息的数据字段的处理期间的同步。边沿断言可以通过模式匹配来执行，如图6所示。

边沿检测器10可以包括移位寄存器40和比较器41，该移位寄存器40用于存储传入位流的数据样本，该比较器41用于通过将存储在移位寄存器40中的至少两个值和由同步器9提供的总线同步信号与预定的下降沿模式进行比较来检测下降沿，以便产生所述检测到的下降沿信号。

在第二方面，本发明涉及一种用于通过电子通信系统总线发送和/或接收数据的集成电路设备。例如，参考图4，示出了用于通过电子通信总线系统20发送和/或接收数据的集成电路设备1。根据本发明的实施例，该设备包括收发器2，该收发器2包括用于与电子通信总线系统20对接的总线系统连接器21和接收器电路24，以用于处理经由总线系统连接器21从电子通信总线系统获得的传入数据。

集成电路设备1可以是控制器局域网节点以用于通过电子通信系统20以控制器局域网总线系统的形式来发送和/或接收数据。

集成的电路设备1可以适于支持控制器局域网总线系统的选择性唤醒和/或部分联网，例如适于支持根据ISO/DIS 11898-6标准的CAN网络选择性唤醒。

设备1包括收发器2，该收发器2包括用于与电子通信总线系统20对接的总线系统连接器21，例如适于可操作地连接到CAN总线系统的一对信号携载导体CANL、CANH。收发器可以包括适于向电子通信总线系统20发送数据并从电子通信总线系统20接收数据的电路。总线系统连接器21例如可以包括例如图2所示的模拟前端总线接口，用于将从电子通信总线系统20接收到的模拟信号转换为例如本领域已知的数字格式。

收发器2包括接收器电路24，用于在形成接收路径的处理链中，对例如经由总线系统连接器21从电子通信总线系统获得的传入数据进行处理。

收发器也可以包括发送电路23，用于在形成发送路径的处理链中，对例如要经由总线系统连接器21被提供给电子通信总线系统的传出数据进行处理。发送电路23可以是本领域已知的发射器电路，适于例如基于数字输入信号产生适合根据预定的通信总线系统规范、例如根据控制器局域网规范而在电子通信总线系统中发送的输出信号。

接收器电路24和发送电路23可以指代功能拓扑的特征，而不一定是完全分开的收发器的物理组件，例如，接收器电路和发送电路可以共享至少一个电路元件、例如支持组件17和/或时钟信号发生器19，但实施例也不一定限于在接收路径和发送路径中的组件的任何共享使用。

收发器2可以包括至少一个支持组件17，诸如用于对收发器的功能进行监视的组件、用于调节电源的组件、和/或本领域已知的类似支持电路。

在第三方面，本发明涉及一种用于处理在从电子通信总线系统接收的模拟信号中编码的传入位流的方法。

该方法包括当且仅当满足选择标准时，在生成数字输入数据流之前，使用模拟滤波器将模拟信号转换为数字输入数据流，其中模拟信号被滤波。

对模拟信号进行滤波的步骤可以包括使用低通滤波器形式的模拟滤波器来过滤掉模拟信号中的频率，该频率对应于比传入位流的标称位时间长度的5％至17.5％范围内的值短的时间段。

该方法可以包括通过数字输入数据流的位流同步和位采样来处理数字输入数据流，以提供经采样的输出信号。

该方法包括根据控制器局域网协议至少部分地对在数字输入流中编码的数据帧进行解码，以检测数字输入数据流中的灵活数据速率帧。

至少部分地对数据帧进行解码的步骤可以包括至少部分地对经采样的输出信号中的数据帧进行解码。

参考图3，该方法可以包括等待32帧开始(SOF)。在检测到SOF之后，可以进一步处理帧，例如通过至少部分地对数据帧进行解码。

在根据本发明的实施例的方法中，至少部分地对数据帧进行解码的步骤可包括通过检测灵活数据速率格式FDF位来检测灵活数据速率帧。

该方法包括在检测到灵活数据速率帧之后对数字输入数据流中的连续隐性位的数量进行计数。例如，数字输入数据流中的隐性位(例如在经采样的输出信号中)可以在检测到灵活数据速率帧之后(例如在检测到FDF＝1情况之后)被计数。

该方法还可以包括检测和/或验证数字输入数据流中的下降沿(即隐性到显性边沿)，并且当检测到和/或验证出下降沿时，重置隐性位计数，例如重置到零。边沿断言可以通过模式匹配来执行，如图6所示。

该方法包括：当检测到灵活数据速率帧时控制选择标准使其被满足，并且当隐性位计数达到预定数量时，将其重置为未满足的条件。

控制步骤可包括在检测到具有逻辑1值的FDF位时激活模拟滤波器。

该方法可以包括等待35隐性位计数溢出。具体地，当隐性位计数达到预定数量时，可以将选择标准重置为不满足的条件。

预定数量可以等于六。预定数量可以对应于六个连续隐性位的总线-空闲(BUS-IDLE)状态的检测。此类隐性位序列，例如，然后可以将六个隐性位视为帧结束(EOF)。隐性位计数器可以适于连续对6个隐性位进行计数36。

该方法还可以包括在例如当且仅当FDF位被设置为逻辑0值时处理数据帧，以便当接收器电路处于功率保存模式时，检测在数据帧中编码的选择性唤醒消息。如果没有设置FDF位，则可以例如以本领域已知的常规方式处理33帧。例如，在如本领域中已知的正常帧(即，非FD帧)中编码的唤醒条件可以在功率保存模式中被检测到，例如使用低功率和/或低精度振荡器作为时钟源。正常帧的传统处理33可以继续直到检测34到确认字段和帧结束字段。

该方法可以包括提供定时信号，例如从低成本和/或低精度振荡器(诸如RC振荡器)获得的时钟信号，并且使用该定时信号以用于处理数字输入数据流的步骤和/或至少部分地对该数据帧进行解码的步骤。

Claims (10)

1.一种接收器电路(24)，用于从控制器局域网CAN总线系统(20)接收对传入位流进行编码的模拟信号，并用于处理所述传入位流，所述接收器电路(24)包括：

-模拟接口(21)，用于将所述模拟信号转换为数字输入数据流，所述模拟接口包括模拟滤波器(11)和开关(12)，用于当且仅当满足控制所述开关的选择标准时，在生成所述数字输入数据流之前使用所述滤波器处理所述模拟信号，

-帧解码单元(6)，用于根据控制器局域网协议至少部分地对在所述数字输入数据流中编码的数据帧进行解码，以及

-帧处理单元(15)，包括：灵活数据速率检测器(62)，用于通过检测灵活数据速率格式FDF位来检测所述数字输入数据流中的灵活数据速率帧，所述灵活数据速率检测器适于在检测到具有逻辑1值的所述FDF位时，利用所述开关(12)激活所述模拟滤波器(11)；以及隐性位计数器(61)，用于在检测到所述灵活数据速率帧之后对所述数字输入数据流中的连续隐性位的数量进行计数，

-唤醒决定单元(7)，用于在所述FDF位被设置为逻辑0值时处理所述数据帧，以便在所述接收器电路处于功率保存模式时检测在所述数据帧中编码的选择性唤醒消息，

其中所述帧处理单元适于控制所述选择标准，使得当检测到所述灵活数据速率帧时所述选择标准被满足，并且当所述隐性位计数器达到预定数量时，所述选择标准被重置为未满足的条件。

2.如权利要求1所述的接收器电路，其特征在于，所述预定数量为六，对应于检测到六个连续隐性位的总线空闲状态。

3.如前述权利要求中任一项所述的接收器电路，包括边沿检测器(10)和/或边沿验证单元(51)，其中所述隐性位计数器(61)从所述边沿检测器和/或所述边沿验证单元接收边沿信号并且适于在所述边沿信号指示下降沿时重置其计数。

4.如前述权利要求中任一项所述的接收器电路，其特征在于，所述模拟滤波器(11)是低通滤波器，用于过滤掉所述模拟信号中的以下频率，该频率对应于比所述传入位流的标称位时间长度的5％至17.5％范围内的值短的时间段。

5.如前述权利要求中任一项所述的接收器电路，包括位流处理单元(5)，用于所述数字输入数据流的位流同步和位采样，以便提供经采样输出信号，其中所述帧解码单元(6)适于对所述经采样输出信号(52)中的数据帧进行解码。

6.如权利要求5所述的接收器电路，包括RC振荡器(19)，用于向所述位流处理单元(5)和/或所述帧解码单元(6)提供定时信号。

7.一种用于通过控制器局域网CAN总线系统(20)发送和/或接收数据的集成电路设备(1)，所述设备包括收发器(2)，所述收发器(2)包括：总线系统连接器(21)，用于与控制器局域网总线系统(20)进行对接；以及根据前述权利要求中的任一项所述的接收器电路(24)，用于对经由总线系统连接器(21)从所述控制器局域网总线系统获得的传入数据进行处理。

8.如权利要求7所述的集成电路设备(1)，其特征在于，所述集成电路设备(1)适于支持所述控制器局域网总线系统的选择性唤醒和/或部分联网。

9.一种用于处理在从控制器局域网CAN总线系统(20)接收的模拟信号中编码的传入位流的方法，所述方法包括：

-将所述模拟信号转换为数字输入数据流，其中当且仅当满足控制开关的选择标准时，在生成所述数字输入数据流之前使用模拟滤波器对所述模拟信号进行滤波；

-根据控制器局域网协议至少部分地对所述数字输入数据流中编码的数据帧进行解码，以便通过检测灵活数据速率格式FDF位并且在检测到所述FDF位具有逻辑1值时由所述开关激活所述模拟滤波器来检测所述数字输入数据流中的灵活数据速率帧；

-在检测到所述灵活数据速率帧之后对所述数字输入数据流中的连续隐性位的数量进行计数，

-当所述FDF位被设置为逻辑0值时处理所述数据帧，以便在所述接收器电路处于功率保存模式时检测在所述数据帧中编码的选择性唤醒消息，以及

-当检测到所述灵活数据速率帧时控制要满足的所述选择标准，并且当所述隐性位计数达到预定数量时，将所述选择标准重置为未满足的条件。

10.如权利要求9所述的方法，其特征在于，所述预定数量为六，对应于检测到六个连续隐性位的总线空闲状态。

Images