CN110556382A - 竖向延伸的存储器单元串的阵列和形成竖向延伸的存储器单元串的阵列的方法 - Google Patents

竖向延伸的存储器单元串的阵列和形成竖向延伸的存储器单元串的阵列的方法 Download PDF

Info

Publication number
CN110556382A
CN110556382A CN201910450899.XA CN201910450899A CN110556382A CN 110556382 A CN110556382 A CN 110556382A CN 201910450899 A CN201910450899 A CN 201910450899A CN 110556382 A CN110556382 A CN 110556382A
Authority
CN
China
Prior art keywords
silicon
forming
individual
insulating
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910450899.XA
Other languages
English (en)
Other versions
CN110556382B (zh
Inventor
解志强
C·M·卡尔森
J·B·德胡特
A·A·汉德卡
G·莱特
R·迈耶
K·R·帕雷克
D·帕夫洛珀罗斯
K·舍罗特瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110556382A publication Critical patent/CN110556382A/zh
Application granted granted Critical
Publication of CN110556382B publication Critical patent/CN110556382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及竖向延伸的存储器单元串的阵列和形成竖向延伸的存储器单元串的阵列的方法。一种竖向延伸的存储器单元串的阵列包括交替的绝缘层与字线层的竖直堆叠。所述字线层具有对应于个别存储器单元的控制栅极区的末端。所述控制栅极区个别地包括所述字线层中的个别字线层中的字线的部分。所述个别存储器单元的电荷阻挡区竖向地沿着所述个别控制栅极区延伸。所述个别存储器单元的电荷存储材料竖向地沿着所述电荷阻挡区中的个别电荷阻挡区延伸。沟道材料竖向地沿着所述竖直堆叠延伸。绝缘电荷传递材料横向地位于所述沟道材料与所述电荷存储材料之间。竖向延伸的壁横向地分离所述字线中的横向紧邻的字线。所述壁包括横向外部绝缘材料和横向地横跨所述横向外部绝缘材料之间的含硅材料。所述含硅材料包括至少30原子％的元素形式硅或含硅合金中的至少一种。还公开了其它方面，包含方法。

Description

竖向延伸的存储器单元串的阵列和形成竖向延伸的存储器单 元串的阵列的方法
技术领域
本文中所公开的实施例涉及竖向延伸的存储器单元串的阵列和其形成方法。
背景技术
存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造于个别存储器单元的一或多个阵列中。可使用数字线(其也可被称作位线、数据线或感测线)和存取线(其也可被称作字线)向存储器单元进行写入或从存储器单元进行读取。感测线可使存储器单元沿着阵列的列以导电方式互连，且存取线可使存储器单元沿着阵列的行以导电方式互连。每个存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下延长存储数据的时间段。非易失性存储器通常被指定为具有至少约10年保留时间的存储器。易失性存储器是耗散的且因此被刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选择状态保持或存储存储器。在二进制系统中，状态被认为是“0”或“1”。在其它系统中，至少一些个别存储器单元可被配置成存储多于两个位或状态的信息。
场效应晶体管是一种类型的可用于存储器单元中的电子组件。这些晶体管包含一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极邻近于沟道区且通过薄栅极绝缘体与所述沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个区流动到另一个区。当从栅极移除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包括额外结构，例如，可逆向编程电荷存储区，作为栅极绝缘体与导电栅极之间的栅极构造的部分。
快闪存储器是一种类型存储器并大量用于现代计算机和装置中。举例来说，个人计算机可将BIOS存储于快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器以替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为所述快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。
NAND可以是集成式快闪存储器的基本架构。NAND单元单位包括与存储器单元的串行合并串联连接的至少一个选择装置(所述串行合并通常被称作NAND字符串)。NAND架构可被配置成三维布置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元分别包括可逆向编程竖直晶体管。控制电路系统或其它电路系统可形成于竖直堆叠的存储器单元下方。
发明内容
本公开的方面涉及一种形成竖向延伸的存储器单元串的阵列的方法，其中所述方法包括：形成包括竖直交替的绝缘层与字线层的堆叠；将水平延长的沟槽形成到所述堆叠中；在所述沟槽中的个别沟槽的侧壁上方且竖向地沿着所述侧壁在所述个别沟槽中形成绝缘材料内衬；在所述个别沟槽中竖向地沿着且横向地横跨所述绝缘材料内衬之间形成含硅材料，所述含硅材料包括至少30原子％的元素形式硅或含硅合金中的至少一种；竖向地沿着所述交替层且与所述绝缘材料内衬横向地间隔开地设置晶体管沟道材料的竖向延伸的串；以及设置所述字线层以包括控制栅极材料，所述控制栅极材料具有对应于个别存储器单元的控制栅极区的末端、所述晶体管沟道材料与所述控制栅极区之间的电荷存储材料、所述晶体管沟道材料与所述电荷存储材料之间的绝缘电荷传递材料、和所述电荷存储材料与所述控制栅极区中的个别控制栅极区之间的电荷阻挡区。
在本公开的另一方面中，一种形成竖向延伸的存储器单元串的阵列的方法包括：在控制电路系统正上方形成包括竖直交替的绝缘层与字线层的堆叠，所述控制电路系统在所述堆叠下方以成品构造控制对所述竖向延伸的存储器单元串的读取和写入存取，所述绝缘层包括绝缘第一材料，所述字线层包括具有与所述第一材料在组合物上不同的第二材料；将竖向地延伸的沟道开口形成到所述交替层中；竖向地沿着所述交替层在所述沟道开口中形成电荷存储材料；竖向地沿着所述交替层和所述电荷存储材料在所述沟道开口中形成绝缘电荷传递材料；竖向地沿着所述交替层和所述绝缘电荷传递材料在所述沟道开口中形成晶体管沟道材料；将水平延长的沟槽形成到所述堆叠中，所述沟槽个别地具有横向中间部分；相对于所述绝缘第一材料选择性地蚀刻所述字线层的所述第二材料；穿过所述沟槽将控制栅极材料形成到所述字线层中，以竖向地位于所述交替层的所述绝缘第一材料之间并位于所述沟槽中的个别沟槽的所述横向中间部分中，所述控制栅极材料具有对应于个别存储器单元的控制栅极区的末端，从而在所述电荷存储材料与所述控制栅极区中的个别控制栅极区之间设置电荷阻挡区；从所述个别沟槽的所述横向中间部分移除所述控制栅极材料；在所述移除之后，在所述个别沟槽的侧壁上方且竖向地沿着所述侧壁在所述个别沟槽中形成绝缘材料内衬；以及在所述个别沟槽中竖向地沿着且横向地横跨所述绝缘材料内衬之间形成含硅材料，所述含硅材料包括至少30原子％的元素形式硅或含硅合金中的至少一种。
在本公开的又一方面中，一种竖向延伸的存储器单元串的阵列包括：交替的绝缘层与字线层的竖直堆叠，所述字线层具有对应于个别存储器单元的控制栅极区的末端，所述控制栅极区个别地包括所述字线层中的个别字线层中的字线的部分；所述个别存储器单元的电荷阻挡区，其沿着所述个别控制栅极区竖向地延伸；所述个别存储器单元的电荷存储材料，其沿着所述电荷阻挡区中的个别电荷阻挡区竖向地延伸；沟道材料，其沿着所述竖直堆叠竖向地延伸；绝缘电荷传递材料，其横向地位于所述沟道材料与所述电荷存储材料之间；以及竖向延伸的壁，其横向地分离所述字线中的横向紧邻的字线，所述壁包括横向外部绝缘材料和横向地横跨所述横向外部绝缘材料之间的含硅材料，所述含硅材料包括至少30原子％的元素形式硅或含硅合金中的至少一种。
在本公开的再一方面中，一种竖向延伸的存储器单元串的阵列包括：控制电路系统，其控制对所述竖向延伸的存储器单元串的读取和写入存取；所述控制电路系统正上方的交替的绝缘层与字线层的竖直堆叠，所述字线层具有对应于个别存储器单元的控制栅极区的末端，所述控制栅极区个别地包括所述字线层中的个别字线层中的字线的部分；所述个别存储器单元的电荷阻挡区，其沿着所述个别控制栅极区竖向地延伸；所述个别存储器单元的电荷存储材料，其沿着所述电荷阻挡区中的个别电荷阻挡区竖向地延伸；沟道材料，其沿着所述竖直堆叠竖向地延伸；绝缘电荷传递材料，其横向地位于所述沟道材料与所述电荷存储材料之间；以及竖向延伸的壁，其横向地分离所述字线中的横向紧邻的字线，所述壁包括横向外部绝缘材料和横向地横跨所述横向外部绝缘材料之间的多晶硅。
附图说明
图1是根据本发明的实施例的处理中衬底的一部分的图解横截面视图，并穿过图2中的线1-1截取。
图2是穿过图1中的线2-2截取的视图。
图3是由图1所示的处理步骤之后的处理步骤时的图1衬底的视图，并穿过图4中的线3-3截取。
图4是穿过图3中的线4-4截取的视图。
图5是由图3所示的处理步骤之后的处理步骤时的图3衬底的视图，并穿过图6中的线5-5截取。
图6是穿过图5中的线6-6截取的视图。
图7是由图5所示的处理步骤之后的处理步骤时的图5衬底的视图。
图8是由图7所示的处理步骤之后的处理步骤时的图7衬底的视图。
图9是由图8所示的处理步骤之后的处理步骤时的图8衬底的视图，并穿过图10中的线9-9截取。
图10是穿过图9中的线10-10截取的视图。
图11是如图10中所展示的衬底的一部分的放大视图。
图12是由图10所示的处理步骤之后的处理步骤时的图10衬底的视图。
图13是由图12所示的处理步骤之后的处理步骤时的图12衬底的视图，并穿过图14中的线13-13截取。
图14是穿过图13中的线14-14截取的视图。
图15是由图14所示的处理步骤之后的处理步骤时的图14衬底的视图。
图16是根据本发明的实施例的处理中衬底的一部分的图解横截面视图，并穿过图17中的线16-16截取。
图17是穿过图16中的线17-17截取的视图。
图18是由图17所示的处理步骤之后的处理步骤时的图17衬底的视图。
图19是由图18所示的处理步骤之后的处理步骤时的图18衬底的视图。
图20是由图19所示的处理步骤之后的处理步骤时的图19衬底的视图。
图21是由图20所示的处理步骤之后的处理步骤时的图20衬底的视图，并穿过图22中的线21-21截取。
图22是穿过图21中的线22-22截取的视图。
具体实施方式
本发明的实施例涵盖竖向延伸的存储器单元串的阵列的形成方法，例如使其外围控制电路系统在阵列下(例如，阵列下CMOS)的NAND或其它存储器单元的阵列的形成方法。本发明的实施例涵盖所谓的“后栅”或“替换栅”处理、所谓的“先栅”处理和其它处理，而不论是现有还是独立于形成晶体管栅极的时间而待开发。参考图1到15描述第一实例实施例，其可被视为“后栅”或“替换栅”工艺。
图1和2展示竖向延伸的存储器单元串的阵列12的形成方法的处理中的衬底构造10。衬底构造10包括基底衬底11，所述基底衬底可包含导电/导体/传导(即，在本文中导电)、半导电/半导体/半传导或绝缘/绝缘体/隔绝(即，电绝缘)材料中的任何一或多个。各种材料已竖向地形成于基底衬底11上方。材料可在图1到2所描绘材料的旁边、纵向内侧或纵向外侧。举例来说，集成电路系统的其它部分制造或完全制造的组件可设置于基底衬底11上方、周围或内部某处。还可制造用于操作竖向延伸的存储器单元串的阵列(例如，阵列12)内的组件的控制电路系统和/或其它外围电路系统，且所述电路系统可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地(in tandem)或以其它方式制造和操作多个子阵列。本文中，“子阵列”也可被视为阵列。
在一些实施例中，导电掺杂半导体材料16已形成于金属材料14正上方且电耦合到所述金属材料。在一个实施例中，且如所展示，导电掺杂半导体材料16与金属材料14彼此直接抵靠且直接电耦合。在一个实施例中，导电掺杂半导体材料16包括导电掺杂多晶硅、基本上由导电掺杂多晶硅组成或由导电掺杂多晶硅组成，且在一个实施例中，金属材料14包括例如硅化钨等硅化物、基本上由所述硅化物组成或由所述硅化物组成。导电材料16、14可包括用以控制对将形成于阵列12内的存储器单元的读取和写入存取的控制电路系统(例如，外围阵列下电路系统)的一部分。材料16和14的实例厚度分别是500埃和900埃。
包括竖直交替的绝缘层20与字线层22的堆叠18已形成于导电掺杂半导体材料16正上方。绝缘层20包括绝缘第一材料24(例如，二氧化硅)。字线层22包括与第一材料24在组合物上不同的第二材料26(例如，氮化硅，且无论如何其可完全或部分地是牺牲性的)。竖向地延伸的沟道开口25已形成到交替层20、22中。仅作为实例，此类交替层展示为以每行四个开口25的群组或列的交错行布置。可使用任何替代性现有或待开发布置和构造。在此文件中使用“行”和“列”是为了方便区分一个系列或定向的特征与另一系列或定向的特征，且组件已经或可沿着所述“行”和“列”形成。“行”和列相对于与功能无关的任何系列的区、组件和/或特征同义地使用。无论如何，行可以是相对于彼此直的和/或弯曲和/或平行和/或不平行，列可同样如此。此外，行与列可相对于彼此以90°或者以一或多个其它角度相交。可以或可以不是外围电路系统的部分的其它电路系统可位于导电掺杂半导体材料16与堆叠18之间。
参考图3和4，电荷阻挡材料30(即，电荷阻挡件)已竖向地沿着交替层20、22形成于沟道开口25中。材料30可以是不同组合物层的复合物，例如二氧化硅-氮化硅-二氧化硅。电荷存储材料32已竖向地沿着交替的层20、22和电荷阻挡材料30形成于沟道开口25中。电荷存储材料32可包括任何合适的组合物，且在一些实施方式中，可包括浮动栅极材料(例如，掺杂或未掺杂硅)或电荷俘获材料(例如，氮化硅、金属点等等)。绝缘电荷传递材料34已竖向地沿着交替层20、22绝缘和绝缘电荷存储材料32形成于沟道开口25中。作为实例，电荷传递材料34可以是具有包夹于两个绝缘体氧化物(例如，二氧化硅)之间的含氮材料(例如，氮化硅)的带隙工程化结构。晶体管沟道材料36已竖向地沿着交替层20、22绝缘和绝缘电荷传递材料34形成于沟道开口25中。实例通道材料36包含适当掺杂的结晶半导体材料，例如硅、锗和所谓第III族/第V族半导体材料(例如，GaAs、InP、GaP和GaN)中的一或多个。材料30、32、34和36中的每一个的实例厚度是25到100埃。沟道开口25展示为包括径向中心固态介电材料38(例如，旋涂介电质、二氧化硅和/或氮化硅)。交替地且仅作为实例，沟道开口25内的径向中心部分可包含空隙空间(未展示)和/或不含固体材料(未展示)。
参考图5和6，水平延长的(图5)沟槽40已形成(例如，通过各向异性蚀刻)到堆叠18中，且在一个实施例中形成直到导电掺杂半导体材料16(即，至少到材料16)。沟槽40可被视为个别地具有横向中间部分43。沟槽40的侧边缘可至少部分地用以界定待形成随后的字线(例如，存取或控制栅极线，且图5和6中未展示)的侧边缘。无论如何，且在一个实施例中且如所展示，形成沟道开口25且晶体管沟道材料36在形成沟槽40之前设置于所述沟道开口中。
参考图7，已相对于绝缘第一材料24选择性蚀刻字线层22的第二材料26(未展示)。当第二材料26包括氮化硅且第一材料24包括绝缘氧化物(例如，二氧化硅)时，实例蚀刻化学方法是H3PO4作为主要蚀刻剂的液体或气相蚀刻。
参考图8，控制栅极材料48(即，导电材料)已穿过沟槽40形成到字线层22中，以竖向地位于交替层20、22的绝缘第一材料24之间并位于个别沟槽40的横向中间部分43中。可使用任何合适的导电材料，例如金属材料和/或导电掺杂半导体材料中的一个或两个。
参考图9到11，控制栅极材料48已从沟槽40的横向中间部分43移除，并且在如所展示的一个实施例中，还已例如通过选择性湿式或干式蚀刻从沟槽40的径向最内侧壁45横向地凹回。这已引起形成字线29和个别存储器单元56的竖向地延伸的串49。在一个实施例中，且如所展示，串49形成为竖直的或在10°的范围内竖直。在图11中运用括号且在图9中运用虚线轮廓指示存储器单元56的近似位置，存储器单元56在所描绘实例中基本上是环状或环形的。控制栅极材料48具有对应于个别存储器单元56的控制栅极区52的末端50。控制栅极区52在描绘实施例中包括个别字线29的个别部分。
电荷阻挡区(例如，电荷阻挡材料30)位于电荷存储材料32与个别控制栅极区52之间。电荷阻挡件在存储器单元中可具有以下功能：在编程模式下，电荷阻挡件可阻止电荷载子流出电荷存储材料(例如，浮置栅极材料、电荷捕捉材料等)流向控制栅极，且在擦除模式下，电荷阻挡件可阻止电荷载子从控制栅极流入电荷存储材料。因此，电荷阻挡件可用以阻挡个别存储器单元的控制栅极区与电荷存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。作为其它实例，电荷阻挡区可包括电荷存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此电荷存储材料是绝缘的(例如，在绝缘电荷存储材料32与导电材料48之间不存在任何不同组合物材料的情况下)。无论如何，作为额外实例，电荷存储材料的界面和控制栅极的导电材料可足以在不存在任何单独组合物绝缘体材料30的情况下充当电荷阻挡区。另外，具有材料30(存在时)的导电材料48的界面与绝缘体材料30组合可一起充当电荷阻挡区，且交替地或另外，可以是绝缘电荷存储材料(例如，氮化硅材料32)的横向外部区域。
参考图12，绝缘材料内衬55已在个别沟槽40的侧壁45上方且竖向沿着所述侧壁形成于个别沟槽40，且在一个实施例中形成于堆叠18的顶部正上方。在一个实施例中，内衬55的绝缘材料主要(即，高于50％，直到且包含100％)包括SiO2。在一个实施例中，内衬55的绝缘材料包括氮化硅、氮氧化硅、氧化铝和二氧化铪中的至少一种(包含此类物质中的两个或更多个的任何组合)。在一个实施例中，内衬55的绝缘材料是铁电的。在一个实施例中，绝缘材料内衬55的形成包括原子层沉积(atomic layer deposition，ALD)，并在另一实施例中包括化学气相沉积(chemical vapor deposition，CVD)。仅作为实例，ALD和CVD沉积条件包含350℃到450℃的衬底温度、300毫托到6托的腔室压力、和使用何时的沉积前驱体。
在一个实施例中，个别沟槽40形成为在竖直横截面，例如是图12处于的页面的平面的竖直横截面，中具有最上部最小橫向宽度W。绝缘材料内衬55在竖直横截面中具有最上部最小橫向宽度W的橫向宽度L，橫向宽度是2.5％到20％，在一个实施例中是5％到12.5％，且在一个实施例中是约10％。
参考图13和14，竖向地沿着且横向地横跨绝缘材料内衬55之间，含硅材料57已形成于个别沟槽40中。在一个实施例中，且如所展示，含硅材料57在绝缘材料55正上方形成于堆叠18的顶部正上方，所述绝缘材料在堆叠18的顶部正上方。含硅材料57包括至少30原子％的元素形式硅或含硅合金(例如，Si-Ge)中的至少一种。在一个实施例中，含硅材料57包括至少40原子％的元素形式硅或含硅合金中的至少一种。在一个实施例中，含硅材料57主要包括未掺杂元素形式硅，且在另一实施例中主要包括掺杂元素形式硅。在此文件中，“掺杂”和“未掺杂”参考含硅材料57内存在的电导率改性杂质，“未掺杂”定义其中的从0原子％到低于4.0原子％电导率改性掺杂剂，且“掺杂”意味着其中的至少4.0原子％直到且包含57.7原子％电导率改性杂质。
无论如何，在一个实施例中，含硅材料57包括如初始形成的多晶型元素形式硅。在一个实施例中，含硅材料57包括至少如初始形成的非晶型元素形式硅，且在一个此类实施例中以成品构造且在另一此实施例中包括将非晶型元素形式硅变换成多晶型成品构造。在此文件的内容背景中，如果按体积计其至少90％属于非晶相，那么材料是“非晶型”的，且如果按体积计其至少90％属于多晶型相，那么材料是多晶型的。
在一个实施例中，含硅材料57包括含硅合金。
可通过任何合适的现有或待开发技术形成含硅材料57，低压CVD仅仅是一个实例。用于形成含硅材料57的实例条件包含475℃到650℃的温度、500到900毫托的压力、和1到2slm的前驱体馈入速率(例如，硅烷)。元素形式硅在此条件下在低于约550℃的温度下沉积将引起非晶型沉积，而在高于约550℃的温度下沉积将引起多晶型沉积。需要时，通过在温度高于550℃时通常更大地减少的充足时间段内暴露于高于550℃的温度，含非晶硅材料57可经变换成多晶型的。
参看图15，且在一个实施例中，相对于堆叠18的顶部正上方的内衬55的绝缘材料且为了暴露堆叠18的顶部正上方的内衬55的绝缘材料，已选择性地移除含硅材料57。作为实例，可相对于内衬55的绝缘材料通过抛光、回蚀和/或选择性蚀刻移除含硅材料57。无论如何，图15可被视为展示竖向地延伸的壁75的形成，所述壁包括横向外部绝缘材料55和横向地横跨绝缘材料55之间的含硅材料57。
接下来参考图16到22描述竖向延伸的存储器单元串的阵列的另一实例实施例形成方法，且其可被视为先栅处理。已在适当时使用上文所描述实施例的相同标号，用后缀“a”或用不同标号指示某些构造差异。参考图16和17，包括竖直交替的绝缘层20与字线层22的堆叠18a已形成于导电掺杂半导体材料16正上方。字线层22包括控制栅极材料48。竖向地延伸的沟道开口25已形成到交替层20、22中。
参考图18，且在一个实施例中，控制栅极材料48已相对于沟道开口25的径向最内侧壁59横向地凹入式(例如，通过选择性蚀刻)。
参考图19，电荷阻挡材料30和接着电荷存储材料32已竖向地沿着交替层20、22形成于沟道开口25中。
参考图20，绝缘电荷传递材料34、接着晶体管沟道材料36、且接着径向中心介电材料38已形成于沟道开口25中。材料24、36与38可作为共形层沉积，在沉积所有三个材料以产生如图20中所展示的实例构造之后，共形层一起回平坦化。
参考图21和22，沟槽40已形成穿过堆叠18a直到导电掺杂半导体材料16(即，至少直到导电掺杂半导体材料上)，且这形成字线29。设置控制栅极材料48以具有对应于个别存储器单元56的控制栅极区52的末端50，且电荷阻挡区(例如，材料30)位于电荷存储材料(例如，材料32)与个别控制栅极区52。可接着如上文关于图12到15所描述而发生后续和/或替代性处理。可使用如本文中关于其它实施例所展示和/或所描述的任何其它属性或方面。
本发明的实施例包括存储器单元(例如，56)的竖向地延伸的串(例如，49)的阵列(例如，12)的形成方法，而不论是先栅、后栅还是以其它方式。形成包括竖直交替的绝缘层(例如，20)与字线层(例如，22)的堆叠(例如，18、18a)。水平延长的沟槽(例如，40)形成穿过堆叠直到导电掺杂半导体材料。绝缘材料内衬(例如，55)在个别沟槽的侧壁上方且竖向地沿着所述侧壁形成于个别沟槽中。沿着且横向地横跨绝缘材料内衬之间，含硅材料(例如，57)形成于个别沟槽中。所述含硅材料包括至少30原子％的元素形式硅或含硅合金中的至少一种。设置晶体管沟道材料(例如，36)以沿着交替层竖向地延伸。在一个实施例中，通过首先将竖向地延伸的沟道开口(例如，25)形成到堆叠中来形成此晶体管沟道材料，且将晶体管沟道材料设置到沟道开口中。在一个此类实施例中，在形成沟槽之前形成沟道开口，而在另一此实施例中在形成沟槽之后形成沟道开口。无论如何，字线层形成为包括控制栅极材料(例如，48)，其具有对应于个别存储器单元(例如，56)的控制栅极区(例如，52)的末端(例如，50)。电荷存储材料(例如，32)设置于晶体管沟道材料与控制栅极区之间。绝缘电荷传递材料(例如，34)设置于晶体管沟道材料与电荷存储材料之间。电荷阻挡区(例如，30)设置于电荷存储材料与个别控制栅极区之间。在一个实施例中，在形成沟槽之前设置控制栅极材料，且在另一实施例中，在形成沟槽之后设置控制栅极材料。可使用如本文中关于其它实施例所展示和/或所描述的任何其它属性或方面。
本发明的实施例包括存储器单元(例如，56)的竖向地延伸的串(例如，49)的阵列(例如，12)。阵列包括交替的绝缘层(例如，20)与字线层(例如，22)的竖直堆叠(例如，18、18a)。字线层具有对应于个别存储器单元(例如，56)的控制栅极区(例如，52)的末端(例如，50)。控制栅极区个别地包括个别字线层中的字线(例如，29)的部分。个别存储器单元的电荷阻挡区(例如，30)沿着个别控制栅极区竖向地延伸。个别存储器单元的电荷存储材料(例如，32)沿着个别电荷阻挡区竖向地延伸。沟道材料(例如，36)沿着竖直堆叠竖向地延伸。绝缘电荷传递材料(例如，34)横向地位于沟道材料与电荷存储材料之间。竖向地延伸的壁(例如，75)横向地分离横向紧邻的字线。壁包括横向外部绝缘材料(例如，55)和横向地横跨横向外部绝缘材料之间的含硅材料(例如，57)。所述含硅材料包括至少30原子％的元素形式硅或含硅合金中的至少一种。可使用如本文中关于其它实施例所展示和/或所描述的任何其它属性或方面。
在本文中，除非另外指明，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在...下方”、“在...之下”、“向上”和“向下”大体上参照竖直方向。“水平”是指沿着主衬底表面的大体方向(即，10度内)并可与在制造期间处理衬底的方向有关，且竖直是与其大体上正交的方向。对“恰好水平”的参考是沿着主衬底表面的方向(即，与其不成角度)，且可与在制造期间处理衬底的方向有关。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且与三维空间中衬底的定向无关。另外，“竖向地延伸的”和“竖向地延伸”是指从恰好水平偏离至少45°的方向。另外，关于场效应晶体管的“竖向地延伸的”、“竖向地延伸”、水平地延伸和水平延伸的是参考电流在操作中在源极/汲极区域之间流动所沿的晶体管的沟道长度的定向，。对于双极结晶体管，“竖向地延伸”、“竖向地延伸的”、“水平地延伸”和“水平延伸的”指代电流在操作中在射极和集极之间流动所沿的基极长度的定向。
此外，“正上方”和“正下方”要求两个所陈述区/材料/组件相对于彼此存在至少一些橫向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件的竖向向外(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。类似地，使用前面没有“正”的“下方”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件的竖向内侧(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。
本文中所描述的材料、区和结构中的任一个可以是均匀的或非均匀的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多种实例组合物时，所述材料可包括此一或多种组合物、主要由此一或多种组合物组成或由此一或多种组合物组成。此外，除非另行说明，否则可使用任何合适的或尚待开发的技术来形成每种材料，所述技术的实例为原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子注入。
另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组分的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有大体上恒定的厚度或具有可变的厚度。如果具有可变厚度，那么除非另外指明，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组分”仅要求两个所论述材料或区的可直接抵靠彼此的那些部分在化学上和/或在物理上不同，例如在所述材料或区不均匀的情况下。如果两个所论述材料或区并未直接抵靠彼此，那么在所述材料或区不均匀的情况下，“不同组分”仅要求两个所论述材料或区的最接近于彼此的那些部分在化学上和/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在...上方(over)”、“在...上(on)”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。
在本文中，如果在正常操作中，电流能够从一个区域/材料/组件连续流动到另一区域/材料/组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行流动，那么所述区域/材料/组件相对于彼此“电耦合”。另一电子组件可在所述区/材料/组件之间且电耦合到所述区/材料/组件。相比之下，当区/材料/组件被称为“直接电耦合”时，直接电耦合的区/材料/组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等等)。
另外，“金属材料”是元素金属、两种或更多种元素金属的混合物或合金以及任何导电金属化合物中的任一者或组合。
在本文中，关于蚀刻、移除、形成的“选择性”是一个所陈述材料相对于另一所陈述材料以按体积计至少2:1的比率被作用的此动作。
结论
在一些实施例中，一种形成竖向延伸的存储器单元串的阵列的方法包括形成堆叠，所述堆叠包括竖直交替的绝缘层和字线层。将水平延长的沟槽形成到所述堆叠中。在所述沟槽中的个别沟槽的侧壁上方且竖向地沿着所述侧壁在所述个别沟槽中形成绝缘材料内衬。在所述个别沟槽中竖向地沿着且横向地横跨所述绝缘材料内衬之间形成含硅材料。所述含硅材料包括至少30原子％的元素形式硅或含硅合金中的至少一种。竖向地沿着所述交替层且与所述绝缘材料内衬横向地间隔开地设置晶体管沟道材料的竖向延伸的串。设置所述字线层以包括具有对应于个别存储器单元的控制栅极区的末端的控制栅极材料。电荷存储材料设置于晶体管沟道材料与控制栅极区之间。绝缘电荷传递材料设置于所述晶体管沟道材料与所述电荷存储材料之间。在所述电荷存储材料与所述控制栅极区中的个别控制栅极区之间设置电荷阻挡区。
在一些实施例中，一种形成竖向延伸的存储器单元串的阵列的方法包括在控制电路系统正上方形成包括竖直交替的绝缘层与字线层的堆叠，所述控制电路系统在所述堆叠下方以成品构造控制对所述竖向延伸的存储器单元串的读取和写入存取，所述绝缘层包括绝缘第一材料，所述字线层包括具有与所述第一材料在组合物上不同的第二材料。所述绝缘层包括绝缘第一材料。所述字线层包括具有与所述第一材料在组合物上不同的第二材料。竖向延伸的沟道开口形成到交替层中。将竖向地延伸的沟道开口形成到所述交替层中。竖向地沿着所述交替层在所述沟道开口中形成电荷存储材料。竖向地沿着所述交替层和所述电荷存储材料在所述沟道开口中形成绝缘电荷传递材料。将水平延长的沟槽形成到所述堆叠中。所述沟槽个别地具有横向中间部分。相对于所述绝缘第一材料选择性蚀刻所述字线层的所述第二材料。穿过所述沟槽将控制栅极材料形成到所述字线层中，以竖向地位于所述交替层的所述绝缘第一材料之间并位于所述沟槽中的所述个别沟槽的所述横向中间部分中。所述控制栅极材料具有对应于个别存储器单元的控制栅极区的末端。在所述电荷存储材料与所述控制栅极区中的个别控制栅极区之间设置电荷阻挡区。从所述个别沟槽的所述横向中间部分移除所述控制栅极材料。在所述移除之后，在所述个别沟槽的侧壁上方且竖向地沿着所述侧壁在所述个别沟槽中形成绝缘材料内衬。在所述个别沟槽中竖向地沿着且横向地横跨所述绝缘材料内衬之间形成含硅材料。所述含硅材料包括至少30原子％的元素形式硅或含硅合金中的至少一种。
在一些实施例中，一种竖向延伸的存储器单元串的阵列包括交替的绝缘层与字线层的竖直堆叠。所述字线层具有对应于个别存储器单元的控制栅极区的末端。所述控制栅极区个别地包括所述字线层中的个别字线层的字线的部分。所述个别存储器单元的电荷阻挡区竖向地沿着所述个别控制栅极区延伸。所述个别存储器单元的电荷存储材料竖向地沿着所述电荷阻挡区中的个别电荷阻挡区延伸。沟道材料竖向地沿着所述竖直堆叠延伸。绝缘电荷传递材料横向地位于所述沟道材料与所述电荷存储材料之间。竖向延伸的壁横向地分离所述字线中的横向紧邻的字线。所述壁包括横向外部绝缘材料和横向地横跨所述横向外部绝缘材料之间的含硅材料。所述含硅材料包括至少30原子％的元素形式硅或含硅合金中的至少一种。
在一些实施例中，一种竖向延伸的存储器单元串的阵列包括控制对所述竖向延伸的存储器单元串的读取和写入存取的控制电路系统。交替的绝缘层与字线层的竖直堆叠在所述控制电路系统正上方。所述字线层具有对应于个别存储器单元的控制栅极区的末端。所述控制栅极区个别地包括所述字线层中的个别字线层的字线的部分。所述个别存储器单元的电荷阻挡区竖向地沿着所述个别控制栅极区延伸。所述个别存储器单元的电荷存储材料竖向地沿着所述电荷阻挡区中的个别电荷阻挡区延伸。沟道材料竖向地沿着所述竖直堆叠延伸。绝缘电荷传递材料横向地位于所述沟道材料与所述电荷存储材料之间。竖向延伸的壁横向地分离所述字线中的横向紧邻的字线。所述壁包括横向外部绝缘材料和横向地横跨所述横向外部绝缘材料之间的多晶硅。
根据规定，已经就结构和方法特征来说以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示且描述的特定特征，这是因为本文中所公开的装置包括实例实施例。由此，权利要求书具有如书面所说明的全部范围，且应根据等效物原则恰当地进行解释。

Claims (24)

1.一种形成竖向延伸的存储器单元串的阵列的方法，所述方法包括：
形成包括竖直交替的绝缘层与字线层的堆叠；
将水平延长的沟槽形成到所述堆叠中；
在所述沟槽中的个别沟槽的侧壁上方且竖向地沿着所述侧壁在所述个别沟槽中形成绝缘材料内衬；
在所述个别沟槽中竖向地沿着且横向地横跨所述绝缘材料内衬之间形成含硅材料，所述含硅材料包括至少30原子％的元素形式硅或含硅合金中的至少一种；
竖向地沿着所述交替层且与所述绝缘材料内衬横向地间隔开地设置晶体管沟道材料的竖向延伸的串；以及
设置所述字线层以包括控制栅极材料，所述控制栅极材料具有对应于个别存储器单元的控制栅极区的末端、所述晶体管沟道材料与所述控制栅极区之间的电荷存储材料、所述晶体管沟道材料与所述电荷存储材料之间的绝缘电荷传递材料、和所述电荷存储材料与所述控制栅极区中的个别控制栅极区之间的电荷阻挡区。
2.根据权利要求1所述的方法，其中所述绝缘材料主要包括SiO2。
3.根据权利要求1所述的方法，其中所述绝缘材料包括氮化硅、氮氧化硅、氧化铝和二氧化铪中的至少一种。
4.根据权利要求1所述的方法，其中所述绝缘材料是铁电的。
5.根据权利要求1所述的方法，其中所述含硅材料包括至少40原子％的元素形式硅或含硅合金中的所述至少一种。
6.根据权利要求1所述的方法，其中所述含硅材料主要包括未掺杂元素形式硅。
7.根据权利要求1所述的方法，其中所述含硅材料主要包括掺杂元素形式硅。
8.根据权利要求1所述的方法，其中所述含硅材料包括如初始形成的多晶型元素形式硅。
9.根据权利要求1所述的方法，其中所述含硅材料包括至少如初始形成的非晶型元素形式硅。
10.根据权利要求9所述的方法，其中所述含硅材料包括呈成品构造的非晶型元素形式硅。
11.根据权利要求9所述的方法，其包括将所述非晶型元素形式硅变换成多晶型成品构造。
12.根据权利要求1所述的方法，其中所述含硅材料包括含硅合金。
13.根据权利要求1所述的方法，其包括将所述个别沟槽形成为在竖直横截面中具有最上部最小橫向宽度，所述绝缘材料内衬具有为所述竖直横截面中的所述最上部最小橫向宽度的2.5％到20％的橫向宽度。
14.根据权利要求13所述的方法，其包括将所述绝缘材料内衬形成为具有为所述竖直横截面中的所述最上部最小橫向宽度的5％到12.5％的橫向宽度。
15.根据权利要求14所述的方法，其包括将所述绝缘材料内衬形成为具有为所述竖直横截面中的所述最上部最小橫向宽度的约10％的橫向宽度。
16.根据权利要求1所述的方法，其包括通过原子层沉积形成所述绝缘材料内衬。
17.根据权利要求1所述的方法，其包括通过化学气相沉积形成所述绝缘材料内衬。
18.根据权利要求1所述的方法，其包括将竖向延伸的沟道开口形成到所述堆叠中，且将所述晶体管沟道材料设置到所述沟道开口中，在形成所述沟槽之前形成所述沟道开口且设置所述晶体管沟道材料。
19.根据权利要求1所述的方法，其包括在形成所述沟槽之前设置所述控制栅极材料。
20.根据权利要求1所述的方法，其包括在形成所述沟槽之后设置所述控制栅极材料。
21.根据权利要求1所述的方法，其包括：
在所述堆叠的顶部正上方形成所述绝缘材料；
在所述绝缘材料正上方在所述堆叠的所述顶部正上方形成所述含硅材料，所述绝缘材料在所述堆叠的所述顶部正上方；以及
相对于所述堆叠的所述顶部正上方的所述绝缘材料且为了暴露所述堆叠的所述顶部正上方的所述绝缘材料，选择性地移除所述含硅材料。
22.一种形成竖向延伸的存储器单元串的阵列的方法，所述方法包括：
在控制电路系统正上方形成包括竖直交替的绝缘层与字线层的堆叠，所述控制电路系统在所述堆叠下方以成品构造控制对所述竖向延伸的存储器单元串的读取和写入存取，所述绝缘层包括绝缘第一材料，所述字线层包括具有与所述第一材料在组合物上不同的第二材料；
将竖向地延伸的沟道开口形成到所述交替层中；
竖向地沿着所述交替层在所述沟道开口中形成电荷存储材料；
竖向地沿着所述交替层和所述电荷存储材料在所述沟道开口中形成绝缘电荷传递材料；
竖向地沿着所述交替层和所述绝缘电荷传递材料在所述沟道开口中形成晶体管沟道材料；
将水平延长的沟槽形成到所述堆叠中，所述沟槽个别地具有横向中间部分；
相对于所述绝缘第一材料选择性地蚀刻所述字线层的所述第二材料；
穿过所述沟槽将控制栅极材料形成到所述字线层中，以竖向地位于所述交替层的所述绝缘第一材料之间并位于所述沟槽中的个别沟槽的所述横向中间部分中，所述控制栅极材料具有对应于个别存储器单元的控制栅极区的末端，从而在所述电荷存储材料与所述控制栅极区中的个别控制栅极区之间设置电荷阻挡区；
从所述个别沟槽的所述横向中间部分移除所述控制栅极材料；
在所述移除之后，在所述个别沟槽的侧壁上方且竖向地沿着所述侧壁在所述个别沟槽中形成绝缘材料内衬；以及
在所述个别沟槽中竖向地沿着且横向地横跨所述绝缘材料内衬之间形成含硅材料，所述含硅材料包括至少30原子％的元素形式硅或含硅合金中的至少一种。
23.一种竖向延伸的存储器单元串的阵列，其包括：
交替的绝缘层与字线层的竖直堆叠，所述字线层具有对应于个别存储器单元的控制栅极区的末端，所述控制栅极区个别地包括所述字线层中的个别字线层中的字线的部分；
所述个别存储器单元的电荷阻挡区，其沿着所述个别控制栅极区竖向地延伸；
所述个别存储器单元的电荷存储材料，其沿着所述电荷阻挡区中的个别电荷阻挡区竖向地延伸；
沟道材料，其沿着所述竖直堆叠竖向地延伸；
绝缘电荷传递材料，其横向地位于所述沟道材料与所述电荷存储材料之间；以及
竖向延伸的壁，其横向地分离所述字线中的横向紧邻的字线，所述壁包括横向外部绝缘材料和横向地横跨所述横向外部绝缘材料之间的含硅材料，所述含硅材料包括至少30原子％的元素形式硅或含硅合金中的至少一种。
24.一种竖向延伸的存储器单元串的阵列，其包括：
控制电路系统，其控制对所述竖向延伸的存储器单元串的读取和写入存取；
所述控制电路系统正上方的交替的绝缘层与字线层的竖直堆叠，所述字线层具有对应于个别存储器单元的控制栅极区的末端，所述控制栅极区个别地包括所述字线层中的个别字线层中的字线的部分；
所述个别存储器单元的电荷阻挡区，其沿着所述个别控制栅极区竖向地延伸；
所述个别存储器单元的电荷存储材料，其沿着所述电荷阻挡区中的个别电荷阻挡区竖向地延伸；
沟道材料，其沿着所述竖直堆叠竖向地延伸；
绝缘电荷传递材料，其横向地位于所述沟道材料与所述电荷存储材料之间；以及
竖向延伸的壁，其横向地分离所述字线中的横向紧邻的字线，所述壁包括横向外部绝缘材料和横向地横跨所述横向外部绝缘材料之间的多晶硅。
CN201910450899.XA 2018-05-30 2019-05-28 竖向延伸的存储器单元串的阵列和形成竖向延伸的存储器单元串的阵列的方法 Active CN110556382B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/992,959 2018-05-30
US15/992,959 US10388665B1 (en) 2018-05-30 2018-05-30 Methods of forming an array of elevationally-extending strings of memory cells having a stack comprising vertically-alternating insulative tiers and wordline tiers and horizontally-elongated trenches in the stack

Publications (2)

Publication Number Publication Date
CN110556382A true CN110556382A (zh) 2019-12-10
CN110556382B CN110556382B (zh) 2024-03-08

Family

ID=67620693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910450899.XA Active CN110556382B (zh) 2018-05-30 2019-05-28 竖向延伸的存储器单元串的阵列和形成竖向延伸的存储器单元串的阵列的方法

Country Status (2)

Country Link
US (2) US10388665B1 (zh)
CN (1) CN110556382B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257830A (zh) * 2020-02-11 2021-08-13 美光科技公司 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113345908A (zh) * 2020-03-03 2021-09-03 美光科技公司 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113675203A (zh) * 2020-05-13 2021-11-19 美光科技公司 用于形成包括存储器单元串的存储器阵列的方法
US11925016B2 (en) 2020-03-03 2024-03-05 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004581A1 (en) * 2016-06-30 2018-01-04 Intel Corporation 3d nand structures including group iii-n material channels
US10707121B2 (en) * 2016-12-31 2020-07-07 Intel Corporatino Solid state memory device, and manufacturing method thereof
US10236301B1 (en) 2017-12-27 2019-03-19 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells
US10388665B1 (en) 2018-05-30 2019-08-20 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells having a stack comprising vertically-alternating insulative tiers and wordline tiers and horizontally-elongated trenches in the stack
US10930658B2 (en) 2019-06-24 2021-02-23 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11075219B2 (en) 2019-08-20 2021-07-27 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11205654B2 (en) 2019-08-25 2021-12-21 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11563022B2 (en) 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195848B2 (en) 2019-08-25 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11244955B2 (en) 2019-08-25 2022-02-08 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11011408B2 (en) 2019-10-11 2021-05-18 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11152388B2 (en) 2019-10-15 2021-10-19 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195850B2 (en) 2019-10-18 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11101210B2 (en) 2019-10-25 2021-08-24 Micron Technology, Inc. Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
US11094627B2 (en) 2019-10-25 2021-08-17 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
US11309328B2 (en) * 2019-10-29 2022-04-19 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11335694B2 (en) 2019-12-03 2022-05-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11094595B2 (en) 2019-12-27 2021-08-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11444093B2 (en) 2020-01-10 2022-09-13 Micron Technology, Inc. Memory arrays and methods of forming memory arrays
US11393672B2 (en) 2020-02-12 2022-07-19 Micron Technology, Inc. Methods of forming microelectronic devices including an interdeck region between deck structures
US11355392B2 (en) * 2020-08-07 2022-06-07 Micron Technology, Inc Conductive via of integrated circuitry, memory array comprising strings of memory cells, method of forming a conductive via of integrated circuitry, and method of forming a memory array comprising strings of memory cells
US11545430B2 (en) 2020-08-28 2023-01-03 Micron Technology, Inc. Integrated circuitry and method used in forming a memory array comprising strings of memory cells
US11342218B1 (en) * 2020-11-02 2022-05-24 Micron Technology, Inc. Single crystalline silicon stack formation and bonding to a CMOS wafer
US20230262976A1 (en) * 2022-02-17 2023-08-17 Micron Technology, Inc Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170278859A1 (en) * 2016-03-25 2017-09-28 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
CN107305895A (zh) * 2016-04-21 2017-10-31 三星电子株式会社 具有包括不同材料层的公共源线的存储器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101989514B1 (ko) 2012-07-11 2019-06-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102190350B1 (ko) 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9553105B2 (en) 2015-03-10 2017-01-24 Samsung Electronics Co., Ltd. Semiconductor devices including gate insulation layers on channel materials
KR102607825B1 (ko) 2016-01-18 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10236301B1 (en) * 2017-12-27 2019-03-19 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells
US10388665B1 (en) 2018-05-30 2019-08-20 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells having a stack comprising vertically-alternating insulative tiers and wordline tiers and horizontally-elongated trenches in the stack

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170278859A1 (en) * 2016-03-25 2017-09-28 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
CN107305895A (zh) * 2016-04-21 2017-10-31 三星电子株式会社 具有包括不同材料层的公共源线的存储器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257830A (zh) * 2020-02-11 2021-08-13 美光科技公司 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113257830B (zh) * 2020-02-11 2024-03-19 北极星特许集团有限责任公司 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113345908A (zh) * 2020-03-03 2021-09-03 美光科技公司 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US11925016B2 (en) 2020-03-03 2024-03-05 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11967632B2 (en) 2020-03-03 2024-04-23 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
CN113345908B (zh) * 2020-03-03 2024-06-07 北极星特许集团有限责任公司 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113675203A (zh) * 2020-05-13 2021-11-19 美光科技公司 用于形成包括存储器单元串的存储器阵列的方法
CN113675203B (zh) * 2020-05-13 2023-12-29 美光科技公司 用于形成包括存储器单元串的存储器阵列的方法

Also Published As

Publication number Publication date
US10388665B1 (en) 2019-08-20
US20190371815A1 (en) 2019-12-05
CN110556382B (zh) 2024-03-08
US10586807B2 (en) 2020-03-10

Similar Documents

Publication Publication Date Title
CN110556382B (zh) 竖向延伸的存储器单元串的阵列和形成竖向延伸的存储器单元串的阵列的方法
US10847538B2 (en) Methods of forming an array of elevationally-extending strings of memory cells
CN112970113A (zh) 存储器阵列和用于形成存储器阵列的方法
US11037797B2 (en) Arrays of elevationally-extending strings of memory cells and methods used in forming an array of elevationally-extending strings of memory cells
CN110858594A (zh) 用于形成竖向延伸的存储器单元串的阵列的方法
CN111627913A (zh) 存储器阵列和用于形成存储器阵列的方法
CN113675203B (zh) 用于形成包括存储器单元串的存储器阵列的方法
US11641742B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11495610B2 (en) Integrated circuitry, a method used in forming integrated circuitry, and a method used in forming a memory array comprising strings of memory cells
JP2023527517A (ja) メモリセルのストリングを含むメモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
US20230088904A1 (en) Integrated Circuitry, A Method Used In Forming Integrated Circuitry, And A Method Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230290721A1 (en) Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells And Memory Arrays Comprising Strings Of Memory Cells
US11967632B2 (en) Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
CN115700030A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US11895835B2 (en) Integrated circuitry comprising a memory array comprising strings of memory cells and methods including a method used in forming a memory array comprising strings of memory cells
US11257839B2 (en) Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11856764B2 (en) Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11925016B2 (en) Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US20230320085A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230262978A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20220262678A1 (en) Conductive Via Of Integrated Circuitry, Memory Array Comprising Strings Of Memory Cells, Method Of Forming A Conductive Via Of Integrated Circuitry, And Method Of Forming A Memory Array Comprising Strings Of Memory Cells
US20230389313A1 (en) Memory Circuitry And Method Used In Forming Memory Circuitry
CN114446977A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant