CN110556291A - 外延层及n型鳍式场效应晶体管的制备方法 - Google Patents

外延层及n型鳍式场效应晶体管的制备方法 Download PDF

Info

Publication number
CN110556291A
CN110556291A CN201810539293.9A CN201810539293A CN110556291A CN 110556291 A CN110556291 A CN 110556291A CN 201810539293 A CN201810539293 A CN 201810539293A CN 110556291 A CN110556291 A CN 110556291A
Authority
CN
China
Prior art keywords
epitaxial layer
layer
phosphorus
complex
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810539293.9A
Other languages
English (en)
Other versions
CN110556291B (zh
Inventor
刘熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810539293.9A priority Critical patent/CN110556291B/zh
Publication of CN110556291A publication Critical patent/CN110556291A/zh
Application granted granted Critical
Publication of CN110556291B publication Critical patent/CN110556291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种制备高浓度磷掺杂的硅外延层的方法,涉及半导体制造加工工艺领域。该方法首先通过低压化学气相沉积方法生长普通浓度磷掺杂的硅外延层,再通过气相原子层沉积方法在所述硅外延层表面接枝并吸附多分子层的磷‑卟啉配合物,并通过快速热退火工艺,将磷‑卟啉配合物中的磷原子扩散入硅磷外延层中,该工艺方法可大幅提高硅磷外延层中磷原子的掺杂浓度,提高其中载流子的迁移效率,同时降低接触电阻。

Description

外延层及N型鳍式场效应晶体管的制备方法
技术领域
本发明涉及半导体工艺技术领域,更详细地说,本发明涉及一种外延层及鳍式场效应晶体管的制备方法。
背景技术
随着半导体结构和工艺的发展,集成电路尺寸的不断减小,已由常见的平面型场效应晶体管(planar-type field-effect-transistor)转变为鳍式场效应晶体管(fin-type field-effect-transistor,FinFET)。FinFET器件又可以根据载流子类型分为P型FinFET和N型FinFET。
为了提高载流子的迁移效率,通常需要在FinFET的鳍部生长外延层,其中,P型FinFET中使用锗掺杂的硅外延,对沟道形成压应力以提高空穴载流子的迁移效率;N型FinFET中使用磷掺杂的硅外延或碳、磷掺杂的硅外延,对沟道形成拉应力以提高电子载流子的迁移效率。
对于N型FinFET来说,目前通常采用的低压气相沉积(low pressure chemicalvapor deposition,LPCVD)方法生长得到的硅外延中磷的掺杂浓度并不高,该掺杂浓度只能基本满足沟道拉应力的要求,若要在此基础上进一步降低源漏区的接触电阻,则对其进行更高浓度的磷掺杂。
因此,本领域的技术人员致力于开发一种可有效提高硅外延层中磷的掺杂浓度的方法,以进一步提高沟道区的电子迁移率,同时降低源漏区的接触电阻。
发明内容
有鉴于现有技术的上述缺陷,本发明所要解决的技术问题是提供一种能够有效提高硅外延层中磷掺杂浓度的方法。
本发明提供的制备方法包括以下步骤:形成具有磷掺杂的硅外延层;在所述硅外延层表面形成配合物多分子层,所述配合物的中心原子为磷;快速热退火(Rapid ThermalAnnealing,RTA),使至少一部分所述配合物多分子层中的磷扩散至所述磷掺杂的硅外延层中。配合物多分子层中磷原子浓度和数量较高,将配合物多分子层中的磷原子扩散至硅外延层中,可以较大程度地提高硅外延层中的磷原子掺杂浓度。
在本发明的较优技术方案中,所述配合物为磷与卟啉衍生物形成的配位化合物。
进一步地,在本发明的较优技术方案中,所述配合物具有化学式(I)所示出的结构:
其中,R1独立地选自苯基、联苯基、萘基或蒽基;采用上述基团作为R1能够扩大卟啉基团的共轭结构,提高形成多分子层时配合物分子间的π-π键的作用力;R2独立地选自氢、羟基或C1-C6烷基;且至少一个R2为羟基。采用上述R2取代基的主要原因为:一方面为利用羟基与硅外延层上的硅氧键反应,使分子能够通过化学键合与硅外延层固定;一方面羟基间的交联能够便于分子形成更加稳定的多分子层结构。
更进一步地,在本发明的较优技术方案中,R1为对苯基,R2独立地选自甲基或羟基,且至少一个R2为羟基。
优选地,所述配合物具有化学式(II)所示出的结构:
在本发明的较优技术方案中,采用气相原子层沉积方法形成所述配合物多分子层。通过气相原子层沉积方法能够生长出较为致密、稳定的配合物多分子层膜。
进一步地,在本发明的较优技术方案中,所述气相原子层沉积过程的气体压力为20-100mTorr。该气压范围能够控制分子层以合适的速率生长,生长速度过快一方面会使厚度不易控制,一方面会使得到的多分子层致密性较差,影响后续扩散步骤得到的硅外延层中磷原子浓度分布的均匀程度,而过慢的生长速率会影响效率,降低产率。
在本发明的较优技术方案中,所述快速热退火步骤采用400-600℃的均温退火(Soak Anneal)。一方面,羟基-苯基-磷卟啉分子的分解温度为400-600℃;一方面,该合适的温度区间可以方便地进行后续的快速热退火步骤。
在本发明的较优技术方案中,在进行所述快速热退火步骤之前还包括:在所述配合物多分子层表面形成覆盖保护层。
进一步地,在本发明的较优技术方案中,所述覆盖保护层采用氮化硅材料制得。氮化硅覆盖保护层能够防止在后续的快速热退火过程中,配合物多分子层中的磷原子向器件中的其他部位扩散,保证磷掺杂浓度的提升效果。
本发明还提供了一种N型鳍式场效应晶体管的制备方法。
在本发明的较优技术方案中,所述外延层形成于鳍部未覆盖栅极结构的部位表面。使用本发明提供的外延层制备方法进行源漏区外延生长能够大幅提高N型鳍式场效应晶体管源漏区的硅外延层的磷掺杂浓度,同时减少源漏区的接触电阻,提高器件运行速率。
在本发明的较优技术方案中,还包括源漏退火步骤,在进行所述源漏退火步骤时,激活所述外延层中的磷。磷原子的激活在后道的源漏退火步骤中完成,简化了工艺流程,降低了制造成本。
附图说明
图1是一种自组装单分子层共形掺杂的结构示意图;
图2是本发明一个实施例中多分子层共形掺杂的结构示意图;
图3是图2中,用以形成多分子层的原子层沉积装置结构示意图;
图4-图9是图2实施例中鳍式场效应晶体管形成过程的剖面结构示意图。
具体实施方式
如背景技术所述,目前通常采用低压气相沉积方法生长磷掺杂的硅外延层,然而,该方法得到的外延层中磷的掺杂浓度并不高,该掺杂浓度只能基本满足沟道拉应力的要求,但却无法在此基础上进一步降低源漏区域的接触电阻。
图1示出了一种通过自组装单分子层(Self-Assembled Monolayer,SAM)共形掺杂(conformal doping)提高硅外延层中磷掺杂浓度的方法。
该方法主要包括以下步骤:
首先,采用LPCVD方法原位掺杂形成磷掺杂的硅外延层100;沉积步骤中采用二氯硅烷、硅烷、氯化氢作为反应气体,磷化氢作为掺杂气体,氢气、氮气作为保护气。反应压力控制在300~600Torr,反应温度控制在600~720℃。
然后,将刚形成的带有磷掺杂的硅外延层100的半导体结构转移至前驱体溶液中,前驱体溶液中溶有含磷的配合物分子。在溶液体系中,配合物分子将由于空间位阻和分子间相互作用力的平衡在硅外延层100表面形成紧密排列的配合物单分子层101,形成的结构如图1所示。
最后,对图1所示的结构进行快速热退火,使配合物单分子层101中的磷原子向硅外延层101中扩散,直至达到平衡。
采用上述方法得到外延层中磷的掺杂浓度略有提升,但由于配合物单分子层磷原子总量有限,该提升效果也难以满足降低源漏接触电阻的要求。为了进一步提升外延层中磷原子的掺杂浓度,本发明提供了一种制备外延层的方法,通过配合物多分子层对硅外延层进行共形掺杂,能够大幅提高外延层中磷原子的掺杂浓度。
本实施方式首先提供了一种高浓度磷掺杂硅外延层的制备方法,该方法包括以下步骤:
参考图2,首先在已经形成的半导体结构上外延生长形成具有磷掺杂的硅外延层200;该硅外延层的形成工艺可采用常用的原位掺杂或后掺杂的LPCVD工艺实现,此处不再赘述。
之后,在硅外延层200表面形成配合物多分子层201,本实施方式中,所采用的配合物中心原子为磷,配位体为卟啉衍生物。由于不同配合物分子的卟啉环之间具有强烈的π-π相互作用,使得配合物分子能够形成较为稳定的多分子层结构。此外,该强烈的π-π相互作用还能够使继续沉积的配合物以侧立(edge-on)方式排列,提高膜层的致密程度。
需要说明的是,本发明中侧立方式排列是指分子平面与衬底平面具有一定倾角的排列方式;而面立(face-on)的排列方式是指分子平面平行于衬底平面的排列方式。
本实施方式中,采用气相原子层沉积工艺在硅外延层200表面组装形成多分子层201。气相原子层沉积可以采用如图3所示的装置,沉积方法包括以下步骤:首先,将前驱体溶解于甲苯溶液,并装载于起泡装置301中,而后在该溶液体系中鼓入氮气302得到该溶液的气溶胶或喷雾,并进一步经布气装置303将其通入反应腔306内。
在反应腔306中,待沉积多分子层的硅片304被置于承载平台305上,反应腔306接有抽真空装置以控制腔体内部压强,本实施方式中反应腔内部温度在室温附近即可,优选为20-25℃,内部气压维持在20-100mTorr。该气压范围能够控制分子层以合适的速率生长,生长速度过快一方面会使厚度不易控制,一方面会使得到的多分子层致密性较差,影响后续扩散步骤得到的硅外延层中磷原子浓度分布的均匀程度,而过慢的生长速率会影响效率,降低产率。
最后,进行快速热退火,使配合物多分子层201中的磷分解扩散至硅外延层200中。经扩散退火后的硅外延层中磷掺杂浓度相较前述单分子层共形掺杂的工艺可大幅提高。通过以上所述方式,本实施方式提供的外延层的制备方法首先在硅外延层200表面沉积含磷的配合物多分子层201,再利用快速热退火使多分子层201中磷原子扩散至硅外延层200内,提高硅外延层200的磷掺杂浓度。
在本发明的其他实施方式中,采用的配合物具有化学式(I)所示出的结构:
其中,R1独立地选自苯基、联苯基、萘基或蒽基;采用上述基团作为R1能够扩大卟啉基团的共轭结构,提高分子间的π-π键的作用力,使其能够形成更加稳定的多分子层结构;R2独立地选自氢、羟基或C1-C6烷基,且至少一个R2为羟基,采用上述R2的基团选择一方面考虑为利用羟基与硅外延层上的硅氧键反应,使分子能够通过化学键合与硅外延层固定,另一方面羟基间的交联能够便于分子形成更加稳定的多分子层结构。
本实施方式还提供了一种鳍式场效应晶体管的制备方法,包括以下步骤:
参考图4,提供衬底400,在所述衬底400上形成若干分立的鳍部401,在所述衬底400表面形成隔离层402,所述隔离层402的表面低于鳍部401的顶部表面且覆盖部分鳍部401的侧壁。
所述衬底400可以是体硅或者绝缘体上硅(SOI),所述衬底400也可以是锗、锗硅、砷化镓或者绝缘体上锗,本实施方式中所述衬底400的材料为体硅。采用体硅衬底作为衬底可以降低形成鳍式场效应晶体管的成本,并且与现有的平面晶体管的制作工艺兼容。
所述衬底400包括N型区域(I区域)和P型区域(II区域),所述N型区域用于形成N型鳍式场效应晶体管,所述P型区域用于形成P型鳍式场效应晶体管。
本实施方式中,所述鳍部401通过对所述半导体进行图形化形成。具体的,在所述衬底400上形成用以定义鳍部401位置的图形化的掩膜层,然后以所述图形化的掩膜层为掩膜刻蚀半导体衬底,从而形成鳍部401。
所述隔离层402的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料,所述隔离层402作为相邻鳍部401之间的隔离结构,以及鳍式场效应晶体管的栅极结构与半导体衬底之间的隔离结构。
参考图5,形成栅极结构,所述栅极结构包括栅氧层403和栅极404,所述栅氧层403和栅极404覆盖在部分鳍部侧壁和顶部上;
本实施方式中,所述N型区域II和P型区域I的隔离层402上均形成有栅极结构。具体的,所述栅氧层403为氧化硅或高k栅介质材料,如氧化铪,所述栅极层404为多晶硅或金属材料,所述金属材料包括Ti、Ta、TiN、TiAl、Cu、Al、W、Ag或Au中的一种或多种。
在本发明的其他实施方式中,所述栅极结构为伪栅结构,后续会去除所述伪栅结构,然后在所述栅极结构所在的位置重新形成半导体器件的金属栅极结构,所述栅极结构为单层或叠层结构,所述栅极结构包括伪栅层,或者所述栅极结构包括伪栅氧层以及位于所述伪栅氧层表面的伪栅层,其中,伪栅层的材料为多晶硅或无定型碳,所述伪栅氧层的材料为氧化硅或氮氧化硅。
后续的工艺步骤还包括:在所述栅极结构侧壁表面形成偏移侧墙;以所述N型区域I的偏移侧墙为掩膜,对所述N型区域I栅极结构两侧的鳍部401进行轻掺杂,形成N型源漏轻掺杂区;以所述P型区域II的偏移侧墙为掩膜,对所述P型区域II栅极结构两侧的鳍部401进行轻掺杂,形成P型源漏轻掺杂区。
参考图6,在未覆盖栅极结构的鳍部401侧壁形成硬掩膜层405,通过图形化层406将P型区域II的有源结构保护起来,防止在后续工艺步骤中对其造成影响,刻蚀一定厚度的N型区域I的鳍部401和硬掩膜层405,形成凹槽,并在凹槽中生长磷掺杂的硅外延层407。
图5和图6为同一立体结构中沿不同切割线切割得到的剖面结构示意图,其中图6为鳍部401未覆盖有栅极结构的部分,沿垂直于鳍部401延伸方向的剖面图。
本实施方式中,所述硬掩膜层405的材料为氮化硅、氧化硅、氮化硼或氮氧化硅材料,所述图形化层406的材料为光刻胶材料。
采用低压化学气相沉积方法进行所述磷掺杂的硅外延层的生长,所述低压化学气相沉积采用的反应气体为二氯硅烷、硅烷、氢气和氯化氢,磷化氢作为原位掺杂的掺杂气体,氮气作为保护气和载气。反应过程中腔室压强为300-600Torr,腔室温度为600-720℃。
在本发明的其他实施方式中,也可以先用光刻胶保护N型区域I,再当形成P型区域II的硅外延层(如锗掺杂的硅外延层)之后,完成N型区域I中硅外延层的生长。
参考图7,在硅外延层407表面形成配合物多分子层408,本实施方式中所采用的配合物分子为具有如式(II)示出的羟基-苯基-卟啉与磷配合形成的配合物分子,以下简称为羟基-苯基-磷卟啉。
本实施方式所采用的配合物分子为如式(II)所示的羟基-苯基-磷卟啉配合物。使用该配合物分子能够带来以下益处:首先,该分子结构较小,能够溶解于甲苯等有机溶液中,因此便于分散为薄雾状气溶胶;卟啉环之间能够形成强烈的π-π键相互作用,而对苯基又进一步扩大了该共轭结构,增强了该π-π键相互作用,从而使得配合物分子能够形成稳定的多分子层结构;此外,羟基-苯基-磷卟啉分子沉积在硅外延层表面时采用侧立方式排列,提高膜层的致密程度;再者,羟基-苯基-磷卟啉分子的分解温度为400-600℃,该合适的温度区间可以方便地进行后续的快速热退火步骤。
需要说明的是,虽然图7示出了磷-卟啉配合物多分子层408在硅外延层407表面的排列方式,但图中多分子层408与硅外延层407尺寸的相对比例并不代表实际情况中两者的厚度比例,其与外延层表面所呈角度也仅是示意性的。
本实施方式中,同样采用气相原子层沉积方法制备该羟基-苯基-磷卟啉的配合物多分子层408,沉积过程可以采用与实施方式一相同或近似的装置和步骤,此处不再赘述。
继续参考图8,为了防止在后续的快速热退火过程中,羟基-苯基-磷卟啉配合物多分子层408中的磷原子向其他部位扩散,保证磷掺杂浓度的提升效果,需要设置覆盖保护层409包裹在已有的配合物多分子层408外侧,该覆盖保护层409的材料为氮化硅、氮氧化硅、碳化硅或氮化硼,本实施方式中采用氮化硅;采用原子层沉积工艺形成所述覆盖保护层409。
之后对该半导体结构进行快速热退火,对应于该配合物分子的分解温度,本实施方式中所述快速热退火步骤采用400-600℃温度区间内的均温退火,退火时间1~100秒。快速热退火步骤能够使配合物多分子层408中的磷原子在400-600℃分解后向硅外延层407内扩散,提高硅外延层407中磷原子的掺杂浓度。对于采用原位掺杂的外延生长方法得到的磷掺杂的硅外延层,其磷掺杂浓度通常在5×1020~1.2×1021atm/cm3范围内,利用实施方式中的处理方法,可以将其磷原子掺杂浓度提升至2.5×1021atm/cm3以上。因此,采用本实施方式中形成方法得到的源漏硅外延层不仅具有对沟道区更强的应力作用,提高了载流子的迁移速率,还进一步具有更小的接触电阻,提高了器件的运行速率。
在完成快速热退火步骤之后,采用磷酸去除多余的覆盖保护层409,得到如图9所示的结构。所述刻蚀处理采用的刻蚀液体为磷酸溶液,所述磷酸溶液中的磷酸浓度为75-85%,溶液温度为80-200℃。为了使得所述蚀刻步骤的刻蚀速率较小,可以向磷酸溶液中添加悬浮颗粒物,例如添加纳米氧化硅颗粒。
本实施方式中,源漏区域通过原位掺杂的外延工艺形成。在本发明的其他实施方式中,源漏区域也可以通过源漏注入方式形成。磷原子的激活在后道的源漏退火步骤中完成,简化了工艺流程,降低了制造成本。
以上详细描述了本发明的较佳具体实施例。应当理解,本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此,凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。

Claims (13)

1.一种外延层的制备方法,包括以下步骤:
形成具有磷掺杂的硅外延层;
在所述硅外延层表面形成配合物多分子层,所述配合物的中心原子为磷;
快速热退火,使至少一部分所述配合物多分子层中的磷扩散至所述磷掺杂的硅外延层中。
2.如权利要求1所述外延层的制备方法,其特征在于,所述配合物为磷与卟啉衍生物形成的配位化合物。
3.如权利要求2所述外延层的制备方法,其特征在于,所述配合物具有化学式(I)所示出的结构:
其中,R1独立地选自苯基、联苯基、萘基或蒽基;
R2分别独立地选自氢、羟基或C1-C6烷基;
且至少一个R2为羟基。
4.如权利要求3所述外延层的制备方法,其特征在于,R1为对苯基,R2独立地选自甲基或羟基,且至少一个R2为羟基。
5.如权利要求2所述的外延层的制备方法,其特征在于,所述配合物具有化学式(II)所示出的结构:
6.如权利要求1-5中任一项所述外延层的制备方法,其特征在于,采用气相原子层沉积方法形成所述配合物多分子层。
7.如权利要求6所述外延层的制备方法,其特征在于,所述气相原子层沉积过程的气体压力为20-100mTorr。
8.如权利要求1-5中任一项所述外延层的制备方法,其特征在于,所述快速热退火步骤采用400℃-600℃的均温退火。
9.如权利要求1所述外延层的制备方法,其特征在于,在进行所述快速热退火步骤之前还包括:在所述配合物多分子层表面形成覆盖保护层。
10.如权利要求9所述外延层的制备方法,其特征在于,所述覆盖保护层采用氮化硅材料制得。
11.一种N型鳍式场效应晶体管的制备方法,其特征在于,包括如权利要求1-10中任一项所述外延层的制备方法。
12.如权利要求11所述N型鳍式场效应晶体管的制备方法,其特征在于,所述外延层形成于鳍部未覆盖栅极结构的部位表面。
13.如权利要求11所述N型鳍式场效应晶体管的制备方法,其特征在于,还包括源漏退火步骤,在进行所述源漏退火步骤时,激活所述外延层中的磷。
CN201810539293.9A 2018-05-30 2018-05-30 外延层及n型鳍式场效应晶体管的制备方法 Active CN110556291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810539293.9A CN110556291B (zh) 2018-05-30 2018-05-30 外延层及n型鳍式场效应晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810539293.9A CN110556291B (zh) 2018-05-30 2018-05-30 外延层及n型鳍式场效应晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN110556291A true CN110556291A (zh) 2019-12-10
CN110556291B CN110556291B (zh) 2021-12-14

Family

ID=68734070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810539293.9A Active CN110556291B (zh) 2018-05-30 2018-05-30 外延层及n型鳍式场效应晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN110556291B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115117198A (zh) * 2022-05-16 2022-09-27 上海交通大学 一种δ掺杂层制备方法及电子器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04285635A (ja) * 1991-03-13 1992-10-09 Ube Nitto Kasei Co Ltd リンポルフィリン重合体の製造方法
FR2779005A1 (fr) * 1998-05-19 1999-11-26 Sgs Thomson Microelectronics Procede de depot par epitaxie d'une couche de silicium sur un substrat de silicium fortement dope
US20050095796A1 (en) * 2003-10-31 2005-05-05 Van Bentum Ralf Technique for forming a transistor having raised drain and source regions with a reduced number of process steps
CN101404323A (zh) * 2007-10-03 2009-04-08 精工爱普生株式会社 发光元件、显示装置以及电子机器
CN101483137A (zh) * 2008-01-11 2009-07-15 兰州大学 静电感应器件制造中的染磷技术及相匹配的外延工艺
CN103730537A (zh) * 2013-12-26 2014-04-16 英利能源(中国)有限公司 一种多晶硅太阳能电池扩散工艺
CN103872192A (zh) * 2014-03-07 2014-06-18 聚灿光电科技(苏州)有限公司 一种led芯片制作方法
WO2016017757A1 (ja) * 2014-07-31 2016-02-04 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子、表示装置、照明装置、π共役系化合物、発光性薄膜
CN105374884A (zh) * 2014-08-14 2016-03-02 英飞凌科技股份有限公司 调整在双极半导体器件中的电荷载流子寿命
CN107026086A (zh) * 2015-09-18 2017-08-08 台湾积体电路制造股份有限公司 增强的沟道应变以减小nmos fet器件的接触电阻

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04285635A (ja) * 1991-03-13 1992-10-09 Ube Nitto Kasei Co Ltd リンポルフィリン重合体の製造方法
FR2779005A1 (fr) * 1998-05-19 1999-11-26 Sgs Thomson Microelectronics Procede de depot par epitaxie d'une couche de silicium sur un substrat de silicium fortement dope
US20050095796A1 (en) * 2003-10-31 2005-05-05 Van Bentum Ralf Technique for forming a transistor having raised drain and source regions with a reduced number of process steps
CN101404323A (zh) * 2007-10-03 2009-04-08 精工爱普生株式会社 发光元件、显示装置以及电子机器
CN101483137A (zh) * 2008-01-11 2009-07-15 兰州大学 静电感应器件制造中的染磷技术及相匹配的外延工艺
CN103730537A (zh) * 2013-12-26 2014-04-16 英利能源(中国)有限公司 一种多晶硅太阳能电池扩散工艺
CN103872192A (zh) * 2014-03-07 2014-06-18 聚灿光电科技(苏州)有限公司 一种led芯片制作方法
WO2016017757A1 (ja) * 2014-07-31 2016-02-04 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子、表示装置、照明装置、π共役系化合物、発光性薄膜
CN105374884A (zh) * 2014-08-14 2016-03-02 英飞凌科技股份有限公司 调整在双极半导体器件中的电荷载流子寿命
CN107026086A (zh) * 2015-09-18 2017-08-08 台湾积体电路制造股份有限公司 增强的沟道应变以减小nmos fet器件的接触电阻

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TEJAS R NAIK等: "Novel hydroxy-phenyl phosphorus porphyrin self-assembled monolayers for conformal n-type doping in Finfets", 《2016 74TH ANNUAL DEVICE RESEARCH CONFERENCE 》 *
TEJAS R.NAIK等: "Vapor phase self-assembly of metal-porphyrins for controllable work function tuning", 《2017 IEEE 12TH INTERNATIONAL CONFERENCE ON NANO/MICRO ENGINEERED AND MOLECULAR SYSTEMS (NEMS)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115117198A (zh) * 2022-05-16 2022-09-27 上海交通大学 一种δ掺杂层制备方法及电子器件

Also Published As

Publication number Publication date
CN110556291B (zh) 2021-12-14

Similar Documents

Publication Publication Date Title
US11018003B2 (en) Method of selective silicon germanium epitaxy at low temperatures
US10483355B2 (en) Forming non-line-of-sight source drain extension in an NMOS FINFET using n-doped selective epitaxial growth
US7737007B2 (en) Methods to fabricate MOSFET devices using a selective deposition process
US7132338B2 (en) Methods to fabricate MOSFET devices using selective deposition process
US7611973B2 (en) Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same
US8803248B2 (en) Semiconductor devices and methods of manufacturing the same
US10276688B2 (en) Selective process for source and drain formation
CN102640271B (zh) 全环栅纳米线场效应晶体管
EP3208833B1 (en) Semiconductor device having epitaxial region and its methods of fabrication
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
KR20190021154A (ko) 도핑된 게르마늄 주석 반도체 증착 방법 및 관련된 반도체 소자 구조
US9287399B2 (en) Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
US9502504B2 (en) SOI lateral bipolar transistors having surrounding extrinsic base portions
US20070207596A1 (en) Selective epitaxy process with alternating gas supply
US8361895B2 (en) Ultra-shallow junctions using atomic-layer doping
US10985274B2 (en) Reduction of top source/drain external resistance and parasitic capacitance in vertical transistors
US20200279846A1 (en) Fin-type field effect transistor structure and manufacturing method thereof
TW202008471A (zh) 半導體裝置的形成方法
US9537004B2 (en) Source/drain formation and structure
CN110556291B (zh) 外延层及n型鳍式场效应晶体管的制备方法
US9349864B1 (en) Methods for selectively forming a layer of increased dopant concentration
WO2019182763A1 (en) A co-doping process for n-mos source drain application
CN111627815B (zh) 非平面型场效应晶体管的形成方法
TW202405905A (zh) 半導體元件結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant