CN110556069A - 具有抑制突波噪声功能的位移暂存器及其驱动方法 - Google Patents

Abstract

一种具有抑制突波噪声功能的位移缓存器及其驱动方法。该位移暂存器包括一移位电路及二突波消除电路。该移位电路具有一输出节点及一拔靴节点。各该突波消除电路包括一第一晶体管、一第二晶体管及一第三晶体管。该第一晶体管具有一第一栅极。该第一栅极被施加一电源电压，以使该第一晶体管输出一启动电压。该第二晶体管具有一第二栅极。该第二栅极电性连接于该拔靴节点，以使该第二晶体管于该拔靴节点的一拔靴电位高于一预定位准时，输出一关闭电压。该第三晶体管具有一第三栅极。该第三栅极电性连接于该第一晶体管，以使该第三栅极被施加该启动电压时，该第三晶体管输出一预定电压至该位移电路的该输出节点。

Description

具有抑制突波噪声功能的位移暂存器及其驱动方法

技术领域

本发明是有关于一种暂存器及其驱动方法，且特别是有关于一种具有抑制突波噪声功能的位移暂存器及其驱动方法。

背景技术

近年来，薄膜晶体管面板技术不断地进步，例如系统整合式玻璃面板技术(System-on-glass,SOG)是目前发展的技术之一。系统整合式玻璃面板技术可采用非晶硅(amorphous silicon,a-Si)工艺、金属氧化物半导体(IGZO)工艺与低温多晶硅(LowTemperature poly-silicon,LTPS)工艺来实现。低温多晶硅晶体管与非晶硅晶体管的最大区别在于其电性与工艺繁简的差异。低温多晶硅晶体管拥有较高的载子移动率，然而其工艺上却较繁复；金属氧化物半导体拥有较佳的低漏电流；而非晶硅晶体管的工艺较简单且成熟，因此在成本上具有不错的竞争优势。

根据研究人员的实验，使用非晶硅晶体管所组成的位移暂存器，容易于输出节点受到时脉信号的影响，而产生多个突波噪声(ripple noise)，使得位移暂存器的操作较不稳定。

发明内容

本发明是有关于一种具有抑制突波噪声功能的位移暂存器及其驱动方法，其利用二突波消除电路在拔靴节点及输出节点提供稳定的预定电压，使得拔靴节点及输出节点的突波噪声能够抑制，提高位移暂存器的可靠度。

根据本发明的第一方面，提出一种位移暂存器。该位移暂存器包括一移位电路及二突波消除电路。该移位电路具有一输出节点及一拔靴节点。各该突波消除电路包括一第一晶体管、一第二晶体管及一第三晶体管。该第一晶体管具有一第一栅极。该第一栅极被施加一电源电压，以使该第一晶体管输出一启动电压。该第二晶体管具有一第二栅极。该第二栅极电性连接于该拔靴节点，以使该第二晶体管于该拔靴节点的一拔靴电位高于一预定位准时，输出一关闭电压。该第三晶体管具有一第三栅极。该第三栅极电性连接于该第一晶体管，以使该第三栅极被施加该启动电压时，该第三晶体管输出一预定电压至该位移电路的该输出节点。该第三栅极亦电性连接于该第二晶体管，以使该第三栅极被施加该关闭电压时，该第三晶体管不输出该预定电压。

根据本发明的第二方面，提出一种位移暂存器的驱动方法。该位移暂存器包括一位移电路及二突波消除电路。该移位电路具有一输出节点及一拔靴节点。各该突波消除电路包括一第一晶体管、一第二晶体管及一第三晶体管。该驱动方法包括以下步骤。施加一电源电压于该第一晶体管的一第一栅极，以使该第一晶体管输出一启动电压。当该拔靴节点的一拔靴电位高于一预定位准，且施加至该第二晶体管的一第二栅极时，该第二晶体管输出一关闭电压。当该第三晶体管的一第三栅极被施加该启动电压时，该第三晶体管输出一预定电压至该位移电路的该输出节点。当该第三晶体管的该第三栅极被施加该关闭电压时，该第三晶体管不输出该预定电压。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：

附图说明

图1绘示根据一实施例的位移暂存器的示意图。

图2绘示根据一实施例的拔靴节点、二时脉信号及输出节点的电位变化曲线。

图3绘示根据一实施例的位移暂存器的驱动方法的流程图。

图4绘示在突波消除电路发挥功效的情况下，拔靴节点、二时脉信号及输出节点的电位变化曲线。

图5绘示根据另一实施例的位移暂存器的示意图。

图6绘示在突波消除电路发挥功效的情况下，拔靴节点、二时脉信号及输出节点的电位变化曲线。

图7绘示根据另一实施例的位移暂存器的示意图。

图8绘示根据另一实施例的位移暂存器的示意图。

图9绘示根据另一实施例的位移暂存器的示意图。

图10绘示根据另一实施例的位移暂存器的示意图。

图11绘示根据另一实施例的位移暂存器的示意图。

图12绘示在突波消除电路发挥功效的情况下，拔靴节点、二时脉信号及输出节点的电位变化曲线。

具体实施方式

请参照图1，其绘示根据一实施例的位移暂存器100的示意图。位移暂存器100包括一位移电路110、一突波消除电路120及一突波消除电路130。在本实施例中，位移电路110为双向位移暂存电路。在另一实施例中，位移暂存器亦可以是单向位移暂存电路。位移电路110具有一输出节点OUT1及一拔靴节点X1。输出节点OUT1用以输出位移电路110的输出信号，拔靴节点X1用以产生一拔靴(bootstrap)电位。

请参照图2，其绘示根据一实施例的拔靴节点X1、时脉信号C1、时脉信号C2及输出节点OUT1的电位变化曲线。位移电路110受到时脉信号C1及时脉信号C2的控制。时脉信号C1及时脉信号C2周期相同，但相位相反。时脉信号C1及时脉信号C2在上升/下降的过程容易使拔靴节点X1及输出节点OUT1的电位产生突波噪声(ripple noise)RN。在本实施例中，通过突波消除电路120及突波消除电路130在输出节点OUT1提供稳定的预定电压VGL，使得输出节点OUT1的突波噪声RN能够抑制，增加位移暂存器100的可靠度。预定电压VGL例如是栅极低电压(low gate voltage)。

请参照图1，突波消除电路120及突波消除电路130都耦接于输出节点OUT1及拔靴节点X1。详细来说，突波消除电路120包括一第一晶体管M8、一第二晶体管M9及一第三晶体管M11。突波消除电路130包括一第一晶体管M12、一第二晶体管M13及一第三晶体管M15。请参照图3及图4，图3绘示根据一实施例的位移暂存器100的驱动方法的流程图。以下说明突波消除电路120及突波消除电路130的各个组件的功能，并一并说明位移暂存器100的驱动方法。各个步骤可以是同时进行，或者是在各个条件满足下进行，本发明的驱动方法并不局限于进行顺序。

第一晶体管M8具有一第一栅极G8。第三晶体管M11具有一第三栅极G11，第三栅极G11电性连接于第一晶体管M8。第一栅极G8被施加一电源电压VPWL1。当电源电压VPWL1位于高位准时，第一晶体管M8被开启，而对应地输出一启动电压Von至第三晶体管M11的第三栅极G11(步骤S110)。启动电压Von例如是第一晶体管M8对应电源电压VPWL1所输出的高电压。

启动电压Von输入至第三晶体管M11的第三栅极G11时，第三晶体管M11被开启，而对应地输出预定电压VGL至位移电路110的输出节点OUT1(步骤S130)。

第一晶体管M12具有一第一栅极G12。第一栅极G12被施加一电源电压VPWL2。当电源电压VPWL2位于高位准时，第一晶体管M12被开启，而对应地输出一启动电压Von至第三晶体管M15的第三栅极G15(步骤S110)。

启动电压Von输入至第三晶体管M15的第三栅极G15时，第三晶体管M15被开启，而对应地输出预定电压VGL至位移电路110的输出节点OUT1(步骤S130)。

在本实施例中，电源电压VPWL1及电源电压VPWL2可以是相位相反的周期性变化的信号。当电源电压VPWL1位于高位准且电源电压VPWL2位于低位准时，第一晶体管M8被开启而对应地输出启动电压Von(步骤S110)。当电源电压VPWL1位于低位准且电源电压VPWL2位于高位准时，第一晶体管M12被开启而对应地输出启动电压Von(步骤S110)。因此，不论是电源电压VPWL1位于高位准还是电源电压VPWL2位于高位准，均能够输入启动电压Von至第三晶体管M11或第三晶体管M15，使第三晶体管M11或第三晶体管M15被开启而对应地输出预定电压VGL至位移电路110的输出节点OUT1(步骤S130)。

图4绘示在突波消除电路120、130发挥功效的情况下，拔靴节点X1、时脉信号C1、时脉信号C2及输出节点OUT1的电位变化曲线。通过上述方式，电源电压VPWL1及电源电压VPWL2轮流使突波消除电路120及突波消除电路130输出预定电压VGL至位移电路110的输出节点OUT1，使得输出节点OUT1的突波噪声RN能够被抑制，而维持平稳。

请再参照图1，第二晶体管M9具有一第二栅极G9。第二栅极G9电性连接于拔靴节点X1，以使第二晶体管M9于拔靴节点X1的电位高于一预定位准V0(绘示于图2、图3)时，输出一关闭电压Voff至第三晶体管M11的第三栅极G11(步骤S120)。关闭电压Voff例如是第二晶体管M9对应于预定电压VGL所输出的低电压。

关闭电压Voff输入至第三晶体管M11时，第三晶体管M11被关闭，而不输出预定电压VGL(步骤S140)。

同样地，第二晶体管M13具有一第二栅极G13。第二栅极G13电性连接于拔靴节点X1，以使第二晶体管M13于拔靴节点X1的电位高于预定位准V0时，输出关闭电压Voff至第三晶体管M15的第三栅极G15(步骤S120)。关闭电压Voff例如是第二晶体管M13对应于预定电压VGL所输出的低电压。

关闭电压Voff输入至第三晶体管M15时，第三晶体管M15被关闭，而不输出预定电压VGL(步骤S140)。

请参照图4，在时间点T1之前，拔靴节点X1的拔靴电位高于预定位准V0，突波消除电路120及突波消除电路130不会对输出节点OUT1输出预定电压VGL，以使位移暂存器100能够正常操作。

请参照图5，其绘示根据另一实施例的位移暂存器200的示意图。在本实施例中，通过突波消除电路220及突波消除电路230在拔靴节点X1及输出节点OUT1提供稳定的预定电压VGL，不仅使得输出节点OUT1的突波噪声RN能够抑制，更使得拔靴节点X1的突波噪声RN也能够抑制。

突波消除电路220更包括一第四晶体管M10。第四晶体管M10具有一第四栅极G10。第四栅极G10电性连接于第一晶体管M8。第四栅极G10被施加启动电压Von时，第四晶体管M10被开启而对应地输出预定电压VGL至位移电路210的拔靴节点X1。

突波消除电路230更包括一第四晶体管M14。第四晶体管M14具有一第四栅极G14。第四栅极G14电性连接于第一晶体管M12。第四栅极G14被施加启动电压Von时，第四晶体管M14被开启而对应地输出预定电压VGL至位移电路210的拔靴节点X1。

在本实施例中，电源电压VPWL1及电源电压VPWL2可以是相位相反的周期性变化的信号。当电源电压VPWL1位于高位准且电源电压VPWL2位于低位准时，第一晶体管M8被开启而对应地输出启动电压Von。当电源电压VPWL1位于低位准且电源电压VPWL2位于高位准时，第一晶体管M12被开启而对应地输出启动电压Von。因此，不论是电源电压VPWL1位于高位准还是电源电压VPWL2位于高位准，均能够输入启动电压Von至第四晶体管M10或第四晶体管M14，使第四晶体管M10或第四晶体管M14被开启而对应地输出预定电压VGL至位移电路210的拔靴节点X1。

请参照图6，其绘示在突波消除电路220、230发挥功效的情况下，拔靴节点X1、时脉信号C1、时脉信号C2及输出节点OUT1的电位变化曲线。通过上述方式，电源电压VPWL1及电源电压VPWL2轮流使突波消除电路220及突波消除电路230输出预定电压VGL至位移电路210的拔靴节点X1，使得拔靴节点X1的突波噪声RN能够被抑制，而维持平稳。

请再参照图5，第二晶体管M9的第二栅极G9电性连接于拔靴节点X1。第二晶体管M9于拔靴节点X1的电位高于一预定位准V0(绘示于图6)时，输出关闭电压Voff至第四晶体管M10的第四栅极G10。关闭电压Voff输入至第四栅极G10时，第四晶体管M10被关闭，而不输出预定电压VGL。

同样地，第二晶体管M13的第二栅极G13电性连接于拔靴节点X1。第二晶体管M13于拔靴节点X1的电位高于预定位准V0时，输出关闭电压Voff至第四晶体管M14的第四栅极G14。关闭电压Voff至第四栅极G14时，第四晶体管M14被关闭，而不输出预定电压VGL。

请参照图6，在时间点T1之前，拔靴节点X1的电位高于预定位准V0，突波消除电路220及突波消除电路230不会对拔靴节点X1输出预定电压VGL，以使位移暂存器200能够正常操作。

请参照图7，其绘示根据另一实施例的位移暂存器300的示意图。图7的位移暂存器300与图1的位移暂存器100不同之处在于位移暂存器300的位移电路310更包括一重置电路M17。重置电路M17电性连接于拔靴节点X1。重置电路M17用以于一个画面扫描完毕时，输出预定电压VGL至拔靴节点X1。此方法可有效让位移暂存器300不会容易受到外来干扰信号或噪声造成显示不良发生，并且位移暂存器300不会有负面作用(side effect)发生。

请参照图8，其绘示根据另一实施例的位移暂存器400的示意图。图8的位移暂存器400与图5的位移暂存器200不同之处在于位移暂存器400的位移电路410更包括重置电路M17。重置电路M17电性连接于拔靴节点X1。重置电路M17用以于一个画面扫描完毕时，输出预定电压VGL至拔靴节点X1。此方法可有效让位移暂存器400不会容易受到外来干扰信号或噪声造成显示不良发生，并且位移暂存器400不会有负面作用(side effect)发生。

请参照图9，其绘示根据另一实施例的位移暂存器500的示意图。图9的位移暂存器500与图1的位移暂存器100不同之处在于位移暂存器500的位移电路510为一单向位移暂存电路。也就是说，上述各种实施例不仅适用于双向位移暂存电路，亦适用于单向位移暂存电路。通过突波消除电路120及突波消除电路130在拔靴节点X1’及输出节点OUT1提供稳定的预定电压VGL，使得输出节点OUT1的突波噪声RN能够抑制，增加位移暂存器500的可靠度。

请参照图10，其绘示根据另一实施例的位移暂存器600的示意图。图10的位移暂存器600与图5的位移暂存器200不同之处在于位移暂存器600的位移电路610为一单向位移暂存电路。也就是说，上述各种实施例不仅适用于双向位移暂存电路，亦适用于单向位移暂存电路。通过突波消除电路220及突波消除电路230在拔靴节点X1’及输出节点OUT1提供稳定的预定电压VGL，使得拔靴节点X1’及输出节点OUT1的突波噪声RN能够，增加位移暂存器600的可靠度。

请参照图11，其绘示根据另一实施例的位移暂存器700的示意图。图11的位移暂存器700与图5的位移暂存器200不同之处在于位移暂存器700的突波消除电路320包括第四晶体管M10，但不包括第三晶体管M11；并且，位移暂存器700的突波消除电路330包括第四晶体管M14，但不包括第三晶体管M15。第四晶体管M10具有一第四栅极G10。第四栅极G10电性连接于第一晶体管M8。第四栅极G10被施加启动电压Von时，第四晶体管M10被开启而对应地输出预定电压VGL至位移电路710的拔靴节点X1。

第四晶体管M14具有第四栅极G14。第四栅极G14电性连接于第一晶体管M12。第四栅极G14被施加启动电压Von时，第四晶体管M14被开启而对应地输出预定电压VGL至位移电路710的拔靴节点X1。

在本实施例中，电源电压VPWL1及电源电压VPWL2可以是相位相反的周期性变化的信号。当电源电压VPWL1位于高位准且电源电压VPWL2位于低位准时，第一晶体管M8被开启而对应地输出启动电压Von。当电源电压VPWL1位于低位准且电源电压VPWL2位于高位准时，第一晶体管M12被开启而对应地输出启动电压Von。因此，不论是电源电压VPWL1位于高位准还是电源电压VPWL2位于高位准，均能够输入启动电压Von至第四晶体管M10或第四晶体管M14，使第四晶体管M10或第四晶体管M14被开启而对应地输出预定电压VGL至位移电路710的拔靴节点X1。

请参照图12，其绘示在突波消除电路320、330发挥功效的情况下，拔靴节点X1、时脉信号C1、时脉信号C2及输出节点OUT1的电位变化曲线。通过上述方式，电源电压VPWL1及电源电压VPWL2轮流使突波消除电路320及突波消除电路330输出预定电压VGL至位移电路710的拔靴节点X1，使得拔靴节点X1的突波噪声RN能够被抑制，而维持平稳。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种位移暂存器，其特征在于，该位移暂存器包括：

一移位电路，具有一输出节点及一拔靴节点；以及

二突波消除电路，各该突波消除电路包括：

一第一晶体管，具有一第一栅极，该第一栅极被施加一电源电压，以使该第一晶体管输出一启动电压；

一第二晶体管，具有一第二栅极，该第二栅极电性连接于该拔靴节点，以使该第二晶体管于该拔靴节点的一拔靴电位高于一预定位准时，输出一关闭电压；及

一第三晶体管，具有一第三栅极，该第三栅极电性连接于该第一晶体管，以使该第三栅极被施加该启动电压时，该第三晶体管输出一预定电压至该位移电路的该输出节点；该第三栅极亦电性连接于该第二晶体管，以使该第三栅极被施加该关闭电压时，该第三晶体管不输出该预定电压。

2.如权利要求1所述的位移暂存器，其特征在于，该些突波消除电路的该些第一晶体管被施加的该些电源电压的相位相反。

3.如权利要求1所述的位移暂存器，其特征在于，该位移暂存器更包括：

一第四晶体管，具有一第四栅极，该第四栅极电性连接于该第一晶体管，以使该第四栅极被施加该启动电压时，该第四晶体管输出该预定电压至该位移电路的该拔靴节点；该第四栅极亦电性连接于该第二晶体管。

4.如权利要求1所述的位移暂存器，其特征在于，该位移暂存器更包括：

一重置电路，电性连接于该拔靴节点，该重置电路用以输出该预定电压至该拔靴节点。

5.如权利要求1所述的位移暂存器，其特征在于，该位移电路为一单向位移暂存电路。

6.如权利要求1所述的位移暂存器，其特征在于，该位移电路为一双向位移暂存电路。

7.一种位移暂存器的驱动方法，其特征在于，该位移暂存器包括一位移电路及二突波消除电路，该移位电路具有一输出节点及一拔靴节点，各该突波消除电路包括一第一晶体管、一第二晶体管及一第三晶体管，该驱动方法包括：

施加一电源电压于该第一晶体管的一第一栅极，以使该第一晶体管输出一启动电压；

当该拔靴节点的一拔靴电位高于一预定位准，且施加至该第二晶体管的一第二栅极时，该第二晶体管输出一关闭电压；

当该第三晶体管的一第三栅极被施加该启动电压时，该第三晶体管输出一预定电压至该位移电路的该输出节点；以及

当该第三晶体管的该第三栅极被施加该关闭电压时，该第三晶体管不输出该预定电压。

8.如权利要求7所述的位移暂存器的驱动方法，其特征在于，该位移暂存器更包括一第四晶体管，该驱动方法更包括：

当该第四晶体管的一第四栅极被施加该启动电压时，该第四晶体管输出该预定电压至该位移电路的该拔靴节点；以及

当该第四晶体管的该第四栅极被施加该关闭电压时，该第四晶体管不输出该预定电压。

9.如权利要求7所述的位移暂存器的驱动方法，其特征在于，该位移暂存器更包括一重置电路，该驱动方法更包括：

以该重置电路输出该预定电压至该拔靴节点。

10.如权利要求7所述的位移暂存器的驱动方法，其特征在于，该电源电压为周期性变化。