CN110554981A - 基于交替偏置的高可靠接口电路及方法 - Google Patents

基于交替偏置的高可靠接口电路及方法 Download PDF

Info

Publication number
CN110554981A
CN110554981A CN201910712286.9A CN201910712286A CN110554981A CN 110554981 A CN110554981 A CN 110554981A CN 201910712286 A CN201910712286 A CN 201910712286A CN 110554981 A CN110554981 A CN 110554981A
Authority
CN
China
Prior art keywords
redundant
module
powered
modules
redundancy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910712286.9A
Other languages
English (en)
Inventor
吴旭凡
乔冰涛
龚正辉
董业民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201910712286.9A priority Critical patent/CN110554981A/zh
Publication of CN110554981A publication Critical patent/CN110554981A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明涉及一种基于交替偏置的高可靠接口电路结构及方法，其中所述基于交替偏置的高可靠接口电路结构，包括：两个冗余模块，在每个冗余模块内，对整个I2C接口系统进行三模冗余；控制模块，连接至上述的两个冗余模块，用于控制两个冗余模块之间的电源切换和数据传输。本发明的基于交替偏置的高可靠接口电路提供了两个冗余模块，在每个冗余模块内对整个I2C接口系统进行三模冗余，然后，通过控制模块控制两个冗余模块之间的电源切换和数据传输，让各个冗余模块在断电的情况下，半导体材料内发生退火效应，使半导体材料内部被俘获的空穴被复合，抑制了总剂量效应的产生。

Description

基于交替偏置的高可靠接口电路及方法
技术领域
本发明涉及数据传输领域，具体涉及一种基于交替偏置的高可靠接口电路及方法。
背景技术
随着在电子系统中，不同的设备之间通过系统总线进行通信，为了使电子设备能够与系统总线交换信息，通常需要在电子设备与系统总线之间设计满足系统总线通信协议的接口电路，可以说接口电路架起了不同设备之间通信的桥梁。然而卫星搭载的电子系统中的接口电路工作在复杂的地外空间辐射环境中，容易受到单粒子效应和总剂量效应的影响，导致通过接口电路连接的设备之间的通信发生错误。严重的话，还会引起整个系统瘫痪。因此，为了提高星载接口电路的可靠性，必须提高系统的抗单粒子效应和抗总剂量效应的能力。
传统TMR设计主要是将要加固的单元复制成3份(为描述方便起见，三个单元分别命名为Copy1、Copy2、Copy3，如图1所示)，然后对3个单元的输出进行3选2表决，这种方法从概率上减小了传输出现软错误的概率。假如3个单元中的1个发生了错误，另外2个单元未发生错误，那么，在经过三选二表决器后，会选择正确的值作为输出。因此，使用TMR的方法对星载系统加固可以有效提高系统的抗单粒子能力和抗总剂量能力。
当Si_SiO2界面受到辐射时，在SiO2中将以7.6×1012pairs/rad(SiO_2)cm3的比率产生电子空穴对，因为电子具有较高的迁移率迅速移开，而空穴迁移率低，其中一部分被氧化层(SiO2)内的陷阱和Si-SiO2界面陷阱所俘获，在氧化层中形成净正电荷，在Si_SiO2界面生成新增界面态。如果SiO2中没有电场的存在，绝大部分的电子与空穴将立即复合，只有极少数的空穴被俘获；而如果在SiO2中加有电场，电子和空穴将分别向正负极移动，高迁移率的电子沿正电极迅速流入外电路，电子与空穴立即复合的概率将被大大减少，被俘获的空穴将大大增加。被俘获的空穴不稳定，随着时间将逐渐退火，此现象被称为退火效应。
发明内容
本发明的目的在于提供一种基于交替偏置的高可靠接口电路及方法，能够提高接口电路的抗总剂量效应的能力。
为解决上述技术问题，以下提供了一种基于交替偏置的高可靠接口电路结构，包括：两个冗余模块，连接至I2C接口系统，用于对I2C接口系统内待传输数据进行三模冗余；控制模块，连接至所有所述冗余模块，用于分别控制所述两个冗余模块的上电状态，以及两个冗余模块之间的数据传输。
可选的，所述控制模块控制所述冗余模块轮流上电，且两个冗余模块的单次上电时间相等。
可选的，所述控制模块在控制所有冗余模块轮流上电时，将上一上电的冗余模块内冗余的数据传输给下一上电的冗余模块。
可选的，还包括计时器，连接至所述控制模块，用于供所述控制模块判断各冗余模块的上电时间。
可选的，还包括：数据传输状态检测单元，连接至所述I2C接口系统，也连接至所述控制模块，用于检测并获取所述I2C接口系统内的数据传输状态，并将所述I2C接口系统的数据传输状态发送给所述控制模块，所述控制模块根据所述数据传输状态判断是否进行两个冗余模块的上电状态的切换。
为解决上述技术问题，以下还提供了一种接口电路实现高可靠数据传输的方法，包括以下步骤：提供两个冗余模块，且两个冗余模块连接到所述I2C接口系统；对两个冗余模块之一上电，利用上电的冗余模块对I2C接口内的待传输数据进行三模冗余。
可选的，每隔一预设时长，控制一个冗余模块上电，并控制另一冗余模块掉电，使两个冗余模块轮流上电。
可选的，还包括以下步骤：将上一上电的冗余模块内待传输的数据传输给下一上电的冗余模块。
可选的，在将上一上电的冗余模块内待传输的数据传输给下一上电的冗余模块时，还包括以下步骤：检测所述上一上电的冗余模块内的数据是否完全传输到下一上电的冗余模块，并在完成传输时生成一标志信号，用于告知外界两冗余模块之间的数据传输已完成。
可选的，将上一上电的冗余模块内待传输的数据传输给下一上电的冗余模块时，还包括以下步骤：阻止外界向I2C接口系统发送待传输数据，直至检测到所述标志信号。
本发明的基于交替偏置的高可靠接口电路及方法提供了两个冗余模块，在每个冗余模块内对整个I2C接口系统进行三模冗余，当某一冗余模块内积累的被俘获空穴过多时，可以通过让该冗余模块断电的方法，另一冗余模块上电的方法来提高系统的的抗总剂量的能力，这样，抑制了单粒子效应和总剂量效应的产生。并且，通过控制模块控制两个冗余模块之间的电源切换和数据传输，让各个冗余模块在断电的情况下，半导体材料内发生退火效应，使半导体材料内部被俘获的空穴被复合，抑制了总剂量效应的产生。
附图说明
图1为本发明一种具体实施方式中基于交替偏置的高可靠接口电路结构的系统架构框图。
图2为本发明一种具体实施方式中基于交替偏置的高可靠接口电路结构进行冗余模块上电切换时的时序示意图。
图3为本发明一种具体实施方式中第一冗余模块切换到第二冗余模块时流程图。
图4为本发明一种具体实施方式I2C接口内有数据传输时电源切换波形图。
图5为本发明一种具体实施方式I2C接口内无数据传输时电源切换波形图。
图6为本发明的一种具体实施方式中接口电路实现高可靠数据传输的方法的步骤示意图。
具体实施方式
以下结合附图和具体实施方式对本发明提出的一种基于交替偏置的高可靠接口电路结构及方法作进一步详细说明。
请参阅图1，为本发明一种具体实施方式中基于交替偏置的高可靠接口电路结构的系统架构框图。
在该具体实施方式中，提供了一种基于交替偏置的高可靠接口电路结构，包括：两个冗余模块，均用于对数据进行三模冗余；控制模块，连接至所述的两个冗余模块，用于控制所述冗余模块之间的电源切换和数据传输。
所述基于交替偏置的高可靠接口电路提供了两个冗余模块，在每个冗余模块内对整个I2C接口系统内待传输的数据进行三模冗余，然后，通过控制模块控制另一冗余模块的上电，以及前一上电的冗余模块掉电，这样，轮流选通各个冗余模块，让各个冗余模块在断电的情况下，半导体材料内发生退火效应，使冗余模块内部被俘获的空穴被复合。
而当冗余模块掉电时，I2C接口系统的Si_SiO2界面上电荷发生复合，复合后Si_SiO2界面在上电阶段积累的电荷就会减少。当使用两个冗余模块循环上电时，可以有效减少Si_SiO2界面在上电阶段积累的电荷，抑制所述I2C接口系统的总剂量效应。
在一种具体实施方式中，所述冗余模块对所述I2C接口系统内待传输数据进行三模冗余。在一种具体实施方式中，所述I2C接口系统包括I2C接口、字节缓存器和寄存器，且所述字节缓存器为68字节缓冲器。
在一种具体实施方式中，所述控制模块控制所有所述冗余模块轮流上电，且单个冗余模块的单次上电时间相等。并且，在单个冗余模块的一次上电时间达到预设的阈值后，所述控制模块开始检测I2C接口系统内是否有数据正在传输。在一种具体实施方式中，所述控制模块在控制所有冗余模块轮流上电时，将上一上电的冗余模块内冗余的数据传输给下一上电的冗余模块。
在一种具体实施方式中，还包括计时器，连接至所述控制模块，用于供所述控制模块判断各冗余模块的上电时间。
在一种具体实施方式中，还包括：数据传输状态检测单元，连接至所述I2C接口系统，也连接至所述控制模块，用于检测并获取所述I2C接口系统内的数据传输状态，并将所述I2C接口系统的数据传输状态发送给所述控制模块，所述控制模块根据所述数据传输状态判断是否进行两个冗余模块的上电状态的切换。
在该具体实施方式中，所述I2C接口系统内存储的数据是要传递给其它器件的，传输完成后就更新为新的待传输的数据了，因此，在将上一上电的冗余模块内冗余的数据传输给下一上电的冗余模块时，只需要保存新的待存储的数据就行了。具体的，上一上电的冗余模块内存储的数据是新的待传输的数据，下一上电的冗余模块内保存的数据是已经传输过的数据，因此上一上电的冗余模块内的数据能够直接覆盖掉下一上电的冗余模块内的数据，冗余模块内的数据不会越来越多。
在一种具体实施方式中，在做冗余模块的上电状态切换时，设置一等候时间，让I2C接口系统处于等待状态，以防止有新的数据传到下一上电的冗余模块，保证只有来自于上一上电的冗余模块的数据被传输到所述下一上电的冗余模块内。并且，在一种具体实施方式中，只有当上一上电的冗余模块的数据传递完成之后，才会有新的数据传送到下一上电的冗余模块中。
请参阅图6，为本发明的一种具体实施方式中接口电路实现高可靠数据传输的方法的步骤示意图。
在该具体实施方式中，还提供了一种接口电路实现高可靠数据传输的方法，包括以下步骤：S61提供两个冗余模块，且两个冗余模块连接到所述I2C接口系统；S62选择两个冗余模块之一对所述I2C接口系统内待传输的数据进行三模冗余。
在一种具体实施方式中，每隔一预设时长，控制一个冗余模块上电，并控制另一冗余模块掉电。在一种具体实施方式中，还包括以下步骤：将上一上电的冗余模块内待传输的数据传输给下一上电的冗余模块。
在一种具体实施方式中，检测所述上一上电的冗余模块内的数据是否完全传输到下一上电的冗余模块，若已经完全传输，则生成一标志信号，用于告知外界两冗余模块之间的数据传输已完成，两个冗余模块的上电状态的切换已完成。在该具体实施方式中，向外部发送切换完成的标志信号，便于外界获知。
在一种具体实施方式中，将上一上电的冗余模块内待传输的数据传输给下一上电的冗余模块时，还包括以下步骤：阻止所述外部系统向I2C接口系统发送待传输的数据，直至检测到所述标志信号。
在该具体实施方式中，检测到所述标志信号时，就等同于两个冗余模块完成了上电状态的切换，这时，外界才能继续通过I2C接口系统传输数据。
所述接口电路实现高可靠数据传输的方法提供了两个冗余模块，在每个冗余模块内对整个I2C接口系统进行三模冗余，当某一冗余模块内积累的被俘获空穴过多时，可以通过让该冗余模块断电的方法，另一冗余模块上电的方法来提高系统的的抗总剂量的能力，这样，抑制了单粒子效应和总剂量效应的产生。并且，通过控制模块控制两个冗余模块之间的电源切换和数据传输，让各个冗余模块在断电的情况下，半导体材料内发生退火效应，使半导体材料内部被俘获的空穴被复合，抑制了总剂量效应的产生。
请参阅图2至图5，其中图2为本发明一种具体实施方式中基于交替偏置的高可靠接口电路结构进行冗余模块上电切换时的时序示意图，图3为本发明一种具体实施方式中第一冗余模块切换到第二冗余模块时流程图，图4为本发明一种具体实施方式I2C接口内有数据传输时电源切换波形图，图5为本发明一种具体实施方式I2C接口内无数据传输时电源切换波形图。
在该实施例中，以存储器与系统总线之间的I2C接口系统为例，在I2C接口系统后接了所述基于交替偏置的高可靠接口电路结构，且系统架构框图如图1所示：包括顶层的第一冗余模块TMR systemA、第二冗余模块TMR systemB和控制模块。在第一冗余模块TMRsystemA和第二冗余模块TMR systemB内部，采用三模冗余的方法进行加固。所述I2C接口系统包括I2C接口、68字节缓冲器和11个寄存器，对所述I2C接口系统进行三模冗余时，对I2C接口、68字节缓冲器和11个寄存器内的数据都分别复制三份；
通过控制模块控制第一冗余模块TMR systemA和第二冗余模块TMR systemB轮流上电，上电示意演示如图2所示。在时间段A，对第一冗余模块TMR systemA上电，对第二冗余模块TMR systemB断电，这样在A时间段，第一冗余模块TMR systemA在电场偏置的作用下，会积累俘获空穴，第二冗余模块TMR systemB中被俘获的空穴就可以被中和掉一部分；在B时间段，对第二冗余模块TMR systemB上电，对第一冗余模块TMR systemA断电，这样在B时间段，第二冗余模块TMR systemB在电场偏置的作用下，会积累俘获空穴，第一冗余模块TMRsystemA中被俘获的空穴就可以被中和掉一部分。
在时间段AB需要把第一冗余模块TMR systemA内部的寄存器和68字节缓冲器内的数据搬移到第二冗余模块TMR systemB内部，在时间段BA需要把第二冗余模块TMR systemB内部的寄存器和68字节缓冲器内的数据搬移到第一冗余模块TMR systemA内部，因此在时间段AB和时间断BA，需要对第一冗余模块TMR systemA和第二冗余模块TMR systemB同时上电
在该实施例中，还包括一个计数器。在该实施例中，所述计数器集成在所述控制模块内，当检测到计数器已经计数到阈值(记为D)，则开始监测I2C接口中是否有数据传输(假设当前上电工作的为第一冗余模块TMR systemA)。
如果没有数据传输，则控制模块给外部发送一个中断信号，首先给第二冗余模块TMR systemB上电，开始把第一冗余模块TMR systemA中寄存器和68字节缓冲器内的数据搬到第二冗余模块TMR systemB内，数据搬移完成后，第一冗余模块TMR systemA即可断电，并向外部发送中断结束的信号，告诉I2C总线连接的其他器件，准备好传输数据了，到此，完成了电源切换过程。在由第一冗余模块TMR systemA切换到第二冗余模块TMR systemB的过程中，控制模块内部的程序流程图如图3所示，从第二冗余模块TMR systemB切换到第一冗余模块TMR systemA也是同样的过程。
在该实施例中，为了实现高可靠的I2C接口，在控制模块内部需要随时检测计数器的计数值、I2C接口的状态和整个系统的状态。在本实施例中，I2C接口和整个系统可能会出现的的状态如下表1所示：
表1为I2C接口和整个系统可能会出现的状态。
在时钟CLK的上升沿，控制模块会检测当前的计数器的计数值，若检测到当前计数器的值达到了阈值D，若此时I2C接口的状态为Busy_state，表明此时I2C接口内有数据正在传输，则电源切换的过程的波形图如图3所示。需要注意的是，此处仅讨论从第一冗余模块TMR systemA切换到第二冗余模块TMR systemB的过程，从第二冗余模块TMR systemB切换到第一冗余模块TMR systemA也是同样的过程。
在时刻t0检测到了计数器计数值到达了阈值D，若I2C接口内部有数据正在传输，即检测到I2C_STATE为Busy_state，此时需要把SYS_STATE从Work_state变为Wait_state，等待I2C接口内数据传输完成。
在时刻t1，系统检测到I2C_STATE为IDLE_state，表明当前I2C接口内无数据进行传输，此时系统需要把INT信号拉高，给外部发送一个中断，告诉外部设备现在不能传输数据，使得I2C接口一直处于IDLE_state。之后对第二冗余模块TMR systemB进行上电，同时把SYS_STATE从wait_state变为tran_state，在tran_state内，系统把第一冗余模块TMRsystemA中寄存器和68字节缓冲器内的数据搬到第二冗余模块TMR systemB内。
在时刻t2，系统检测到INT信号变为低，表明此时第一冗余模块TMR systemA内的数据已经搬移到了第二冗余模块TMR systemB内，此时需要把第一冗余模块TMR systemA进行断电处理，同时把SYS_STATE从tran_state变为work_state，到此，电源切换步骤全部完成，此时，外部设备又可以通过接口传输数据。
若此时I2C接口的状态为IDLE_state，表明此时I2C接口内无数据正在传输，则电源切换的过程的波形图如图4所示：
在时刻t3检测到了计数器计数值到达了阈值D，若I2C接口内部无数据正在传输，即检测到I2C_STATE为IDLE_state，此时系统需要把INT信号拉高，给外部发送一个中断，告诉外部设备现在不能传输数据，使得I2C接口一直处于IDLE_state，之后对第二冗余模块TMR systemB进行上电，同时把SYS_STATE从wait_state变为tran_state，在tran_state内，系统把第一冗余模块TMR systemA中寄存器和68字节缓冲器内的数据搬到第二冗余模块TMR systemB内。
在时刻t4，系统检测到INT信号变为低，表明此时第一冗余模块TMR systemA内的数据已经搬移到了第二冗余模块TMR systemB内，此时需要把第一冗余模块TMR systemA进行断电处理，同时把SYS_STATE从tran_state变为work_state，到此，电源切换步骤全部完成，此时，外部设备又可以通过接口传输数据。
本发明的基于交替偏置的高可靠接口电路在第一冗余模块和第二冗余模块内部采用三模冗余的结构，同时使用控制模块轮流切换使用第一冗余模块和第二冗余模块单元，使得I2C接口同时具有了抗单粒子和抗总剂量的能力，适用于对可靠性要求特别高得星载电子系统中。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种基于交替偏置的高可靠接口电路结构，其特征在于，包括：
两个冗余模块，连接至I2C接口系统，用于对I2C接口系统内待传输数据进行三模冗余；
控制模块，连接至所有所述冗余模块，用于分别控制所述两个冗余模块的上电状态，以及两个冗余模块之间的数据传输。
2.根据权利要求1所述的基于交替偏置的高可靠接口电路结构，其特征在于，所述控制模块控制所述冗余模块轮流上电，且两个冗余模块的单次上电时间相等。
3.根据权利要求1所述的基于交替偏置的高可靠接口电路结构，其特征在于，所述控制模块在控制所有冗余模块轮流上电时，将上一上电的冗余模块内冗余的数据传输给下一上电的冗余模块。
4.根据权利要求1所述的基于交替偏置的高可靠接口电路结构，其特征在于，还包括计时器，连接至所述控制模块，用于供所述控制模块判断各冗余模块的上电时间。
5.根据权利要求1所述的基于交替偏置的高可靠接口电路结构，其特征在于，还包括：
数据传输状态检测单元，连接至所述I2C接口系统，也连接至所述控制模块，用于检测并获取所述I2C接口系统内的数据传输状态，并将所述I2C接口系统的数据传输状态发送给所述控制模块，所述控制模块根据所述数据传输状态判断是否进行两个冗余模块的上电状态的切换。
6.一种接口电路实现高可靠数据传输的方法，其特征在于，包括以下步骤：
提供两个冗余模块，且两个冗余模块连接到所述I2C接口系统；
对两个冗余模块之一上电，利用上电的冗余模块对I2C接口内的待传输数据进行三模冗余。
7.根据权利要求6所述的方法，其特征在于，每隔一预设时长，控制一个冗余模块上电，并控制另一冗余模块掉电，使两个冗余模块轮流上电。
8.根据权利要求7所述的方法，其特征在于，还包括以下步骤：
将上一上电的冗余模块内待传输的数据传输给下一上电的冗余模块。
9.根据权利要求8所述的方法，其特征在于，在将上一上电的冗余模块内待传输的数据传输给下一上电的冗余模块时，还包括以下步骤：
检测所述上一上电的冗余模块内的数据是否完全传输到下一上电的冗余模块，并在完成传输时生成一标志信号，用于告知外界两冗余模块之间的数据传输已完成。
10.根据权利要求9所述的方法，其特征在于，将上一上电的冗余模块内待传输的数据传输给下一上电的冗余模块时，还包括以下步骤：
阻止外界向I2C接口系统发送待传输数据，直至检测到所述标志信号。
CN201910712286.9A 2019-08-02 2019-08-02 基于交替偏置的高可靠接口电路及方法 Pending CN110554981A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910712286.9A CN110554981A (zh) 2019-08-02 2019-08-02 基于交替偏置的高可靠接口电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910712286.9A CN110554981A (zh) 2019-08-02 2019-08-02 基于交替偏置的高可靠接口电路及方法

Publications (1)

Publication Number Publication Date
CN110554981A true CN110554981A (zh) 2019-12-10

Family

ID=68736866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910712286.9A Pending CN110554981A (zh) 2019-08-02 2019-08-02 基于交替偏置的高可靠接口电路及方法

Country Status (1)

Country Link
CN (1) CN110554981A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164863A (ja) * 2000-11-28 2002-06-07 Nec Corp 回線切替装置
CN101251816A (zh) * 2008-03-13 2008-08-27 中国科学院计算技术研究所 一种用于可编程器件的冗余系统及其冗余实现方法
JP2010287168A (ja) * 2009-06-15 2010-12-24 Mitsubishi Electric Corp 故障検知システム
CN103853626A (zh) * 2012-12-07 2014-06-11 深圳航天东方红海特卫星有限公司 一种星载电子设备的双工冗余备份总线通信方法及装置
CN105607698A (zh) * 2015-12-17 2016-05-25 哈尔滨工业大学 一种高可靠性星载计算机系统方案设计方法
CN106647613A (zh) * 2017-03-07 2017-05-10 中国电子信息产业集团有限公司第六研究所 一种基于mac的plc双机冗余方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164863A (ja) * 2000-11-28 2002-06-07 Nec Corp 回線切替装置
CN101251816A (zh) * 2008-03-13 2008-08-27 中国科学院计算技术研究所 一种用于可编程器件的冗余系统及其冗余实现方法
JP2010287168A (ja) * 2009-06-15 2010-12-24 Mitsubishi Electric Corp 故障検知システム
CN103853626A (zh) * 2012-12-07 2014-06-11 深圳航天东方红海特卫星有限公司 一种星载电子设备的双工冗余备份总线通信方法及装置
CN105607698A (zh) * 2015-12-17 2016-05-25 哈尔滨工业大学 一种高可靠性星载计算机系统方案设计方法
CN106647613A (zh) * 2017-03-07 2017-05-10 中国电子信息产业集团有限公司第六研究所 一种基于mac的plc双机冗余方法及系统

Similar Documents

Publication Publication Date Title
US8010724B2 (en) 12C/SMBus ladders and ladder enabled ICs
KR20170116042A (ko) 독립적인 전력 콜랩스 방법론
JP4642298B2 (ja) 双方向接続ライン用のオプトカプラを備えた電気絶縁装置
CN104054265A (zh) 容错功率半导体开关设备控制系统
KR970068366A (ko) 마이크로 제어기를 가지는 전자장치의 버스-네트워크 동작장치
WO2013107089A1 (zh) 电池保护电路及其方法
US20200348742A1 (en) Centralized power loss management system for data storage devices
CN110780111B (zh) 一种电流型模拟量输出模块及其控制方法
JP2022519073A (ja) バッテリー管理システム、バッテリー管理方法、バッテリーパック及び電気車両
CA2250675C (en) On/off control device for power source unit
CN110554981A (zh) 基于交替偏置的高可靠接口电路及方法
US8560867B2 (en) Server system and method for processing power off
JP6458494B2 (ja) 情報処理装置、情報処理システムおよび通信装置
SE421355B (sv) Digital databehandlingsanordning speciellt for jernvegssekerhetssystem
SE437090B (sv) Anordning for kommunikation mellan tva centrala manoverbord och ett flertal lokala kontrollorgan
TW201448398A (zh) 電壓源堆疊系統
CN101605076A (zh) 测试接入点和数据链路监测方法
WO2018214262A1 (zh) 一种编码芯片和电池监控单元
CN104954163A (zh) 具有改善性能的通信装置及其关联的方法
JP2002354166A (ja) 電子装置
JPS5937753A (ja) デ−タ伝送装置
JP4246580B2 (ja) データ通信システム
US10887074B1 (en) Full duplex communication using edge timing in a signal
US20170300397A1 (en) Device with low-ohmic circuit path
JPS58154026A (ja) 情報処理装置のエラ−処理方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191210

WD01 Invention patent application deemed withdrawn after publication