CN110544695A - 一种三维存储器的制造方法 - Google Patents

Abstract

本发明提供了一种三维存储器的制造方法，具体包括：提供衬底，衬底上的堆叠层中具有沿衬底高度方向贯穿整个堆叠层的沟道通孔，沟道通孔的底部形成有硅外延结构，沟道通孔的侧壁和硅外延结构的上表面依次形成有第一氧化层、氮化层、第二氧化层和保护层；刻蚀硅外延结构上表面上的保护层，以形成暴露第二氧化层的缺口；经由缺口采用第一湿法工艺刻蚀第二氧化层；采用第二湿法工艺刻蚀氮化层；以及采用第三湿法工艺刻蚀第一氧化层，以暴露硅外延结构，其中第一湿法工艺和第三湿法工艺采用相同的腐蚀剂，不同于第二湿法工艺采用的腐蚀剂。根据本发明所提供的制造方法能够形成不影响周围器件的沟道通孔底部结构，以保证器件的电特性能良好。

Description

一种三维存储器的制造方法

技术领域

本发明涉及半导体器件的制造领域，尤其涉及一种三维存储器结构的制造方法。

背景技术

为了满足高效及廉价的微电子产业的发展，半导体存储器件需要具有更高的集成密度。关于半导体存储器件，因为它们的集成密度在决定产品价格方面是非常重要的，即高密度集成是非常重要的。对于传统的二维及平面半导体存储器件，因为它们的集成密度主要取决于单个存储器件所占的单位面积，集成度非常依赖于光刻、掩膜工艺的好坏。但是，即使不断用昂贵的工艺设备来提高光刻、掩膜工艺精度，集成密度的提升依旧是非常有限的。

作为克服这种二维极限的替代，三维半导体存储器件被提出，希望能够实现通过更低制造成本的工艺得到性能更为可靠的存储器结构。

现有的三维存储器通常包括衬底、堆叠结构和后段金属互连层，其中堆叠结构用以形成存储器的多个存储单元，为形成多个存储单元，堆叠结构中设置有从高度方向贯穿整个堆叠结构的沟道通孔，其中填充有沟道介质以使存储单元能够正常工作。三维存储器通过堆叠结构将存储单元向高度上发展，可以说堆叠结构的层数决定了三维存储器的存储容量。为了进一步提高存储器的集成密度，希望能够增加堆叠结构的层数。

随着堆叠结构层数的增加，导致沟道通孔的弦展比(aspect ratio)越来越高，沟道通孔的刻蚀变得更具有挑战性，现有的工艺在形成沟道通孔时倾向于采用分段的方式形成，但这种工艺容易导致上段沟道通孔与下段沟道通孔无法精确对准，存在偏差。尤其，在形成沟道通孔后，还需要在沟道通孔中沉积与衬底导通的沟道介质，为了使得沉积的沟道介质与衬底导通，需要对沟道介质与衬底之间的电荷存储层进行刻蚀。由于堆叠结构的层数增加，尤其如果还伴随沟道通孔上下段没有精确对准的情况，使得电荷存储层的刻蚀更具有挑战性。通过现有的刻蚀工艺难以保证沟道通孔底部的形貌，经常在对电荷存储层进行刻蚀时容易造成难以刻穿导致芯片的失效，或者容易造成刻蚀过度，导致沟道通孔与周围器件导通，造成漏电，刻蚀工艺的调节窗口越来越小。现有的制造工艺不仅无法保证三维存储器的良率，还在无形中增加了三维存储器的制造成本。

因此，亟需要一种三维存储器结构的制造工艺，能够在堆叠结构层数激增的情况下，对沟道通孔底部的电荷存储层进行符合预期的刻蚀，从而保证沟道通孔底部的形貌良好，以保证三维存储器存储单元的电特性能良好。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

为了解决上述现有技术中的刻蚀工艺无法在三维存储器的堆叠层数数量日益增大的时候满足沟道孔底部电荷存储层的刻蚀样貌，本发明提供了一种三维存储器的制造方法，具体包括：

提供衬底，上述衬底上形成有堆叠层，上述堆叠层中具有沿衬底高度方向贯穿整个堆叠层的沟道通孔，上述沟道通孔的底部形成有硅外延结构，上述沟道通孔的侧壁和上述硅外延结构的上表面依次形成有第一氧化层、氮化层、第二氧化层和保护层；

刻蚀硅外延结构上表面上的保护层，以形成暴露上述第二氧化层的缺口；

经由上述缺口第一湿法工艺刻蚀上述第二氧化层；

采用第二湿法工艺刻蚀上述氮化层；以及

采用第三湿法工艺刻蚀上述第一氧化层，以暴露上述硅外延结构，其中

上述第一湿法工艺和上述第三湿法工艺采用相同的腐蚀剂，不同于上述第二湿法工艺采用的腐蚀剂。

在上述制造方法的一实施例中，可选的，采用第一湿法工艺刻蚀上述第二氧化层纵向上停在上述氮化层。

在上述制造方法的一实施例中，可选的，采用第二湿法工艺刻蚀上述氮化层纵向上停在上述第一氧化层。

在上述制造方法的一实施例中，可选的，控制上述第一湿法工艺的刻蚀时间以调整上述第二氧化层的横向刻蚀尺寸。

在上述制造方法的一实施例中，可选的，控制上述第二湿法工艺的刻蚀时间以调整上述氮化层的横向刻蚀尺寸。

在上述制造方法的一实施例中，可选的，控制上述第三湿法工艺的刻蚀时间以调整上述第一氧化层的横向刻蚀尺寸。

在上述制造方法的一实施例中，可选的，上述第一湿法工艺和上述第三湿法工艺所采用的腐蚀剂为氢氟酸溶液。

在上述制造方法的一实施例中，可选的，上述第一湿法工艺和上述第三湿法工艺所采用的氢氟酸溶液中氢氟酸与水的体积比为1：100-1：500。

在上述制造方法的一实施例中，可选的，上述第二湿法工艺所采用的腐蚀剂为磷酸。

在上述制造方法的一实施例中，可选的，上述磷酸的浓度为85％～90％。

经由本发明所提供的三维存储器的制造方法，能够准确地对沟道通孔底部的电荷存储层(ONO)进行刻蚀，从而保证刻蚀后的电荷存储层的形貌符合预期，不会对周围器件造成影响。并且本发明所提供的制造方法具有普适性，可操作性极高，同时，经由本发明所提供的制造方法能够极大地提高电荷存储器刻蚀步骤的效率，从而起到降低制造成本的效果。

附图说明

在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。

图1示出了本发明提供的制造方法制造三维存储器过程中的结构示意图。

图2A、图2B分别示出了三维存储器中的沟道通孔的结构示意图。

图3示出了本发明提供的制造方法的流程图。

图4-图8分别示出了本发明提供的制造方法制造三维存储器各个步骤中的结构示意图。

附图标记

100 衬底

200 堆叠层

201 第一层

202 第二层

300 沟道通孔

310 硅外延层

320 电荷存储层

321 阻挡层

322 电荷捕获层

323 隧穿层

330 保护层

340 缺口

具体实施方式

以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。

本发明涉及半导体工艺。更具体的，本发明的实施例提供一种三维存储器的制造方法。根据本发明所提供的制造方法所形成的三维存储器通常具有较高的堆叠层，从而能够扩大存储容量。在存储容量扩大的情况下，通过本发明所提供的制造方法，能够保证三维存储器沟道孔底部的电荷存储层在刻蚀后具有良好的形貌，电荷存储层的刻蚀不会影响周围器件，从而能够保证沟道孔在三维存储器读写操作中发挥应有的电特性能。

给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。

在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。

请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。

注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。

如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在...之间(between)”和“在...上(on)”指的是这一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。

首先请参考图1，图1示出了本发明提供的制造方法已经提供了衬底100、堆叠层200和沟道通孔300的结构示意图。具体的，衬底100可以是诸如硅晶圆的半导体晶圆。可选地或额外地，衬底100可以包括元素半导体材料、化合物半导体材料和/或合金半导体材料。元素半导体材料的实例可以是但不限于晶体硅、多晶硅、非晶硅、锗和/或金刚石。化合物半导体材料的实例可以是但不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。合金半导体材料的实例可以是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。

堆叠层200由多个第一层201和多个第二层202相互堆叠而成，需要注意的是，为了形成三维存储器的存储单元，第一层201可以是存储单元的栅极层，其材质可以是多晶硅poly，亦可以是牺牲层，在后续被金属层替代为金属栅极，第二层202可以是多个栅极层之间的层间绝缘层，其材质可以根据现有或将有的层间绝缘层设置。

在如图1所示出的结构中，堆叠层200中已经形成有若干沟道通孔300，并且在沟道通孔300的底部已经形成有硅外延结构310，沟道通孔300的侧壁以及硅外延结构310的上表面已经形成有电荷存储层320，具体的，电荷存储层320可以包括与堆叠层200(也就是与沟道通孔300的侧壁)接触的阻挡层321、电荷捕获层322和隧穿层323，其中电荷捕获层322形成在阻挡层321和隧穿层323之间。上述阻挡层321可以为氧化物O，电荷捕获层322可以为氮化物N，上述隧穿层323可以为氧化物O，上述电荷存储层320可以用ONO结构来简述。因此，可以认为阻挡层321为第一氧化层，电荷捕获层322为氮化层，隧穿层323为第二氧化层。

在常见的三维存储器的结构中，沟道通孔中的沟道介质层应当与底部的衬底相导通，从而能够实现相应的电特性。通常沟道介质层沉积在电荷存储层320的里侧，由于硅外延结构310的上表面一并沉积有电荷存储层320，导致沟道介质层无法通过与硅外延结构310导通从而与衬底导通。因此，现有的技术中，需要对硅外延结构310上表面的电荷存储层320进行刻蚀，暴露出底部的硅外延结构310，从而能够在后续沉积与硅外延结构310电性导通，并与衬底电性导通的沟道介质。

由于仅希望对硅外延结构310上表面的部分电荷存储层320进行刻蚀以形成暴露硅外延结构310的缺口，因此，希望形成在沟道通孔300侧壁的电荷存储层320在刻蚀过程中被保护(阻挡)起来，从而能够保证电荷存储层320的特性。因此，如图1中所示出的，在隧穿层323的表面形成了保护层330。在一实施例中，保护层330的材质可以是多晶硅(Poly)，可以理解的是，上述对保护层的材质的举例并非是对保护层材质的限定，本领域技术人员可以采用现有或将有的其他对氧、氮均具有较优的刻蚀选择比的材质，从而能够在对硅外延结构上部的电荷存储层进行时起到保护沟道通孔侧壁的电荷存储层的目的。

可以理解的是，目前为了进一步提升三维存储器的存储容量，将堆叠层的层数进一步扩大，使得沟道通孔的深度逐渐变大，同时，沟道通孔的平面特征尺寸(截面积)又进一步缩小，导致如果要对硅外延结构上表面的电荷存储层进行刻蚀，则意味着需要深入沟道通孔的底部，弦展比(aspect ratio)十分地高，无法保证电荷存储层能够按照预期地被刻蚀。

可以理解的是，图1中所示出的沟道通孔300的形貌仅为示意，而在实际的工艺中，更具有挑战的是，由于沟道通孔的深度逐渐变大，沟道通孔通常要分多段分别形成，例如图2A所示出的，沟道通孔分为上下两段。在如图2A所示的结构中，上下两段沟道通孔的中心是对准的，但在实际的工艺中，普遍存在的是上下通孔没有完全对准的情况，例如图2B所示出的。如何将上下两段沟道通孔的中心做到尽可能最准亦是本领域技术人员亟需解决的技术问题，而没有对准的上下两段沟道通孔无形中又给沟道通孔底部的电荷存储层的刻蚀带来难度。

根据现有的工艺，已经无法在堆叠层数量日益增大、上下沟道通孔存在偏差的情况下刻蚀形成具有预期形貌的电荷存储层。

为此，本发明提供了一种制造方法，即使是在堆叠层数量激增并且上下沟道通孔存在严重偏差的情况下，仍然能够形成预期形貌的电荷存储层，能够暴露出硅外延结构，并且整个工艺不会对周围器件造成损伤。图3列出了在提供了衬底100、堆叠层200和沟道通孔300以及沟道通孔300中的电荷存储层320和保护层330后的本发明制造方法的流程图。图4示出了在提供了衬底100、堆叠层200和沟道通孔300以及沟道通孔300中的电荷存储层320和保护层330后三维存储器关于沟道通孔底部结构的放大示意图。

具体的，请一并结合图5，可以先执行步骤S200，刻蚀硅外延结构310上表面上的保护层330以形成缺口340，上述缺口340暴露第二氧化层，也就是隧穿层323。需要注意的是，本领域技术人员可以采用现有的或将有的工艺对保护层330进行刻蚀以形成缺口340，在本发明中并不限定刻蚀保护层330以形成缺口340的方法。

请进一步结合图6，图6示出了执行步骤S300，经由缺口采用第一湿法工艺刻蚀第二氧化层，即隧穿层323后的结构示意图。在此步骤中，采用的腐蚀剂为氢氟酸(HF)。由于采用湿法工艺对隧穿层323进行刻蚀，刻蚀时没有方向性，并且由于采用了合适的腐蚀剂，在此实施例中为氢氟酸，同时隧穿层323比较薄，使得隧穿层323的刻蚀在纵向上很容易被清洗干净，停在下一层，也就是氮化层322上，使得缺口340在纵向上加深。而在横向上，可以通过控制湿法刻蚀的时间来控制缺口340在对应隧穿层323的部分的横向扩展，并且，只要不会在横向上刻蚀到周围的堆叠层，即使存在缺口340在对应隧穿层323的部分具有横向扩展，不会对器件性能有影响，因此，能够通过调节时间来调整隧穿层的横向刻蚀尺寸，并且可调节的工艺窗口较大，使得上述工艺具有可操作性与普适性。

在上述的实施例中，优选的，第一湿法工艺所采用的氢氟酸溶液中氢氟酸与水的体积比为1：100-1：500。根据上述氢氟酸溶液的配比，能够很好地控制隧穿层323的刻蚀，使得工艺窗口的可调度较大，从而具有可操作性与普适性。

请进一步结合图7，图7示出了执行步骤S400，采用第二湿法工艺刻蚀氮化层后的结构示意图。在此步骤中，采用的腐蚀剂为磷酸(HPO)。由于采用湿法工艺对氮化层322进行刻蚀，刻蚀时没有方向性，并且由于采用了合适的腐蚀剂，在此实施例中为磷酸，同时氮化层322比较薄，使得氮化层322的刻蚀在纵向上很容易被清洗干净，停在下一层，也就是第一氧化层，即阻挡层321上，使得缺口340在纵向上加深。而在横向上，可以通过控制湿法刻蚀的时间来控制缺口340在对应氮化层322的部分的横向扩展，并且，只要不会在横向上刻蚀到周围的堆叠层，即使存在缺口340在对应氮化层322的部分具有横向扩展，不会对器件性能有影响，因此，能够通过调节时间来调整隧穿层的横向刻蚀尺寸，并且可调节的工艺窗口较大，使得上述工艺具有可操作性与普适性。

在上述的实施例中，优选的，第二湿法工艺所采用的磷酸的浓度为85％～90％。根据上述磷酸溶液的配比，能够很好地控制氮化层322的刻蚀，使得工艺窗口的可调度较大，从而具有可操作性与普适性。

更为优选的，在上述的实施中，第二湿法工艺所采用的磷酸为老化后的磷酸。上述老化后的磷酸可以通过磷酸对氧化层(OX)的刻蚀速率来表征其参数特性。具体的，老化后的磷酸对氧化层的刻蚀速率为每小时-1～2埃。从磷酸对氧化层的刻蚀速率也可以看出，通过采用老化后的磷酸对氮化层322进行刻蚀，不仅能够针对性地将氮化层刻蚀掉，同时，老化后的磷酸对于氧化层的刻蚀速率较小，也就是说，第二湿法工艺能够将氮化层刻蚀到在纵向上停在氧化层上，工艺窗口较大。

请进一步结合图8，图8示出了执行步骤S500，采用第三湿法工艺刻蚀第二氧化层，即阻挡层321，以暴露硅外延结构330后的结构示意图。在此步骤中，采用的腐蚀剂为氢氟酸(HF)。由于采用湿法工艺对阻挡层321进行刻蚀，刻蚀时没有方向性，并且由于采用了合适的腐蚀剂，在此实施例中为氢氟酸，同时阻挡层321比较薄，使得阻挡层321的刻蚀在纵向上很容易被清洗干净，停在下一层，也就是硅外延结构330的上表面，使得缺口340在纵向上加深。而在横向上，可以通过控制湿法刻蚀的时间来控制缺口340在对应阻挡层321的部分的横向扩展，并且，只要不会在横向上刻蚀到周围的堆叠层，即使存在缺口340在对应阻挡层321的部分具有横向扩展，不会对器件性能有影响，因此，能够通过调节时间来调整隧穿层的横向刻蚀尺寸，并且可调节的工艺窗口较大，使得上述工艺具有可操作性与普适性。

在上述的实施例中，优选的，第三湿法工艺所采用的氢氟酸溶液中氢氟酸与水的体积比为1：100-1：500。根据上述氢氟酸溶液的配比，能够很好地控制阻挡层321的刻蚀，使得工艺窗口的可调度较大，从而具有可操作性与普适性。

根据本发明所提供的制造方法，通过对保护层进行刻蚀形成缺口后，经由缺口对电荷存储层中的每一层依次采用合适的腐蚀剂进行湿法刻蚀的手段，能够有效、准确地将电荷存储层中的每一层均清洗干净，并且，刻蚀所形成的缺口形貌可以通过调整工艺窗口较大的刻蚀时间来保证刻蚀后的电荷存储层的形貌不会对周围器件造成影响，保证三维存储器的电特性能。

更进一步的，采用本发明所提供的制造方法还具有提高制造三维存储器制造效率的作用。本领域技术人员应当知道单位时间可处理晶圆数量(WPH，Wafer per hour)是衡量工艺效率的指标。就对电荷存储层进行刻蚀以重新暴露出底部硅外延结构的步骤来说，由于现有技术是针对单片的工艺流程，现有技术所到达的WPH为12，而采用本发明所提供的制造方法，由于可以同时多片晶圆，例如50个晶圆同时进行工艺流程，因此，采用本发明所能够达到的WPH为150。因此，能够大大提高三维存储器制造的效率，缩短制造时间，节省了制造工艺成本。

因此，已经描述了三维存储器制造方法的实施例。尽管已经关于特定的示例性实施例描述了本公开，但将明显的是，可以对这些实施例做出各种修改和改变而不偏离本公开的更广泛的精神和范围。因此，本说明书和附图应被视为是说明性的含义而不是限制性的含义。

应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。

在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在电路或方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。

Claims (10)

1.一种三维存储器的制造方法，其特征在于，包括：

提供衬底，所述衬底上形成有堆叠层，所述堆叠层中具有沿衬底高度方向贯穿整个堆叠层的沟道通孔，所述沟道通孔的底部形成有硅外延结构，所述沟道通孔的侧壁和所述硅外延结构的上表面依次形成有第一氧化层、氮化层、第二氧化层和保护层；

刻蚀硅外延结构上表面上的保护层，以形成暴露所述第二氧化层的缺口；

经由所述缺口采用第一湿法工艺刻蚀所述第二氧化层；

采用第二湿法工艺刻蚀所述氮化层；以及

采用第三湿法工艺刻蚀所述第一氧化层，以暴露所述硅外延结构，其中

所述第一湿法工艺和所述第三湿法工艺采用相同的腐蚀剂，不同于所述第二湿法工艺采用的腐蚀剂。

2.如权利要求1所述的制造方法，其特征在于，采用第一湿法工艺刻蚀所述第二氧化层纵向上停在所述氮化层。

3.如权利要求1所述的制造方法，其特征在于，采用第二湿法工艺刻蚀所述氮化层纵向上停在所述第一氧化层。

4.如权利要求1所述的制造方法，其特征在于，控制所述第一湿法工艺的刻蚀时间以调整所述第二氧化层的横向刻蚀尺寸。

5.如权利要求1所述的制造方法，其特征在于，控制所述第二湿法工艺的刻蚀时间以调整所述氮化层的横向刻蚀尺寸。

6.如权利要求1所述的制造方法，其特征在于，控制所述第三湿法工艺的刻蚀时间以调整所述第一氧化层的横向刻蚀尺寸。

7.如权利要求1所述的制造方法，其特征在于，所述第一湿法工艺和所述第三湿法工艺所采用的腐蚀剂为氢氟酸溶液。

8.如权利要求7所述的制造方法，其特征在于，所述第一湿法工艺和所述第三湿法工艺所采用的氢氟酸溶液中氢氟酸与水的体积比为1：100-1：500。

9.如权利要求1所述的制造方法，其特征在于，所述第二湿法工艺所采用的腐蚀剂为磷酸。

10.如权利要求9所述的制造方法，其特征在于，所述磷酸的浓度为85％～90％。