CN110543280B - 基于温度的存储器管理的装置和方法 - Google Patents

基于温度的存储器管理的装置和方法 Download PDF

Info

Publication number
CN110543280B
CN110543280B CN201910100795.6A CN201910100795A CN110543280B CN 110543280 B CN110543280 B CN 110543280B CN 201910100795 A CN201910100795 A CN 201910100795A CN 110543280 B CN110543280 B CN 110543280B
Authority
CN
China
Prior art keywords
memory block
temperature
memory
clock signal
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910100795.6A
Other languages
English (en)
Other versions
CN110543280A (zh
Inventor
常润滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Marvell Asia Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell Asia Pte Ltd filed Critical Marvell Asia Pte Ltd
Publication of CN110543280A publication Critical patent/CN110543280A/zh
Application granted granted Critical
Publication of CN110543280B publication Critical patent/CN110543280B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

本公开描述了基于温度的存储器管理的装置和方法。在一些方面，基于温度的存储器管理器从存储器块的温度传感器接收存储器块的温度的指示。基于温度的存储器管理器将温度的指示与关联于存储器块的温度阈值进行比较。基于比较的结果，基于温度的存储器管理器更改时钟信号的频率，该存储器块以时钟信号操作，以有效地改变存储器块的功耗。通过这样做，可以降低存储器块的功耗，并且可以将存储器块的操作温度保持在可能影响存储器块的存储单元的可靠性的温度以下。这可以有效地提高存储器块的可靠性和长期性能，特别是在高性能或关键任务应用中。

Description

基于温度的存储器管理的装置和方法
相关申请的交叉引用
本公开要求于2018年05月29日提交的美国临时专利申请序列号62/677,465的优先权，其公开内容通过引用以其整体并入本文。
技术领域
本公开的实施例涉及存储器管理，并且更具体地，涉及基于温度的存储器管理的装置和方法。
背景技术
为了适应用户对更高计算性能的不断增长的期望，许多存储器制造商实施了以高密度、高性能的存储器为特征的高级芯片。通常使用65纳米以下的工艺技术节点创建的这些高密度存储器芯片，在长时间使用后可能经历可靠性问题。例如，在使用他们的设备访问存储器块多年后，一些用户可能开始遇到存储器块读/写错误或故障。这给芯片制造商带来了风险，因为存储器块问题在制造时并不明显，但可能随着时间的推移而发展并且在已经被部署到现场的大量存储器芯片上发展。在一些情况下，当足够的块错误累积到导致系统无法从中恢复的状况时，存储器块错误可能导致系统故障。
由于这些可靠性问题，一些存储器芯片设计者已经努力通过硬件或软件中的冗余来提高可靠性。例如，存储器芯片可以包括冗余电路装置，诸如用于存储器块的几行和几列的额外的电路装置、包括用于改进数据完整性的附加位的错误校正码(ECC)等。然而，这些临时解决方案未能解决可靠性问题的根本原因，并且涉及附加的硅区域、增加的数据访问或降低的数据吞吐量的折衷。如此，大多数存储器芯片受到与冗余修复相关联的设计和性能折衷的负面影响，同时仍然容易受到与存储器块错误或故障相关的长期可靠性问题的影响。
发明内容
提供本发明内容是为了介绍在具体实施方式和附图中进一步描述的主题内容。相应地，本发明内容不应当被认为描述了基本特征，也不被用来限制所要求保护的主题内容的范围。
在一些方面，基于温度的存储器管理器实施一种方法，该方法从存储器块的温度传感器接收存储器块的温度的指示。基于温度的存储器管理器将温度的指示与关联于存储器块的温度阈值进行比较。基于比较的结果，基于温度的存储器管理器更改存储器块以其操作的时钟信号的频率，以有效地改变存储器块的功耗。通过这样做，可以降低存储器块的功耗，并且可以将存储器块的操作温度保持在可能影响存储器块的存储单元的可靠性的温度以下。这可以改善存储器块的整体可靠性和长期性能，特别是在高性能或关键任务应用中。
在其他方面，一种装置包括配置有存储单元的存储器块的存储器，以及可操作地与存储器块中的一个耦合的至少一个温度传感器，温度传感器布置在存储器块的存储单元之间。装置还包括时钟电路，该时钟电路被配置为向存储器块提供时钟信号以支持存储器块和基于温度的存储器管理器的操作。基于温度的存储器管理器被配置为从存储器块的温度传感器接收存储器块的温度的指示。将存储器块的温度的指示与关联于存储器块的温度阈值进行比较。基于比较的结果，基于温度的存储器管理器更改由时钟电路提供的时钟信号的频率，以有效地改变存储器块的功耗。
在更多其他方面，描述了一种片上系统(SoC)，其包括对存储器存储单元的块的接口、对与存储器存储单元的块可操作地耦合的温度传感器的接口、基于硬件的处理器，以及存储处理器可执行指令的存储器，响应于由基于硬件的处理器执行该处理器可执行指令，实施基于温度的存储器管理器。基于温度的存储器管理器被实施为从温度传感器接收存储器的块的存储单元的温度的相应指示。基于温度的存储器管理器将存储单元的温度的相应指示与关联于存储器的块的温度阈值进行比较。基于比较的结果，基于温度的存储器管理器更改存储器的块的存储单元以其操作的时钟信号的频率，以有效地改变存储器块的功耗。
在附图和以下描述中阐述了一个或多个实施方式的细节。根据说明书和附图以及权利要求，其他特征和优点将很明显。
附图说明
在附图和以下详细描述中阐述了基于温度的存储器管理的一个或多个实施方式的细节。在附图中，附图标记的最左边的数字标识首次出现附图标记的图。在说明书和附图中的不同实例中使用相同的附图标记表示相同的元件：
图1图示了具有根据一个或多个方面实施的存储器的设备的示例操作环境。
图2图示了图1中所示的存储器和基于温度的存储器管理器的示例配置。
图3图示了根据一个或多个方面的利用温度传感器实施的存储器块的示例配置。
图4图示了利用基于温度的存储器管理实施的存储器访问逻辑的示例。
图5描绘了根据一个或多个方面的基于温度的存储器管理的示例方法。
图6描绘了用于生成温度图谱的示例方法，该温度图谱对管理存储器块的功耗是有用的。
图7描绘了用于基于从与存储器块一起集成的温度传感器收集的数据来更改存储器块的时钟频率的示例方法。
图8图示了用于实施基于温度的存储器管理的方面的示例片上系统(SoC)环境。
图9图示了被配置为实施基于温度的存储器管理的方面的示例存储器控制器。
具体实施方式
用于解决存储器可靠性问题的常规技术通常依赖于向存储器块添加冗余电路装置或信息，以便从用户的角度掩盖或减轻可靠性问题。例如，存储器芯片可以包括冗余电路装置，诸如用于存储器块的额外的行和列的电路装置、具有用于改进数据完整性的附加位的错误校正码(ECC)等。然而，这些基于冗余的解决方案仅仅是临时措施，因为为每一个存储器位提供冗余是不可行的，并且一些甚至可能加速对存储器芯片的磨损。附加地，这些解决方案无法解决可靠性问题的根本原因，并且因此无法提供用于改进的存储器可靠性的任何长期解决方案的见解。如此，许多常规的存储器芯片遭受与基于冗余的解决方案相关联的设计和性能损害，同时仍然易受与随时间发生的存储器块错误或故障相关的长期可靠性问题的影响。
本公开描述了用于基于温度的存储器管理的装置和技术。在一些方面，基于温度的存储器管理器通过检测存储器块的温度并且基于所检测到的温度来更改存储器块的操作来管理存储器块的功耗。通过这样做，基于温度的存储器管理器可以控制存储器块的温度，诸如将温度保持在预定义范围内以改善长期存储器芯片可靠性。通常，如果所检测到的温度超过与存储器块相关联的阈值或限制，则基于温度的存储器管理器可以决定降低存储器块的频率(例如，时钟速率)以降低功率。这种功率上的降低又将降低存储器块的温度，使温度保持在安全范围内。通过这样做，在存储器芯片的寿命期间，可以将高温引起的可靠性风险的可能性最小化到可忽略的因素。
通过回顾，如摩尔定律和登纳德(Dennard)标度所示的，功率和温度可以是关于高密度、高功率存储器芯片中的可靠性的关键问题。高速读操作和高速写操作通常消耗大量功率，这又生成使存储器块的温度升高的热量。通常，存储器芯片的动态功率P可以如在等式1中所示的那样被量化，其中f是频率、C是电容、并且V是电压。
等式1：动态存储器功率
随着存储器越来越密集和越来越快(例如，提高的频率f)，与存储器芯片的边界条件相结合的更高的功率消耗通常将会在高速操作期间升高存储器块内的温度。从晶体管器件物理学的角度来看，较高的温度通常是对于晶体管的可靠性和导线的可靠性的负面因素，特别是在时间相关的电介质击穿(TDDB)、负偏置温度不稳定性(NBTI，对于P型MOS)、正偏置温度不稳定性(PBTI，对于N型MOS)，以及针对导线的电迁移方面。通常，针对PMOS的NBTI故障模型可以如在等式2中所示的那样被量化，其中Ea是激活能、k是玻尔兹曼常数、T是温度、Vg是栅极电压，并且m是电压加速因子。
无故障时间
等式2：无故障时间(TTF)
参考存储器块可靠性，NBTI和相关联的故障模型是针对PMOS晶体管磨损的已知因素。这种NBTI相关的故障可以被表现为晶体管阈值电压增大和驱动电流减小，这最终可能导致存储器读取故障，诸如在被广泛使用的6个晶体管静态随机存取存储器(SRAM)芯片中。因此，操作温度是高性能、高密度存储器芯片中存储器块故障的影响因素。相应地，使得存储器块的温度能够被保持在安全范围内的基于温度的存储器管理的方面可以最小化在存储器芯片的寿命期间高温引起的可靠性风险的可能性。
本公开描述了用于基于温度的存储器管理的装置和技术，其可以根据一个或多个方面来实施以改进存储器芯片、存储器块或存储器存储单元的可靠性。在一些方面，基于温度的存储器管理器从存储器块的温度传感器接收存储器块的温度的指示。基于温度的存储器管理器将温度的指示与关联于存储器块的温度阈值进行比较。基于比较的结果，基于温度的存储器管理器更改存储器块以其操作的时钟信号(或电压)的频率，以有效地改变存储器块的功耗。通过这样做，可以降低存储器块的功耗，并且可以将存储器块的操作温度保持在可能影响存储器块的存储单元的可靠性的温度以下。这可以有效地改善存储器块的可靠性和长期性能，特别是在高性能或关键任务应用中。
以下讨论描述了操作环境、可以在操作环境中被采用的技术，以及可以实施操作环境的组件的片上系统(SoC)。在本公开的上下文中，仅通过示例参考操作环境。
操作环境
图1图示了具有计算设备102的示例操作环境100，计算设备102能够存储或访问各种形式的数据或信息。计算设备102的示例包括智能电话104、膝上型计算机106、台式计算机108和服务器110。计算设备102(未被示出)的另外的示例包括平板计算机、机顶盒、数据存储器具、可穿戴智能设备、电视机、内容流设备、高清多媒体接口(HDMI)媒体棒、可穿戴计算机、智能家电、家庭自动化控制器、智能恒温器、物联网(IoT)设备、移动-互联网设备(MID)、网络附加存储(NAS)驱动器、游戏控制台、汽车娱乐设备、汽车计算系统、汽车控制模块(例如，引擎或动力传动系控制模块)等。通常，计算设备102可以出于任何合适的目的存储或传递数据，诸如以使能特定类型的设备的功能、提供用户界面、使能网络接入、实施游戏应用、回放媒体、提供导航、编辑内容等。
计算设备102包括处理器112和计算机可读存储介质114。处理器112可以被实施成任何合适类型或数目的处理器(单核或多核)，以用于执行操作系统的指令或命令或者计算设备102的其他程序。计算机可读介质114(CRM 114)包括存储器116和基于温度的存储器管理器118。存储器116可以包括易失性存储器或非易失性存储器的任何合适类型或组合。例如，计算设备102的易失性存储器可以包括各种类型的随机存取存储器(RAM)、动态RAM(DRAM)、静态RAM(SRAM)等。非易失性存储器可以包括只读存储器(ROM)、电可擦除可编程ROM(EEPROM)或闪速存储器(例如，NOR闪存或NAND闪存)。这些存储器(单独地或组合地)可以存储与计算设备102的应用和/或操作系统相关联的数据。在一些方面，基于温度的存储器管理器118管理对存储器116的访问，诸如通过更改与存储器116的操作相关联的参数或设置(其可以包括频率或电压水平)。如何实施和使用基于温度的存储器管理器118变化并在本文中被描述。
在示例环境100中，计算设备102的存储器116被图示为各种存储器设备(例如，存储器组件、模块或外围设备)。这些存储器设备包括外围组件互连快速(PCIe)固态驱动器120、固态驱动器122(SSD122，例如，SATA SSD)、嵌入式存储器模块124和存储器芯片126。如参考存储器116所描述的，可以利用任何合适的类型或存储器技术的组合来实施这些存储器设备。例如，可以利用用于存储数据的非易失性存储器和用于实施数据缓冲器或高速缓存的易失性存储器的组合来实施SSD 122。备选地或附加地，存储器设备或存储器组件可以存储与计算设备102的操作系统或应用相关联的数据。在这种情况下，计算设备102的操作系统(OS)或应用可以发出访问请求以从存储器118的一个或多个组件写入或读取数据以实施计算设备102的操作。
计算设备102还可以包括I/O端口128、图形处理单元130(GPU130)和数据接口132。通常，I/O端口128允许计算设备102与其他设备、外围设备或用户交互。例如，I/O端口128可以包括通用串行总线、人机接口设备、音频输入、音频输出等或者与其耦合。GPU 130处理和渲染用于计算设备102的图形相关的数据，诸如操作系统、应用等的用户界面元素。在一些情况下，GPU 130访问存储器116的一部分以渲染图形或包括计算设备102的用于渲染图形的专用存储器(例如，视频RAM)。在专用存储器的情况下，GPU 130可以包括基于温度的存储器管理器118的实例以根据本文描述的一个或多个方面来管理专用图形存储器。
计算设备102的数据接口132提供对一个或多个网络以及被连接到那些网络的其他设备的连接。数据接口132可以包括有线接口(诸如以太网或光纤接口)，以用于在本地网络、内联网或因特网上通信。备选地或附加地，数据接口132可以包括有助于在无线网络(诸如无线LAN、广域无线网络(例如，蜂窝网络)和/或无线个域网(WPAN))上通信的无线接口。根据基于温度的存储器访问的一个或多个方面，可以将经由数据接口132通信的任何数据写入到计算设备102的存储器116或从计算设备102的存储器116读取经由数据接口132通信的任何数据。
图2在200处一般地图示了存储器116和基于温度的存储器管理器118的示例配置，其根据基于温度的存储器管理的一个或多个方面来实施。在该示例中，存储器116包括多个存储器块202-1到202-n，其中n可以是任何合适的整数。通常，存储器块202-1具有存储器矩阵204，存储器矩阵204包括用于访问存储器块202-1的存储单元206的电路装置。在基于温度的存储器管理的方面，存储器矩阵204还包括可以被布置在存储器块202-1的存储单元206中、之间或附近的一个或多个温度传感器208。在一些方面，温度传感器208使得基于温度的存储器管理器118能够实时地测量和报告存储器块202-1的梯度中的温度或存储器块202-1内的温度。如何实施和使用存储器矩阵204和存储单元206变化并在本文中被描述。
在该示例中，基于温度的存储器管理器118包括传感器接口210、温度分析引擎212和温度图谱214。传感器接口210可以监控或检测由温度传感器208提供的温度信息，温度传感器208可以与存储器块202-1一起集成或者可操作地与存储器块202-1耦合。温度传感器208可以以任何合适的格式(诸如数字值(例如，绝对值、相对值或偏移量)、模拟电压信号、模拟电流信号等)来提供用于存储器块202-1的温度的指示。在一些实施方式中，传感器接口210可以基于从存储器的一个或多个组件写入或读取数据的访问请求的数目来推断存储器块的温度信息或在存储器块内的温度信息。在这种实施方式中，没有使用温度传感器，并且可以基于包含(i)各种温度与(ii)访问请求的数目的相关性的数据库来确定(或推断)温度信息。基于推断的温度，可以生成温度图谱，如下面更详细地讨论的。
通常，传感器接口210使得基于温度的存储器管理器118能够监控或收集温度数据以用于分析和/或生成温度图谱214。温度分析引擎212可以分析温度数据以构建、建模、或生成用于存储器块202-1的温度图谱214。在一些情况下，温度分析引擎212使用预定义的算法或可编程算法来构建温度图谱214。尽管未被示出，但是温度图谱214可以建模或估计整个存储器块202-1中(诸如跨存储器矩阵204或者针对存储单元206的不同的区或区域)的相应的温度。换言之，温度分析引擎212可以使用温度传感器208数据(例如，有限的数据)来计算针对存储器块202-1的温度的范围和/或存储器块202-1(其可能对高操作温度是可靠性敏感的)的建模的最高温度。可以通过使用人工智能、内插、外插、响应表面分析、统计学习、机器学习等来执行对温度数据的分析。
基于温度图谱216或由温度传感器208提供的数据，自适应决策引擎216可以用于管理存储器116或存储器块202-1。在一些方面，自适应决策引擎216监控温度图谱216并将温度图谱216的值与温度阈值218进行比较，温度阈值218可以是预定义的或可配置的阈值。当存储器块202-1的温度达到或超过温度阈值218中的一个时，自适应决策引擎216可以与存储器控制接口220通信或控制存储器控制接口220以更改存储器块202-1的操作参数。例如，自适应决策引擎216可以经由时钟调制器222设置或调整存储器块的时钟频率，或者经由电压设置224更改存储器块202-1的操作电压。在一些情况下，自适应决策引擎216可以使时钟模块(例如，时钟多路复用器模块)将时钟速率切换到较低频率，以用于与存储器块202-1相关联的读操作或写操作。
备选地或附加地，自适应决策引擎216可以迭代地降低存储器块访问的频率，诸如当时钟频率上的一个降低不足以降低存储器块202-1的温度时。取决于自适应决策引擎216，存储器块202-1的操作频率可以被降低、不变或甚至提高，诸如，当温度传感器208指示温度在安全范围内并且系统认为或指示期望更高频率的存储器数据速率时(例如，以改善设备性能)。在一些方面，对存储器块温度的这种严格控制可以确保较少的晶体管级器件的劣化和较小的变化，这又导致针对存储器块的较低的百万分之一的缺陷部分(DPPM)，并且提供更具竞争力的存储器芯片以用于高可靠性应用(例如，汽车或航空航天)。
图3在300处图示了根据基于温度的存储器管理的一个或多个方面的利用温度传感器208实施的存储器块202的示例配置。在该示例中，存储器块202的存储器矩阵204被实施成2L-K行乘M×2K列的存储单元阵列。存储器矩阵204包括行解码电路装置302，行解码电路装置302基于地址信息来选择要激活的适当的字线304。存储器矩阵204还包括列解码电路装置208以及感测和驱动放大器308，列解码电路装置208以及感测和驱动放大器308有助于基于地址信息来选择要激活的适当的位线310。如在图3中所示，存储单元206经由被激活以访问存储单元206的字线304和位线310的交叉点定位并可访问。
在基于温度的存储器管理的方面中，多个温度传感器208-1到208-n被集成在存储器块202附近或内部。备选地，可以利用位于存储器块的存储单元中的或之间的一个集成的温度传感器来实施存储器块。这可以有效地使得能够实时地对存储器块202的区域或梯度中的相应的温度进行测量和报告。这样，温度传感器208在存储器块202内的放置或布置提供了比远程传感器(其由于热浸和与存储单元的距离，可能很慢)更快和/或更精确的温度信息。在一些情况下，基于现有存储器芯片设计或存储器工艺技术文件来设计或实施温度传感器208。通过这样做，可以在与存储器芯片相同的工艺流程中制造温度传感器208，这支持传感器的集成并且可以节省与实施温度传感器208相关联的成本。
图4图示了根据一个或多个方面的利用基于温度的存储器管理实施的存储器访问逻辑400的示例。尽管关于单个存储器矩阵204图示了逻辑，但是可以缩放基于温度的存储器管理的逻辑或方面以用于与任何合适数目的存储器矩阵204或存储器块202一起使用。在该示例中，访问逻辑400包括地址引脚402，以用于寻址从存储器矩阵204的读操作或对存储器矩阵204的写操作。访问逻辑400还包括被耦合到感测和驱动放大器308的数据引脚404，通过该数据引脚404访问存储器矩阵的数据。参考读操作，访问逻辑400的读逻辑406可以由输出使能线408激活。在一些情况下，这使得存储器控制器或主机设备能够从数据引脚404读取存储器矩阵204的数据。为了将数据写入存储器矩阵，可以通过适当的芯片使能线412和写使能线414来激活访问逻辑400的写逻辑410。通过这样做，存储器控制器或主机设备可以经由数据引脚404将数据写入存储器矩阵204。
如在图4中所示的，访问逻辑的各种组件接收由基于温度的存储器管理器118提供的基于温度的时钟信号416。通常，基于温度的存储器管理器118从与存储器矩阵204的存储单元一起集成的温度传感器208中的一个或多个接收温度读数。基于温度读数或温度数据，基于温度的存储器管理器118可以贯穿访问逻辑400实施自适应时钟速率调整或时钟/电压调节。在该示例中，基于温度的时钟信号416可以被用来提高或降低行解码电路装置302、列解码电路装置208、读逻辑406和/或写逻辑410的相应的操作频率。在一些情况下，基于温度的时钟信号416或“温度自适应时钟速率信号”被提供给被配置为门控与存储器矩阵204通信的地址或数据信息的锁存器、寄存器、触发器或类似的组件。这样，自适应时钟信号可以被应用于任何合适的访问逻辑，以便实施基于温度的存储器管理的一个或多个方面。
用于基于温度的存储器管理的技术
以下讨论描述了用于基于温度的存储器管理的技术，其可以降低存储器温度、功耗并且提高存储器可靠性。可以使用本文所描述的任何环境和实体(诸如基于温度的存储器管理器118、温度分析引擎212或自适应决策引擎216)来实施这些技术。这些技术包括在图5、图6和图7中所图示的方法，方法中的每个被示出为由一个或多个实体执行的操作的集合。
这些方法不必限于所示的操作的顺序。而是，可以重复、跳过、替换或重新排序任何操作以实施本文所描述的各个方面。另外，这些方法可以被全部或部分地彼此结合使用，无论是由相同的实体、分离的实体还是其任何组合执行。例如，可以组合多个方法以实施基于温度的存储器管理、自适应时钟管理，以用于存储器温度控制或提高的存储器性能和/或改善的存储器可靠性。在以下讨论的部分中，将通过示例参考图1的操作环境100和图2、图3和/或图4的实体。这种参考不应当被视为对操作环境100、实体或配置的所描述的方面的限制，而是作为各种示例之一的说明。备选地或附加地，也可以通过或利用参考图8和/或图9的片上系统所描述的实体来实施方法的操作。
图5描绘了用于基于温度的存储器管理的示例方法500，包括由基于温度的存储器管理器118、温度分析引擎212或自适应决策引擎216执行的操作。
在502处，从温度传感器接收存储器块的温度的指示。温度传感器被集成在存储器块内或在存储器块附近，以便提供可以表示存储器块的一个或多个存储单元的温度的指示。在一些情况下，多个温度传感器分布在整个存储器块的存储单元中，以提供与存储器块的梯度相关的温度信息或针对存储单元的相应的区域的温度信息。在这种情况下，基于温度的存储器管理器可以从存储器块的多个温度传感器接收或收集数据。
在504处，将存储器块的温度的指示与关联于存储器块的温度阈值进行比较。在一些情况下，将存储器块的单个温度指示与温度阈值进行比较。在其他情况下，将用于存储器块的多个温度指示与温度阈值进行比较。温度阈值可以是针对最大操作温度(其有效地防止与热相关的可靠性问题)的预定义阈值或自适应阈值。例如，温度阈值可以由存储器芯片制造商或其中实施存储器块的设备的原始设备制造商配置。备选地或附加地，温度分析引擎可以响应于从其接收温度数据的存储器块或其他邻近的存储器块的错误或故障来设置或调整温度阈值。
在506处，更改存储器块以其操作的时钟信号，以有效地改变存储器块的功耗。可以基于比较的结果提高或降低时钟信号的频率。在一些情况下，如果存储器块的温度超过温度阈值，则减小(或降低)时钟信号的频率以有效降低存储器块的温度。在其他情况下，如果存储器块的温度没有超过温度阈值，则增加(或提高)时钟信号的频率以有效地提高存储器块的性能。备选地或附加地，如果先前的调整不足以实现存储器块温度上的期望的降低，则可以以预定义的增量或以逐渐更大的增量来调整时钟信号。可选地，方法500可以从操作506返回到操作502，以从存储器块的另一温度传感器接收温度的更新的指示或温度的另一指示。
图6描绘了用于生成温度图谱的示例方法600，该示例方法600包括由基于温度的存储器管理器118、温度分析引擎212和/或自适应决策引擎216执行的操作，该温度图谱有助于管理存储器块的功耗。
在602处，从存储器块内的温度传感器接收存储器块的温度的相应的指示。在一些情况下，每个指示对应于存储器块内或边缘处的温度。备选地或附加地，存储器块的温度可以与存储器矩阵的特定区域或存储器块的存储单元的组相关。例如，温度传感器可以分布在整个存储器矩阵中，以便提供针对存储器矩阵的中心位置或边缘位置的温度数据。在一个实施方式中，可以在不使用温度传感器的情况下推断针对中心位置或边缘位置的温度数据-例如，基于各种温度与访问请求的预定的相关性。
在604处，基于温度的相应的指示生成存储器块的多个区域的相应的温度的图谱。该温度图谱可以有助于建模跨存储器块或贯穿存储器块的温度梯度。可以利用对温度指示(例如，温度数据)的任何合适的建模或分析(诸如人工智能、内插、外插、响应表面分析、统计学习、机器学习等)来生成用于存储器块的温度图谱。
在606处，将存储器块的多个区域的相应的温度与温度阈值进行比较。相应的温度可以包括由温度传感器提供的读数和温度图谱的建模的温度。在一些情况下，可以将相应的温度与相应的温度阈值进行比较，可以针对存储器块的多个区域之一来定义相应的温度阈值中的每个温度阈值。备选地或附加地，可以基于存储器块或其中实施存储器块的存储器设备中的另一存储器块的先前的错误或故障来调整温度阈值。
在608处，确定存储器块的多个区域的相应的温度中的至少一个超过温度阈值。在一些情况下，还计算相应的温度和温度阈值之间的差，以便提供用于温度控制的基础或附加数据。备选地或附加地，还可以确定或追踪具有超过温度阈值的温度的区域的数目以供用作到温度控制算法中的输入数据。
在610处，降低存储器块的操作频率以有效地降低存储器块的功耗。如本文所描述的，降低存储器块的功耗也可以有效地降低或减小存储器块的温度。通过这样做，可以将存储器块的操作温度保持在可能影响存储器块的存储单元的可靠性的温度以下。这可以有效地改善存储器块的可靠性和长期性能，特别是在高性能或关键任务应用中。
可选地，在612处，降低存储器块的操作电压以进一步有效地降低存储器块的功耗。除了降低操作频率之外，还可以降低存储器块的操作电压，以用于更有效地降低功耗。因为存储器块的操作频率和操作电压通常是相关的，所以存储器块可以在较低电压下操作，而没有存储器性能上的任何附加的开销。然而，降低操作电压和操作频率两者可以为基于温度的存储器管理器提供对存储器块的功耗和/或温度更大程度的控制。
图7描绘了用于基于从与存储器块一起集成的温度传感器收集的数据来更改存储器块的时钟频率的示例方法700。可以通过或利用基于温度的存储器管理器118的组件(诸如温度分析引擎212、自适应决策引擎216和/或存储器控制接口220)来实施方法700的操作。
在702处，从与系统的存储器块一起集成的多个温度传感器收集温度数据。备选地，可以例如基于访问请求的数目或其他性能度量来推断温度数据。在一些情况下，温度数据对应于存储器块内或边缘处的多个温度。备选地或附加地，用于存储器块的温度数据可以与存储器矩阵的特定区域或存储器块的存储单元的组相关。
在704处，分析温度数据以确定用于存储器块的温度梯度。在一些情况下，还基于温度数据确定或建模温度梯度的最大值。备选地或附加地，可以基于温度数据生成对应于温度梯度的温度图谱。可以利用对温度数据的任何合适的建模或分析(诸如人工智能、内插、外插、响应表面分析、统计学习、机器学习等)来生成该温度图谱。
在706处，确定温度梯度的最大值是否超过针对存储器块的可靠性的温度阈值。在一些情况下，还计算温度梯度的最大值与温度阈值之间的差，诸如为温度控制算法提供附加的基础或数据。备选地或附加地，还可以确定或追踪超过温度阈值的温度梯度的区域的数目或值，以供用作到温度控制算法中的输入数据。
在708处，使与存储器块相关联的时钟多路复用器降低到存储器块的时钟的频率。响应于至少温度梯度的最大值超过温度阈值，使时钟多路复用器或时钟生成器降低频率。在一些情况下，降低频率的量是基于或与温度梯度超过温度阈值的程度相关。通过降低时钟多路复用器的频率，可以降低存储器块的功耗，这又可以降低或减小存储器块的温度。通过这样做，可以将存储器块的操作温度保持在可能影响存储器块的存储单元的可靠性的温度以下。方法700可以从操作708返回到操作702，诸如以实施对存储器块的温度数据收集、温度分析和/或基于温度的管理的另一次迭代。
可选地，在710处，确定系统将受益于提高的存储器性能。在一些情况下，从主机系统或主机接口接收指示存储器性能(例如，速度)上的提高降会对主机系统有益或有用的请求或指示。备选地或附加地，诸如响应于确定温度梯度远低于存储器块的温度阈值，基于温度的存储器管理器可以向主机系统查询存储器性能设置。
在712处，使与存储器块相关联的时钟多路复用器提高到存储器块的时钟的频率。响应于存储器块的温度梯度不超过温度阈值，使时钟多路复用器或时钟生成器提高频率。在一些情况下，提高频率的量是基于或与温度梯度不超过温度阈值的程度相关。通过提高时钟多路复用器的频率，可以提高存储器块的性能，这又可以改善整体系统性能或响应性。
片上系统
图8图示了可以实施基于温度的存储器管理的各种方面的示例性片上系统(SoC)800。可以在任何合适的设备中实施SoC 800，诸如智能电话、上网本、平板计算机、接入点、网络附加存储装置、相机、智能家电、打印机、机顶盒、服务器、固态驱动器、存储器模块、汽车计算系统或任何其他合适类型的设备(例如，本文所描述的其他设备)。尽管参考SoC进行了描述，但是图8的实体也可以被实施成其他类型的集成电路或嵌入式系统，诸如专用集成电路(ASIC)、存储器控制器、存储控制器、通信控制器、专用标准产品(ASSP)、数字信号处理器(DSP)、可编程SoC(PSoC)、系统级封装(SiP)或现场可编程门阵列(FPGA)。
SoC 800可以与有助于提供计算设备或存储器设备(诸如本文所述的任何设备或组件)的功能的电子电路装置、微处理器、存储器、输入-输出(I/O)控制逻辑、通信接口、固件和/或软件一起被集成。SoC800还可以包括耦合SoC的各种组件以用于组件之间的数据通信的集成数据总线或互连结构(未被示出)。可以通过外部端口、并行存储器接口、串行存储器接口、串行外围设备接口(SPI)端口或任何其他合适的数据接口来暴露或访问SoC 800的集成数据总线、互连结构或其他组件。例如，SoC 800可以通过外部或片外存储器或数据接口访问或控制外部存储器组件和温度传感器的组件。
在该示例中，SoC 800包括各种组件，诸如输入-输出(I/O)控制逻辑802和处理器804，诸如微处理器、处理器核、应用处理器、DSP等。SoC 800还包括存储器806和温度传感器808，它们与存储器806的存储器块或存储器矩阵一起被集成或与其接近。存储器806可以包括RAM、SRAM、DRAM、非易失性存储器、ROM、一次性可编程(OTP)存储器、多次可编程(MTP)存储器、闪速存储器和/或其他合适的电子数据存储装置的任何类型和/或组合。在一些方面，处理器804和被存储在存储器806上的代码被实施成存储器控制器或存储控制器，以提供与基于温度的存储器管理相关联的各种数据访问功能。在本公开的上下文中，存储器806经由非瞬态信号存储数据、指令或其他信息，并且不包括载波或瞬态信号。备选地或附加地，SoC800可以包括用于访问附加的或可扩展的片外存储器(诸如外部SRAM或闪速存储器)的数据接口(未被示出)。
SoC 800还可以包括固件810、应用、程序、软件和/或操作系统，其可以被实施成在存储器806上被维持的处理器可执行指令，以用于由处理器804执行以实施SoC 800的功能。SoC 800还可以包括其他通信接口，诸如用于控制或与本地片上(未被示出)或片外通信收发器的组件通信的收发器接口。备选地或附加地，收发器接口还可以包括或实施信号接口以在片外通信射频(RF)、中频(IF)或基带频率信号，以支持通过收发器、物理层收发器(PHY)或被耦合到SoC 800的媒体访问控制器(MAC)的有线通信或无线通信。
SoC 800还包括基于温度的存储器管理器118，其可以如所图示的被单独地实施或与存储器组件或存储器接口组合地实施。根据针对基于温度的存储器管理的各种方面，基于温度的存储器管理器118可以包括传感器接口210、温度分析引擎212、温度图谱214、自适应决策引擎216、温度阈值218和/或存储器控制接口220。这些实体中的任何实体可以被实施成不同的组件或组合的组件，如参考本文呈现的各种方面所描述的。参考图1的环境100的相应的组件或实体或图2、图3和/或图4中所图示的相应的配置来描述这些组件和/或实体，或对应的功能的示例。基于温度的存储器管理器118(以整体或部分)可以被实施成处理器可执行指令，该处理器可执行指令由存储器806维持并由处理器804执行以实施基于温度的存储器管理的各种方面和/或特征。
可以单独地实施或者与任何合适的组件或电路装置组合实施基于温度的存储器管理器118，以实施本文所描述的方面。例如，基于温度的存储器管理器118、温度分析引擎212或自适应决策引擎216可以被实施成DSP、处理器/存储器桥、I/O桥、图形处理单元、存储器控制器、存储控制器、算术逻辑单元(ALU)等。基于温度的存储器管理器118还可以与SoC800的其他实体集成地被提供，诸如与SoC 800的处理器804、存储器806、存储器接口或固件810一起被集成。备选地或附加地，温度分析引擎212、自适应决策引擎216、存储器控制接口220和/或SoC 800的其他组件可以被实施成硬件、固件、固定逻辑电路装置或其任何组合。
作为另一示例，考虑图9，其图示了根据基于温度的存储器管理的一个或多个方面的示例存储器控制器900。存储器控制器900可以与参考图8所描述的SoC 800的组件类似地或者与SoC 800的组件一起被实施。换言之，SoC 800的实例可以被配置为存储器控制器，诸如存储器控制器900以管理片外存储器块。在该示例中，存储器控制器900包括输入-输出(I/O)控制逻辑902和处理器904(诸如微处理器、处理器核、应用处理器、DSP等)。存储器控制器还包括存储器接口906和主机接口908，它们分别使得能够访问存储器和主机系统(未被示出)。
在一些方面，存储器控制器900在控制与存储器接口906耦合的存储器时，实施基于温度的存储器管理的方面。在一些情况下，存储器控制器900经由主机接口908为主机系统提供存储器接口，通过主机接口908可以从主机系统接收存储器访问命令。备选地或附加地，基于温度的存储器管理器118可以经由主机接口908接收请求或指示。例如，主机系统或主机驱动器可以请求提高的存储器性能或者指示提高的存储器性能将有益于整个系统操作。
在一些方面，基于温度的存储器管理器118可以在分析存储器温度或决定如何或何时更改存储器设置以管理存储器的温度或性能时，考虑由主机系统提供的信息(例如，指示或请求)。存储器接口906可以提供适合于访问和控制各种类型的存储器(诸如RAM、SRAM、DRAM、非易失性存储器、ROM、OTP存储器、MTP存储器、闪速存储器和/或其他合适的电子数据存储装置)的数据接口和/或控制接口。在一些方面，处理器904和存储器控制器的固件被实施成提供与基于温度的存储器管理相关联的各种数据访问功能。
存储器控制器900还包括基于温度的存储器管理器118，其可以如所示地单独地被实施或与存储器组件或存储器接口组合地被实施。根据各种方面，基于温度的存储器管理器118可以包括传感器接口210、温度分析引擎212、温度图谱214、自适应决策引擎216、温度阈值218和/或存储器控制接口220。参考图1的环境100的相应的组件或实体或图2、图3和/或图4中所图示的相应的配置来描述这些组件和/或实体，或对应的功能的示例。基于温度的存储器管理器118(以整体或部分)可以被实施成处理器可执行指令，该处理器可执行指令由控制器的存储器维持并由处理器904执行，以实施基于温度的存储器管理的各种方面和/或特征。
尽管以专用于结构特征和/或方法操作的语言描述了本主题内容，但应当理解，在所附权利要求书中所限定的主题内容不必限于本文所描述的具体示例、特征或操作(包括执行它们的顺序)。

Claims (20)

1.一种基于温度进行存储器管理的方法，包括：
从存储器块的多个温度传感器接收所述存储器块的不同位置处的温度的相应指示，所述多个温度传感器中的每个温度传感器被布置为：(i)在所述存储器块的相应存储单元之间以及(ii)在所述不同位置中的一个位置处，所述存储器块根据时钟信号的频率操作；
基于在所述存储器块的所述不同位置处的温度的所述相应指示，生成所述存储器块的多个区域的相应温度的温度图；
将所述存储器块的所述多个区域的所述相应温度与关联于所述存储器块的温度阈值进行比较；
确定所述存储器块的具有超过所述温度阈值的相应温度的区域的数目；以及
基于所述存储器块的具有超过所述温度阈值的相应温度的区域的所述数目，更改所述时钟信号的所述频率，所述存储器块以所述时钟信号操作，以改变所述存储器块的功耗。
2.根据权利要求1所述的方法，其中：
所述存储器块的所述区域中的至少一个区域被确定为具有超过与所述存储器块相关联的所述温度阈值的相应温度；以及
对所述时钟信号的所述频率的所述更改包括降低所述时钟信号的所述频率，所述存储器块以所述时钟信号操作，以降低所述存储器块的所述温度。
3.根据权利要求1所述的方法，其中：
所述存储器块的所述区域中的任何区域都未被确定为具有超过与所述存储器块相关联的所述温度阈值的相应温度；以及
对所述时钟信号的所述频率的所述更改包括提高所述时钟信号的所述频率，所述存储器块以所述时钟信号操作，以提高所述存储器块的性能。
4.根据权利要求3所述的方法，还包括从处理系统接收提高所述存储器块的性能的指示或请求，所述存储器块与所述处理系统相关联。
5.根据权利要求1所述的方法，其中所述存储器块的所述多个区域的相应温度的所述温度图通过使用以下之一被生成：人工智能、内插、外插、响应表面分析或统计学习。
6.根据权利要求1所述的方法，其中更改所述时钟信号的所述频率包括使与所述存储器块相关联的时钟生成器或时钟多路复用器用于：
降低被提供给所述存储器块的解码逻辑、写逻辑或读逻辑中的一个的时钟信号的频率；或
提高被提供给所述存储器块的所述解码逻辑、所述写逻辑或所述读逻辑中的一个的所述时钟信号的所述频率。
7.根据权利要求1所述的方法，还包括基于所述比较的结果，更改电压，所述存储器块以所述电压操作，以进一步改变所述存储器块的功耗。
8.根据权利要求1所述的方法，其中所述温度传感器以与所述存储器块的所述存储单元相同的工艺技术流程被制造。
9.一种基于温度进行存储器管理的装置，包括：
存储器，被配置有存储单元的存储器块；
多个温度传感器，可操作地与所述存储器块之一耦合，所述多个温度传感器被布置在所述存储器块的不同位置处，所述多个温度传感器中的每个温度传感器被布置在所述存储器块的所述存储单元中的至少两个存储单元之间；
时钟电路，被配置为向所述存储器块提供时钟信号，以使得能够经由所述时钟信号访问所述存储器块，其中所述时钟信号具有频率；
基于硬件的处理器；以及
包括处理器可执行指令的非瞬态计算机可读存储介质，所述处理器可执行指令响应于由所述基于硬件的处理器的执行而将基于温度的存储器管理器实施为：
从所述存储器块的所述多个温度传感器接收所述存储器块的所述不同位置处的温度的相应指示；
基于在所述存储器块的所述不同位置处的温度的所述相应指示，生成所述存储器块的多个区域的相应温度的温度图；
将所述存储器块的所述多个区域的所述相应温度与关联于所述存储器块的温度阈值进行比较；
确定所述存储器块的具有超过所述温度阈值的相应温度的区域的数目；以及
基于所述存储器块的具有超过所述温度阈值的相应温度的区域的所述数目，更改由所述时钟电路提供的所述时钟信号的所述频率，以改变所述存储器块的功耗。
10.根据权利要求9所述的装置，其中所述基于温度的存储器管理器还被实施为：
确定所述存储器块的所述区域中的至少一个区域具有超过与所述存储器块相关联的所述温度阈值的相应温度；以及
通过降低所述时钟信号的所述频率来更改所述时钟信号的所述频率，以降低所述存储器块的所述温度。
11.根据权利要求9所述的装置，其中所述基于温度的存储器管理器还被实施为：
确定所述存储器块的所述区域中的任何区域都不具有超过与所述存储器块相关联的所述温度阈值的相应温度；以及
通过提高所述时钟信号的所述频率来更改所述时钟信号的所述频率，以提高所述存储器块的性能。
12.根据权利要求9所述的装置，其中所述基于温度的存储器管理器还被实施为基于所述比较的结果更改电压，所述存储器块以所述电压操作，以进一步改变所述存储器块的功耗。
13.根据权利要求9所述的装置，其中所述温度传感器以与所述存储器块的所述存储单元相同的工艺技术流程被制造。
14.根据权利要求9所述的装置，其中：
所述存储器块的所述多个区域的相应温度的所述温度图包括跨所述存储器块的温度梯度；或者
所述基于温度的存储器管理器还被实施为：通过使用以下之一来生成所述存储器块的所述多个区域的相应温度的所述温度图：人工智能、内插、外插、响应表面分析或统计学习。
15.一种片上系统，包括：
对存储单元的存储器块的接口；
对多个温度传感器的接口，所述多个温度传感器可操作地与存储单元的所述存储器块耦合，所述多个温度传感器被布置在所述存储器块的不同位置处，所述多个温度传感器中的每个温度传感器被布置在所述存储器存储单元的相应的对之间；
基于硬件的处理器；
存储处理器可执行指令的存储器，响应于由所述基于硬件的处理器的执行，所述处理器可执行指令实施基于温度的存储器管理器，以：
从所述多个温度传感器接收所述存储器块的所述不同位置处的温度的相应指示；
基于在所述存储器块的所述不同位置处的温度的所述相应指示，生成所述存储器块的多个区域的相应温度的温度图；
将所述存储器块的所述多个区域的所述相应温度与关联于所述存储器块的温度阈值进行比较；
确定所述存储器块的具有超过所述温度阈值的相应温度的区域的数目；以及
基于所述存储器块的具有超过所述温度阈值的相应温度的区域的所述数目，更改时钟信号的频率，所述存储器块的所述存储单元以所述时钟信号操作，以改变所述存储器块的功耗。
16.根据权利要求15所述的片上系统，其中所述基于温度的存储器管理器还被实施为：
确定所述存储器块的所述区域中的至少一个区域具有超过与所述存储器块相关联的所述温度阈值的相应温度；以及
通过降低所述时钟信号的所述频率来更改所述时钟信号的所述频率，以降低所述存储器块的所述存储单元的所述温度。
17.根据权利要求15所述的片上系统，其中所述基于温度的存储器管理器还被实施为：
确定所述存储器块的所述区域中的任何区域都不具有超过与所述存储器块相关联的所述温度阈值的相应温度；以及
通过提高所述时钟信号的所述频率来更改所述时钟信号的所述频率，以提高所述存储器块的所述存储单元的读性能或写性能。
18.根据权利要求15所述的片上系统，其中所述基于温度的存储器管理器还被实施为基于所述比较的结果，更改电压，所述存储器块以所述电压操作，以进一步改变所述存储器块的功耗。
19.根据权利要求15所述的片上系统，其中所述温度传感器以与所述存储器块的所述存储单元相同的工艺技术流程被制造。
20.根据权利要求15所述的片上系统，其中：
所述存储器块的所述多个区域的相应温度的所述温度图包括跨所述存储器块的温度梯度；或者
所述基于温度的存储器管理器还被实施为：通过使用以下之一来生成所述存储器块的所述多个区域的相应温度的所述温度图：人工智能、内插、外插、响应表面分析或统计学习。
CN201910100795.6A 2018-05-29 2019-01-31 基于温度的存储器管理的装置和方法 Active CN110543280B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862677465P 2018-05-29 2018-05-29
US62/677,465 2018-05-29

Publications (2)

Publication Number Publication Date
CN110543280A CN110543280A (zh) 2019-12-06
CN110543280B true CN110543280B (zh) 2024-08-06

Family

ID=68693719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910100795.6A Active CN110543280B (zh) 2018-05-29 2019-01-31 基于温度的存储器管理的装置和方法

Country Status (2)

Country Link
US (1) US10928870B2 (zh)
CN (1) CN110543280B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174428A2 (en) * 2019-02-26 2020-09-03 Marvell Asia Pte, Ltd. Cache management of logical-physical translation metadata
US11281400B2 (en) 2019-04-16 2022-03-22 Micron Technology, Inc. Temperature-based storage system organization
KR102716349B1 (ko) * 2019-06-14 2024-10-11 삼성전자주식회사 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
US11211140B1 (en) * 2019-09-24 2021-12-28 Facebook Technologies, Llc Device authentication based on inconsistent responses
TWI694456B (zh) * 2019-12-03 2020-05-21 華騰國際科技股份有限公司 反及閘型快閃記憶體控制系統及其方法
US11144421B2 (en) * 2019-12-31 2021-10-12 Micron Technology, Inc. Apparatus with temperature mitigation mechanism and methods for operating the same
US11942174B2 (en) * 2021-02-09 2024-03-26 Micron Technology, Inc. Topology-based retirement in a memory system
US20230061037A1 (en) * 2021-09-01 2023-03-02 Micron Technology, Inc. Apparatus with power-based data protection mechanism and methods for operating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488751A (zh) * 2009-01-23 2009-07-22 凯涛电子（上海）有限公司 温度频率校正装置的测量系统和方法
CN103514011A (zh) * 2012-06-21 2014-01-15 苹果公司 热控制装置和方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7124052B2 (en) * 2004-04-08 2006-10-17 Infineon Technologies Ag Multichip package with clock frequency adjustment
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7755965B2 (en) * 2008-10-13 2010-07-13 Seagate Technology Llc Temperature dependent system for reading ST-RAM
US20100138684A1 (en) * 2008-12-02 2010-06-03 International Business Machines Corporation Memory system with dynamic supply voltage scaling
JP2012515376A (ja) * 2009-01-12 2012-07-05 ラムバス・インコーポレーテッド クロック転送低電力シグナリングシステム
JP2013050818A (ja) * 2011-08-30 2013-03-14 Toshiba Corp メモリシステム
JP5807508B2 (ja) * 2011-10-24 2015-11-10 株式会社ソシオネクスト 発振回路を有するマイクロコントローラ
US9355929B2 (en) * 2012-04-25 2016-05-31 Sandisk Technologies Inc. Data storage based upon temperature considerations
CN103869909A (zh) * 2012-12-11 2014-06-18 鸿富锦精密工业（深圳）有限公司 自动调整工作频率的电子装置和方法
KR102140783B1 (ko) * 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
JP2015041395A (ja) * 2013-08-20 2015-03-02 キヤノン株式会社 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
CN104792438B (zh) * 2014-01-17 2018-03-30 上海宝信软件股份有限公司 电子组件生命期监测系统
CN103811048B (zh) * 2014-02-26 2017-01-11 上海新储集成电路有限公司 一种混合存储器结构的低功耗刷新方法
US20150279472A1 (en) * 2014-03-26 2015-10-01 Intel Corporation Temperature compensation via modulation of bit line voltage during sensing
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
US9640242B1 (en) * 2015-12-02 2017-05-02 Qualcomm Incorporated System and method for temperature compensated refresh of dynamic random access memory
US9799387B1 (en) * 2016-12-21 2017-10-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits with programmable memory cells and methods for programming the same
US11016545B2 (en) * 2017-03-29 2021-05-25 Western Digital Technologies, Inc. Thermal throttling for memory devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488751A (zh) * 2009-01-23 2009-07-22 凯涛电子（上海）有限公司 温度频率校正装置的测量系统和方法
CN103514011A (zh) * 2012-06-21 2014-01-15 苹果公司 热控制装置和方法

Also Published As

Publication number Publication date
US10928870B2 (en) 2021-02-23
US20190369685A1 (en) 2019-12-05
CN110543280A (zh) 2019-12-06

Similar Documents

Publication Publication Date Title
CN110543280B (zh) 基于温度的存储器管理的装置和方法
Patel et al. The reach profiler (reaper) enabling the mitigation of dram retention failures via profiling at aggressive conditions
Kim et al. Revisiting rowhammer: An experimental analysis of modern dram devices and mitigation techniques
Kim et al. Solar-DRAM: Reducing DRAM access latency by exploiting the variation in local bitlines
Olgun et al. QUAC-TRNG: High-throughput true random number generation using quadruple row activation in commodity DRAM chips
US9323304B2 (en) Dynamic self-correcting power management for solid state drive
US9620202B2 (en) Reduction or elimination of a latency penalty associated with adjusting read thresholds for non-volatile memory
JP2014154169A (ja) リテンションドリフト履歴ベースの不揮発性メモリ読出し閾値最適化
US20160154449A1 (en) System on chips for controlling power using workloads, methods of operating the same, and computing devices including the same
US9916265B2 (en) Traffic rate control for inter-class data migration in a multiclass memory system
US9196384B2 (en) Memory subsystem performance based on in-system weak bit detection
US10572183B2 (en) Power efficient retraining of memory accesses
US10007310B2 (en) Circuits and methods providing calibration for temperature mitigation in a computing device
US10796977B2 (en) Method and apparatus to control temperature of a semiconductor die in a computer system
DE102021126634A1 (de) Speichervorrichtung, Speichersystem und Betriebsverfahren
CN113302583B (zh) 存储器子系统的温度的估计
Sayed et al. Process variation and temperature aware adaptive scrubbing for retention failures in STT-MRAM
Patel et al. A case for transparent reliability in DRAM systems
JP2019128948A (ja) 集積回路装置及びストレージ装置
US10337932B2 (en) Adaptive method for calibrating multiple temperature sensors on a single semiconductor die
Chang et al. Voltron: Understanding and Exploiting the Voltage-Latency-Reliability Trade-Offs in Modern DRAM Chips to Improve Energy Efficiency
Sasan et al. History & Variation Trained Cache (HVT-Cache): A process variation aware and fine grain voltage scalable cache with active access history monitoring
Taassori et al. Exploring a brink-of-failure memory controller to design an approximate memory system
US11868254B2 (en) Using epoch counter values for controlling the retention of cache blocks in a cache
Patel et al. Rethinking the Producer-Consumer Relationship in Modern DRAM-Based Systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201224

Address after: Hamilton, Bermuda Islands

Applicant after: Marvell International Ltd.

Address before: Saint Michael

Applicant before: MARVELL WORLD TRADE Ltd.

Effective date of registration: 20201224

Address after: Ford street, Grand Cayman, Cayman Islands

Applicant after: Kaiwei international Co.

Address before: Hamilton, Bermuda Islands

Applicant before: Marvell International Ltd.

Effective date of registration: 20201224

Address after: Singapore City

Applicant after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Applicant before: Kaiwei international Co.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant