CN110534521A - 基于闪存技术的非易失性光波导干涉单元 - Google Patents

基于闪存技术的非易失性光波导干涉单元 Download PDF

Info

Publication number
CN110534521A
CN110534521A CN201910712089.7A CN201910712089A CN110534521A CN 110534521 A CN110534521 A CN 110534521A CN 201910712089 A CN201910712089 A CN 201910712089A CN 110534521 A CN110534521 A CN 110534521A
Authority
CN
China
Prior art keywords
layer
source electrode
floating gate
drain electrode
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910712089.7A
Other languages
English (en)
Other versions
CN110534521B (zh
Inventor
李燕
陈伟伟
汪鹏君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201910712089.7A priority Critical patent/CN110534521B/zh
Publication of CN110534521A publication Critical patent/CN110534521A/zh
Application granted granted Critical
Publication of CN110534521B publication Critical patent/CN110534521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Abstract

本发明公开了一种基于闪存结构的非易失性光波导干涉单元。光波导置于缓冲层中间，且位于衬底和背栅阻挡层之间；在缓冲层和背栅阻挡层之间设置有浮栅层，浮栅层一侧向源极延伸且延伸到源极下方但不延伸到缓冲层和背栅阻挡层的外边沿，浮栅层另一侧向漏极延伸但延伸到漏极下方，在遂穿层和漏极之间设置有电荷控制层，电荷控制层一侧延伸到漏极外边沿，电荷控制层另一侧向源极延伸但不接触源极。本发明可对光波导内传输的光信号进行非易失性调控，可消除维持传输状态过程中所产生的功耗，从而有助于降低光通信网络的能耗；具有良好的CMOS工艺兼容性，易于实现大规模集成。

Description

基于闪存技术的非易失性光波导干涉单元
技术领域
本发明涉及集成光电子学领域的一种光学结构单元，特别涉及一种基于闪存技术的非易失性光波导干涉单元。
背景技术
随着大数据、物联网和人工智能的出现，提升处理速度、降低能耗是目前计算系统的发展趋势。大规模光子集成回路具有提高集成度和降低功耗的潜力，且具有系统可重构特性，已被广泛应用于工业领域，例如以超低功耗直接加速矩阵计算，实现高性能的光计算模块。其中光计算模块利用光子传输的高稳定性、强并行能力及纠错设计简单的特点，实现高效率的矩阵-向量或张量-矩阵的密集矩阵计算。而矩阵计算是光计算模块的主要能耗产生部分，若该部分的器件具有非易失的数据保持性能，即无须持续供电，可进一步降低总功耗。即调试好的光学链路，理论上能实现几乎零能耗，仅在切换状态时需消耗一定的能量。同时，结合非易失存储特性以及可重构特性的光子存储器件，可避免到外部存储器的通信路径需求；将光折变存储和处理层相结合，对高复杂度、大数据量计算进行实时并行处理，实现更高性能计算。因此，深入探讨非易失性的光波导干涉单元具有重要意义。将微纳加工精度高和成本低的闪存技术引入光器件中,可弥补光存储器制作工艺上存在的可靠性及可重复性低的问题。同时，受益于与CMOS制造技术的兼容性，可最大化提升成本效益。
石墨烯具有良好的电学、光学特性，利用石墨烯大带宽可调及强光-物质相互作用能力，有助于提高存储级别之间的差异，扩大对光波的调控范围并增加存储级数。而且其优异的电学特性可提高器件的耐受、稳定性以及垂直方向上的进一步缩放；同时，可避免由于传统浮栅层(多晶硅)与光波导折射率相近而产生的插入损耗。
发明内容
为了解决背景技术中存在的问题，本发明的目的在于提供一种基于闪存技术的非易失性硅基光波导干涉单元，即光传输信号存储。
本发明借助闪存技术的非易失性存储特性和浮栅层材料较强的光-物质作用，设计了特殊的浮栅层和电荷控制层，可有效地实现对光信号的非易失性调控。并在移除外部电脉冲后，继续维持原来光信号的传输状态，若将其应用于光学信息交换系统中，可有效降低光信息传输过程中的能耗，利于绿色节能及环保。
本发明采用的技术方案如下：
本发明包括从下到上依次布置的衬底、缓冲层、背栅阻挡层和遂穿层，源极和漏极分别布置在遂穿层上表面的两侧，源极和漏极连接到外部电源；光波导置于缓冲层中间，且位于衬底和背栅阻挡层之间；在缓冲层和背栅阻挡层之间设置有浮栅层，浮栅层一侧向源极延伸且延伸到源极下方但不延伸到缓冲层和背栅阻挡层的外边沿，浮栅层另一侧向漏极延伸但延伸到漏极下方；在遂穿层和漏极之间设置有电荷控制层，电荷控制层一侧延伸到漏极外边沿，电荷控制层另一侧向源极延伸但不接触源极。
本发明的浮栅层置于背栅阻挡层与隧穿层之间，且与漏极在横向上有一定的距离，用以存储电荷；电荷控制层置于漏极与浮栅层之间，且与源极保持适当的距离。
在漏极施加一外部电脉冲，电荷从电荷控制层通过电极控制层/隧穿层势垒隧穿进入浮栅层。由于浮栅层对外绝缘即电荷处于深势阱中，因此可长期存储隧穿进入其内部的电荷。同时，由于浮栅层的介电常数随电荷浓度的变化而改变，因此，根据光学近场效应，通过施加适当的外部电脉冲，即可对光波导的内的传输模式进行调控。
在漏极与源极之间施加适当的电脉冲，电荷控制层内的电荷可通过电荷控制层/隧穿层势垒隧穿至浮栅层；同时由于隧穿层与阻挡层的绝缘性质，浮栅层内的电荷处于一个深势阱内。因此当移除电脉冲后，隧穿进入的电荷被存储于浮栅层内，仅在施加反向电脉冲时，电荷才回落至电荷控制层。利用光学近场效应，存储于浮栅层内的电荷变化量可对光波导内传输的光波进行非易失性的调控。
所述的电荷控制层和源极之间存在间隙，具体设置间隙为大于或等于1μm。
所述的浮栅层的材料为易于调控且介电常数随电荷浓度变化而改变的材料构成，具体为透明导电的石墨烯材料，避免延伸至漏极以下；所述的电荷控制层的材料为导电材料，具体为透明导电的石墨烯材料或者金属材料，避免接触源极。
石墨烯有较好的导电特性，和较大的功函数，不仅可以实现电可调，还可以防止在擦除电荷时产生漏电流；石墨烯的质量较小，可以有效的减小电荷控制栅对缓冲层及背栅阻挡层的机械应力。
所述的浮栅层和电荷控制层在上下竖直方向存在重叠。即浮栅层的一部分位于电荷控制层的下方，且重叠部分位于波导的正上方。
所述的浮栅层、隧穿层和电极控制层形成极板电容结构，且极板电容结构与光波导的距离小于10nm，远小于工作波长(1550nm)，构成极板电容结构的任一层的材料介电常数变化均会影响光波导内的传输模式，对光波导内传输的光信号产生调控效果；且各层作用效果可叠加，能进一步增加存储级数。
所述的衬底、缓冲层分别采用SOI、氧化硅材料。背栅阻挡层、遂穿层均采用高κ氧化物，例如氧化铪、氧化铝等；也可采用具有绝缘特性的二维材料，如氮化硼等。
所述的源极和漏极采用金属材料，如铝、金、银、铜等。
所述的光波导开关应用于光网络、光互连以及光子神经形态计算芯片等。
本发明具有的有益效果及特点在于：
本发明利用闪存技术对光信息进行存储与调控的特性，同时利用构成浮栅层材料较强的光-物质作用性质，实现了非易失性的多级光信息存储结构。
本发明作为一种构成光交叉复用及链接的低功耗光学器件，具有闪存结构的非易失性电荷存储特性及浮栅层的折射率随电荷存储浓度的变化而改变的特性，可对光波导内传输的光信号进行非易失性调控。
本发明为基于闪存技术的非易失性硅基光子存储器，属于电光可调器件，光电元件可模块化，可沿用目前成熟的CMOS工艺技术，易与硅光子芯片集成。并且，本发明仅需采用老旧的微电子工艺即可提升传统半导体芯片的计算能力，因此，其未来具有极大的工艺微缩空间。
本发明器件可消除维持传输状态过程中所产生的功耗，仅在传输状态切换时消耗能量，从而有助于降低光通信网络的能耗；同时该器件具有良好的CMOS工艺兼容性，易于实现大规模集成。
附图说明
图1a是本发明非易失性光波导干涉单元的三维立体图。
图1b是本发明非易失性光波导干涉单元的俯视图。
图2是本发明非易失性光波导干涉单元A-A’的剖面图。
图3是应用本发明结构的实例图之一。
图4a是应用本发明结构的实例图之二。
图4b是应用本发明结构的实例图之二。
图中：1、源极，2、漏极，3、浮栅层，4、电荷控制层，5、隧穿层，6、背栅阻挡层，7、缓冲层，8、衬底，9、光波导。
具体实施方式
下面结合附图及具体实施例对本发明作进一步详细说明。
如图1和图2所示，具体实施的干涉器件包括从下到上依次布置的衬底8、缓冲层7、背栅阻挡层6和遂穿层5，源极1和漏极2分别布置在遂穿层5上表面的两侧，源极1和漏极2分别延伸到遂穿层5上表面的两侧边缘，源极1和漏极2连接到外部电源，外部电源产生电脉冲施加到源极1和漏极2之间；光波导9置于缓冲层7中间，缓冲层7填充在光波导9周围，且位于衬底8和背栅阻挡层6之间。
如图1和图2所示，本发明在缓冲层7和背栅阻挡层6之间设置有浮栅层3，在垂直于光波导9传播方向的方向上，浮栅层3一侧向源极1延伸且延伸到源极1下方但不延伸到缓冲层7和背栅阻挡层6的外边沿，浮栅层3另一侧向漏极2延伸但延伸到漏极2下方，浮栅层3用于长期存储电荷，即非易失性调控浮栅层的介电常数。
在遂穿层5和漏极2之间设置有电荷控制层4，电荷控制层4用于调控浮栅层3内的存储电荷浓度，电荷控制层4一侧延伸到漏极2外边沿，由于遂穿层5和漏极2边沿对齐，也即延伸到遂穿层5的外边沿，电荷控制层4另一侧向源极1延伸但不接触源极1。
具体实施中将背栅阻挡层6、浮栅层3、遂穿层5、电荷控制层4依次生长于光波导9上。浮栅层3和电荷控制层4在上下竖直方向存在重叠。即浮栅层3的一部分位于电荷控制层4的下方，或者电荷控制层4的一部分位于浮栅层3的上方。
浮栅层3及电荷控制层4的介电常数与其内部的电荷浓度有关，而电荷浓度随隧穿电流的变化而改变，因此，在不同的外加电压下，其介电常数不同。
在漏极2(-)和源极1(+)施加一电脉冲，电荷控制层4内的电子由于该瞬时脉冲的作用，通过电荷控制层4/遂穿层5势垒，遂穿并存储于浮栅层3内；同时，由于浮栅层3置于绝缘材料中，因此其内部的电荷处于深势阱中，可实现电子的长期存储；且仅在漏极2和源极1施加反向电脉冲时，电子回落至电荷控制层4。根据光学近场效应，浮栅层3内存储电荷浓度的变化，即其介电常数改变，影响传输光场的光学性质并改变波导内的模式分布，实现对光波导内传输光信号的非易失性调控。并利用浮栅层3/隧穿层5/电极控制层4构成的平行板电容结构，可进一步扩大调控范围，即增加非易失性的存储级数。
将本发明与Mach-Zehder干涉器、微环等光学器件相结合，实现对光波的非挥发性调控。
例如，将本发明置入Mach-Zehder干涉仪的一控制臂(图3中虚线部分)，如图4a，入射光经过分束器后，均分为2束；如果不加电压，控制臂不工作，输入光波经右边的合束器后从输出端口输出；如果在控制臂上加合适的脉冲电压，使得经过两臂的光信号的相位差为π，基本无光信号从输出端口输出。
再如，若将本发明置入2×2微环谐振腔，如图4b，光信号从A口输入后，从直通端B口输出；若施加一合适的电脉冲，可将光信号切换至C端口输出，实现光切换。同时，均无需施加持续的电压来维持各传输状态，因此有助于降低器件的功耗，实现光学干涉器件的非易失性调控。
本发明的实施例如下：
实施例1：
如图2所示，本发明包括源极1、漏极2、浮栅层3、电荷控制层4、隧穿层5、背栅阻挡层6、缓冲层7、衬底8、光波导9；
源极1、漏极2均采用铝，隧穿层5、背栅阻挡层6均采用氧化铪；缓冲层7、衬底8、光波导9分别氧化硅、SOI、硅。
本发明采用石墨烯作为浮栅层3，置于遂穿层5和背栅阻挡层6之间；透明导电材料作为电荷控制层4，置于遂穿层5和漏极2之间。
浮栅层3位于波导的正上方，距离源极的横向尺寸为w3＝0.5μm，距离漏极的横向尺寸为w4＝1μm；电荷控制层4的宽度为w2＝3μm，距离源极的横向尺寸为w1＝1μm。
当在源极1和漏极2之间加一适当的电脉冲，透明导电材料内的电子隧穿进入并存储于浮栅层3内，根据Kubo公式可计算得到石墨烯层的光学电导率及介电常数的变化量；再根据光学近场理论可计算得到光波导内传输模式的有效折射率变化量，从而实现光学器件相位及强度的非易失性调控。
由理论仿真可得，透明导电材料采用ITO，其衰减系数为3dB/um，其电场|Ey|的传输分布，如图3所示，实现20dB的衰减光波导长度仅需约为7μm。若将该结构单元置于2×2微环内，可实现32dB的开关消光比。
实施例2：
如图2所示，本发明包括源极1、漏极2、浮栅层3、电荷控制层4、隧穿层5、背栅阻挡层6、缓冲层7、衬底8、光波导9。
源极1、漏极2均采用铝，隧穿层5、背栅阻挡层6均采用氧化铪；缓冲层7、衬底8、光波导9分别氧化硅、SOI、硅。采用石墨烯作为浮栅层3，置于遂穿层5和背栅阻挡层6之间；金属作为电荷控制层4，置于遂穿层5和漏极2之间。
浮栅层3位于波导的正上方，距离源极的横向尺寸为w3＝0.5μm，距离漏极的横向尺寸为w4＝1μm；电荷控制层4的宽度为w2＝3μm，距离源极的横向尺寸为w1＝1μm。
隧穿层5和背栅阻挡层6均为氧化物，构成金属-氧化物-光波导结构，即该结构可支持表面等离子波的传输，而表面等离子波的吸收系数远大于一般的光波，可实现较强的光衰减器。
实施例3：
如图2所示，本发明包括源极1、漏极2、浮栅层3、电荷控制层4、隧穿层5、背栅阻挡层6、缓冲层7、衬底8、光波导9。
源极1、漏极2均采用铝，隧穿层5、背栅阻挡层6均采用氧化铪；缓冲层7、衬底8、光波导9分别氧化硅、SOI、硅。
本发明采用石墨烯层A作为浮栅层3，置于遂穿层5和背栅阻挡层6之间；石墨烯层B作为电极控制层4，置于遂穿层5和漏极2之间，形成石墨烯层A/遂穿层5/石墨烯层B平行板电容结构，即类双层石墨烯结构，其光-物质相互作用的效果翻倍，可进一步扩大调控范围，增加非易失性存储级数。
浮栅层3位于波导的正上方，距离源极的横向尺寸为w3＝0.5μm，距离漏极的横向尺寸为w4＝1μm；电荷控制层4的宽度为w2＝3μm，距离源极的横向尺寸为w1＝1μm。
由仿真实验数据可得，将该结构置于Mach-Zehder干涉仪内，图4a，可通过控制施加于漏极的电脉冲，使石墨烯工作于泡利阻塞区内，即透明区域。可使一臂的有效折射率的实部变化为0.0165，臂长仅需47μm即可实现π相位变化，吸收系数为约为0.04dB/μm。
因此，将本发明的非易失性光波导干涉单元置入于光学器件，如Y分支器、Mach-Zehder干涉器、微环、耦合器等，可对光学性质实现非易失性的调控。
上述具体实施方式用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。

Claims (8)

1.一种基于闪存技术的非易失性光波导干涉单元，其特征在于：包括从下到上依次布置的衬底(8)、缓冲层(7)、背栅阻挡层(6)和遂穿层(5)，源极(1)和漏极(2)分别布置在遂穿层(5)上表面的两侧，源极(1)和漏极(2)连接到外部电源；光波导(9)置于缓冲层(7)中间，且位于衬底(8)和背栅阻挡层(6)之间；在缓冲层(7)和背栅阻挡层(6)之间设置有浮栅层(3)，浮栅层(3)一侧向源极(1)延伸且延伸到源极(1)下方但不延伸到缓冲层(7)和背栅阻挡层(6)的外边沿，浮栅层(3)另一侧向漏极(2)延伸但延伸到漏极(2)下方；在遂穿层(5)和漏极(2)之间设置有电荷控制层(4)，电荷控制层(4)一侧延伸到漏极(2)外边沿，电荷控制层(4)另一侧向源极(1)延伸但不接触源极(1)。
2.根据权利要求1所述的一种基于闪存技术的非易失性光波导干涉单元，其特征在于：所述的电荷控制层(4)和源极(1)之间存在间隙。
3.根据权利要求1所述的一种基于闪存技术的非易失性光波导干涉单元，其特征在于：所述的浮栅层(3)的材料为易于调控且介电常数随电荷浓度变化而改变的材料构成；所述的电荷控制层(4)的材料为导电材料。
4.根据权利要求1所述的一种基于闪存技术的非易失性光波导干涉单元，其特征在于：所述的浮栅层(3)和电荷控制层(4)在上下竖直方向存在重叠。
5.根据权利要求1所述的一种基于闪存技术的非易失性光波导干涉单元，其特征在于：所述的浮栅层(3)、隧穿层(5)和电极控制层(4)形成极板电容结构，且极板电容结构与光波导(9)的距离小于10nm，构成极板电容结构的任一层的材料介电常数变化均会影响光波导(9)内的传输模式，对光波导(9)内传输的光信号产生调控效果；且各层作用效果可叠加，能进一步增加存储级数。
6.根据权利要求1所述的一种基于闪存技术的非易失性光波导干涉单元，其特征在于：所述的衬底(8)、缓冲层(7)分别采用SOI、氧化硅材料。
7.根据权利要求1所述的一种基于闪存技术的非易失性光波导干涉单元，其特征在于：所述的源极(1)和漏极(2)采用金属材料。
8.根据权利要求1所述的一种基于闪存技术的非易失性光波导干涉单元，其特征在于：所述的光波导开关应用于光网络、光互连以及光子神经形态计算芯片等。
CN201910712089.7A 2019-08-02 2019-08-02 基于闪存技术的非易失性光波导干涉单元 Active CN110534521B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910712089.7A CN110534521B (zh) 2019-08-02 2019-08-02 基于闪存技术的非易失性光波导干涉单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910712089.7A CN110534521B (zh) 2019-08-02 2019-08-02 基于闪存技术的非易失性光波导干涉单元

Publications (2)

Publication Number Publication Date
CN110534521A true CN110534521A (zh) 2019-12-03
CN110534521B CN110534521B (zh) 2022-06-28

Family

ID=68661360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910712089.7A Active CN110534521B (zh) 2019-08-02 2019-08-02 基于闪存技术的非易失性光波导干涉单元

Country Status (1)

Country Link
CN (1) CN110534521B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314543A (zh) * 2020-04-28 2021-08-27 长江存储科技有限责任公司 三维存储器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140105553A1 (en) * 2012-10-17 2014-04-17 Medrad, Inc. Graphene photonic device
CN104062775A (zh) * 2014-06-30 2014-09-24 浙江大学 非挥发性的光学记忆单元
CN106324869A (zh) * 2016-11-16 2017-01-11 电子科技大学 基于石墨烯的微带线行波吸收型光调制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140105553A1 (en) * 2012-10-17 2014-04-17 Medrad, Inc. Graphene photonic device
CN104062775A (zh) * 2014-06-30 2014-09-24 浙江大学 非挥发性的光学记忆单元
CN106324869A (zh) * 2016-11-16 2017-01-11 电子科技大学 基于石墨烯的微带线行波吸收型光调制器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YAN LI ET AL: "《Graphene-Based Floating-Gate Nonvolatile Optical Switch》", 《IEEE PHOTONICS TECHNOLOGY LETTERS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314543A (zh) * 2020-04-28 2021-08-27 长江存储科技有限责任公司 三维存储器及其制备方法
CN113314543B (zh) * 2020-04-28 2023-08-08 长江存储科技有限责任公司 三维存储器及其制备方法

Also Published As

Publication number Publication date
CN110534521B (zh) 2022-06-28

Similar Documents

Publication Publication Date Title
CN102591041B (zh) 石墨烯薄膜d型光纤集成式在线电光调制器
CN102565955B (zh) 电可调谐光栅耦合器
CN103439807A (zh) 石墨烯的低折射率差波导调制器及制备方法
JP2019008163A (ja) 電界吸収型光変調器
CN101135749A (zh) 双电容金属氧化物半导体硅基高速高调制效率电光调制器
CN110989216B (zh) 一种新型石墨烯光调制器结构设计
CN112068335B (zh) 一种掺杂结构阵列及光调制器
CN106707657A (zh) 一种基于微环谐振器的控制交换门光学逻辑器件
CN105676484A (zh) 基于ito材料的吸收型光调制器结构
CN110147000A (zh) 一种基于掩埋型石墨烯电极的有机聚合物光波导吸收型光调制器
JP2018173539A (ja) 電気光学変調器
CN110534521A (zh) 基于闪存技术的非易失性光波导干涉单元
US6483954B2 (en) Method and apparatus for coupling to regions in an optical modulator
JPWO2013146620A1 (ja) 光機能素子及びその製造方法
CN102124395A (zh) 基于表面等离子体激元的光调制器
CN105759533A (zh) 一种硅基电光逻辑或/或非门
CN112363331B (zh) 一种硅基铌酸锂混合电光调制器
CN102522995A (zh) 一种硅基集成化的二位二进制电光编码器
CN113900280A (zh) 偏振无关的光开关
CN105759534A (zh) 一种硅基电光逻辑与/与非门
CN103595419A (zh) 一种n位二进制电光奇偶校验器
CN115421246A (zh) 一种基于soi上gst纳米点的强度调制器
JP7430812B2 (ja) 光変調器及び関連機器
CN108287417B (zh) 一种宽谱光功率分束器及功率分配方法
CN106647101B (zh) 电光逻辑或非门

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant