CN110475045A - 比例锁相同步电子装置 - Google Patents

比例锁相同步电子装置 Download PDF

Info

Publication number
CN110475045A
CN110475045A CN201910857249.7A CN201910857249A CN110475045A CN 110475045 A CN110475045 A CN 110475045A CN 201910857249 A CN201910857249 A CN 201910857249A CN 110475045 A CN110475045 A CN 110475045A
Authority
CN
China
Prior art keywords
resistance
voltage
switch
signal
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910857249.7A
Other languages
English (en)
Other versions
CN110475045B (zh
Inventor
焦杰
李卫国
赵虢睿
杜金铎
潘会悦
郭剑飞
赵志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin Radio And Television Research Institute (science And Technology Information Center Of Jilin Radio And Television Bureau)
Original Assignee
Jilin Radio And Television Research Institute (science And Technology Information Center Of Jilin Radio And Television Bureau)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin Radio And Television Research Institute (science And Technology Information Center Of Jilin Radio And Television Bureau) filed Critical Jilin Radio And Television Research Institute (science And Technology Information Center Of Jilin Radio And Television Bureau)
Priority to CN201910857249.7A priority Critical patent/CN110475045B/zh
Publication of CN110475045A publication Critical patent/CN110475045A/zh
Application granted granted Critical
Publication of CN110475045B publication Critical patent/CN110475045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

比例锁相同步电子装置，涉及电子控制技术和广播电视领域，解决现有延迟方法在应用过程中需要调整多个子系统，导致系统应用效率低的问题，本发明的装置运用于精密时间预测同步系统，可以自动匹配传输电缆的长度，按延迟比例为各个子系统重建同步信号。即不需要测量实际电缆有多长，又不需要测量信号延迟时间究竟是多少。被同步的各个子系统相互无关，任何单个子系统的改变都无需调整其他子系统。即可以产生与同步信源无延时无相位差的同步信号，也可以产生与信源相比具有固定超前或滞后量的同步信号。

Description

比例锁相同步电子装置
技术领域
本发明涉及电子控制技术和广播电视领域，具体涉及一种比例锁相同步电子装置。采用本装置，可以对多个系统所共用的统一时钟同步信号，按照同步源距离的不同而自动进行超前或滞后调整，实现各系统时钟自动精准同步。
背景技术
在广播电视及其它需要时钟同步的大型电子系统中，经常需要用一个统一的时钟信号同步多个子系统。不同子系统距离这个统一时钟信源不相同，有时可能分布于不同的楼层，时钟信号电缆可能会长达几百米。有时尽管处于同一机房，但电缆也需要通过桥架或地沟布设，实际线路长度短则几十米，长则上百米。时钟同步信号作为电磁波，在电缆中的速度大约是真空光速的三分之二，也就是每二百米大约延迟一微秒。对于采用较高同步频率的系统，引入的相位误差非常明显。当采用1MHz同步频率时，二百米电缆延迟引入相位相对误差将达到百分之百。即使是对于采用1pps同步信号的系统，因为被同步的子系统需要利用这个1pps作为基准，倍频得到高频信号，所以电缆的延迟误差将随之倍增很大。例如，同步数字广播电视发射机，把1Hz的同步信号倍频到400MHz附近，相位误差将被放大4亿倍。
目前对于同步信号被电缆延迟，修正各子系统误差的方法是采用延时方法。也就是用信号延迟装置，为近距离系统的同步信号额外增加延迟，使其与远距离的同步信号延迟量一致。在实际现场施工时，因为连接到每个子系统的电缆需要钻越各种隐蔽的沟孔，长度无法准确事先设计，所以具体延时数值只能在安装之后才能测量调整。如果在已完工的大系统中又新增加一个最远距离的子系统，那么就需要测量出新子系统的信号延迟，然后把所有其他现有子系统的延迟量全部重设一遍。也就是说整个系统需要迁就那个延时量最大的子系统，如果这个子系统的延迟量发生改变，那么所有其他子系统的参数必须全部重新设定。
运用精密时间预测同步系统，自动匹配传输电缆的长度，为各个子系统重建同步信号，即不需要测量实际电缆有多长，也不需要测量信号被延迟了多长时间，都能自适应产生与信源无延迟、相位一致的同步信号。从而实现需要同步的各个子系统相互无关，任何单个子系统的改变都无需调整其他子系统。其中的核心部件就是比例锁相同步电子装置。
发明内容
本发明为解决现有延迟方法在应用过程中需要调整多个子系统，导致系统应用效率低的问题，提供一种比例锁相同步电子装置。
比例锁相同步电子装置，包括信号A输入端，信号B输入端，信号输出端，超前滞后移动端，测试端，D触发器U1，D触发器U2，D触发器U3，D触发器U4，与门U5，与门U6，运放器U7，运放器U11，运放器U12，运放器U13，非门，或非门，T触发器，开关S1，开关S2，开关S3，电控开关S4，电控开关S5，二极管D1，二极管D2，二极管D3，电容C1，电容C2，电容C3，电容C4，电阻R1，电阻R2，电阻R3，电阻R4，电阻R5，电阻R6，电阻R7，电阻R8，电阻R9，电阻R10，电阻R12，电阻R13，电阻R14，电阻R15，电阻R16，电阻R17和电位器；
所述信号A输入端与D触发器U4的C端连接，信号B输入端与D触发器U1的C端连接；
D触发器U1的Q端同时与开关S1的1脚、或非门的C输入端以及与门的A输入端连接；D触发器U2的Q端同时与开关S1的2脚、开关S2的3脚、或非门的B输入端以及与门的B输入端连接；D触发器U3的Q端同时与开关S2的2脚、或非门的A输入端以及与门的A输入端连接；
D触发器U4的Q端同时与开关S1的3脚、开关S2的1脚、或非门的D输入端以及与门的B输入端连接；
开关S1的4脚与二极管D1的正输入端连接，二极管D1的负端与电阻R1连接；开关S2的4脚与非门的输出端连接，非门的输入端与二极管D2的负输入端连接，二极管的正端与电阻R3连接；
所述运放器U13的负输入端同时与电阻R1、电容C1以及电阻R3连接，运放器U13的正输入端与开关S3的4脚连接，运放器U13的输出端同时与电容C1以及电控开关S4的1脚连接；
开关S3的1脚同时与电阻R4以及电阻R12连接，开关S3的2脚同时与电阻R7以及电阻R10连接，开关S3的3脚同时与电阻R4以及电阻R10连接，所述电控开关S4的控制端与或非门的输出端连接，电控开关S4的2脚同时与电控开关S5的1脚以及电阻R2连接；
电控开关S5的2脚同时与电控开关S5的6脚以及电容C2连接，电控开关S5的3脚同时与电控开关S5的4脚以及电容C4连接，电控开关S5的5脚与电阻R8连接，电控开关S5的7脚与T触发器的Q端连接；
运放器U11的正输入端同时与电阻R2以及电阻R6连接，所述电阻R6同时与超前滞后移动端以及电位器的滑动端连接，运放器U11的负输入端同时与电阻R8以及电阻R5连接，运放器U11的输出端同时与电阻R5、测试端以及电阻R9连接，电阻R9同时与电阻R16以及二极管D3的正端连接；
运放器U7的正输入端同时与电阻R16以及电阻R15连接，运放器U7的负输入端同时与电阻R17、电阻R14以及运放器U12的正输入端连接，运放器U12的负输入端同时与电阻R13以及电容C3连接，运放器U12的输出端同时与电阻R15以及电容C3连接；
所述D触发器U1的D端、D触发器U2的D端、D触发器U3的D端、D触发器U4的D端、T触发器的T端、电阻R7、电阻R14、运放器U7的VCC脚以及电位器均与电源VCC连接；
所述电容C2、电容C4、电阻R17、电阻R12、运放器U7的GND脚以及电位器均与接地端GND连接；
信号输出端同时与D触发器U2的C端、D触发器U3的C端、T触发器的C端、二极管D3的负输入端以及电阻R13连接。
本发明的有益效果：本发明提供的装置运用于精密时间预测同步系统，可以自动匹配传输电缆的长度，按延迟比例为各个子系统重建同步信号。即不需要测量实际电缆有多长，又不需要测量信号延迟时间究竟是多少。被同步的各个子系统相互无关，任何单个子系统的改变都无需调整其他子系统。即可以产生与同步信源无延时无相位差的同步信号，也可以产生与信源相比具有固定超前或滞后量的同步信号。
同步信号从信源发送到接收端延迟为T，反射回到信源会延迟2T，反射延迟后的信号再次到达接收端总共产生延迟为3T，各信号的时间差与传输延迟成比例；因此在精密时间预测同步系统中，运用本发明所述的比例锁相同步电子装置，可重建产生一个与信源相比无延迟的同步信号。所述的比例锁相同步电子装置，可以利用两个同步信号，其中至少一个被延迟过，根据它们的延迟差，按比例锁相重建新的同步信号。即可以产生与同步信源无延时无相位差的同步信号，也可以产生与信源相比具有固定比例超前量，或者具有固定比例滞后量的同步信号。
附图说明
图1为本发明所述的比例锁相同步电子装置的电路原理图；
图2为本发明中信号A，信号B以及输出信号out三个信号在居中比例同步模式下的波形图；图中三个信号边沿到达的先后顺序为信号A、输出信号out、信号B，当采用等比例设计时，时间差TA＝TB；
图3为本发明中所述信号A，信号B以及输出信号out三个信号在超前比例同步模式下的波形图；图中三个信号边沿到达的先后顺序为输出信号out、信号A、信号B，当采用等比例设计时，时间差2TA＝TB；
图4为本发明所述信号A，信号B以及输出信号out三个信号在滞后比例同步模式的波形图；图中三个信号边沿到达的先后顺序为信号A、信号B、输入信号out，当采用等比例设计时，时间差TA＝2TB。
具体实施方式
具体实施方式、结合图1说明本实施方式，比例锁相同步电子装置，包括信号A输入端INA，信号B输入端INB，信号输出端OUT，超前滞后移动端VK，测试端VP，D触发器U1，D触发器U2，D触发器U3，D触发器U4，与门U5，与门U6，运放器U7，运放器U11，运放器U12，运放器U13，非门U8，或非门U9，T触发器U10，开关S1，开关S2，开关S3，电控开关S4，电控开关S5，二极管D1，二极管D2，二极管D3，电容C1至C4，电阻R1至R17和电位器W1；
所述信号A输入端INA与D触发器U4的C端连接，信号B输入端INB与D触发器U1的C端连接，信号输出端OUT同时与D触发器U2的C端、D触发器U3)的C端、T触发器U10的C端、二极管D3的负端以及电阻R13连接，D触发器U1的Q端同时与开关S1的1脚、或非门U9的C输入端以及与门U5的A输入端连接，D触发器U2的Q端同时与开关S1的2脚、开关S2的3脚、或非门U9的B输入端以及与门U5的B输入端连接，D触发器U3的Q端同时与开关S2的2脚、或非门U9的A输入端以及与门U6的A输入端连接，D触发器U4的Q端同时与开关S1的3脚、开关S2的1脚、或非门U9的D输入端以及与门U6的B输入端连接，开关S1的4脚与二极管D1的正输入端连接，开关S2的4脚与非门U8的输出端连接，非门U8的输入端与二极管D2的负输入端连接，二极管D1的负端与电阻R1连接，二极管D2的正端与电阻R3连接，运放U13的负输入端同时与电阻R1、电容C1、电阻R3连接，运放U13的正输入端与开关S3的4脚连接，运放U13的输出端同时与电容C1、电阻R2以及电控开关S5的1脚连接，开关S3的1脚同时与电阻R4以及电阻R12连接，开关S3的2脚同时与电阻R7以及电阻R10连接，开关S3的3脚同时与电阻R4以及电阻R10连接，运放U11的正输入端同时与电阻R2以及电阻R6连接，运放U11的负输入端同时与电阻R8以及电阻R5连接，运放U11的输出端同时与电阻R5、测试端VP以及电阻R9连接，或非门U9的输出端与电控开关S4的控制端连接，电控开关S4的2脚同时与电控开关S5的1脚以及电阻R2连接，超前滞后移动端VK同时与电阻R6以及电位器W1的滑动端连接，电控开关S5的2脚同时与电控开关S5的6脚以及电容C2连接，电控开关S5的3脚同时与电控开关S5的4脚以及电容C4连接，电控开关S5的5脚与电阻R8连接，电控开关S5的7脚与T触发器U10的Q端连接，电阻R9同时与电阻R16以及二极管D3的正端连接，运放U7的正输入端同时与电阻R16以及电阻R15连接，运放U7的负输入端同时与电阻R17、电阻R14以及运放U12的正输入端连接，运放U12的负输入端同时与电阻R13以及电容C3连接，运放U12的输出端同时与电阻R15以及电容C3连接，VCC分别与D触发器U1的D端、D触发器U2的D端、D触发器U3的D端、D触发器U4的D端、T触发器U10的T端、电阻R7、电阻R14、运放U7的4脚以及电位器W1连接，GND分别与电容C2、电容C4、电阻R17、运放U7的第GND脚以及电位器W1连接。
本实施方式中，由运放器U7、运放器U12、电容C3、二极管D3、电阻R9、电阻R13、电阻R14、电阻R15、电阻R16以及电阻R17组成压控三角波振荡器；三角波从运放U12的输出端产生，在信号输出端OUT可以输出方波，频率与三角波相同，占空比由R14与R17的比值决定：
设计R14＝R17，可以实现占空比为50％的方波输出，同时使R15略小于R16，目的是尽可能的提高三角波的最高电压，达到扩大压控调节范围之目的；同时还需要保证三角波的最高电压小于运放U12的最大输出电压，防止运放进入非线性区；三角波的最高波峰电压由以下公式决定：
当输出占空比为50％时，三角波的上升时间等于下降时间，并且三角波的最低电压由R15、R9+R16、以及测试端VP上的电压VP共同决定；设计R9远小于R16，可以在R9+R16中忽略R9，此时三角波的最低波谷电压为：
由此可见，三角波的最低波谷电压与电压VP成反比例线性关系，因为三角波形上升与下降的斜率都为常数，所以三角波的周期T与电压VP成正比的线性关系：
常见的其他线性压控振荡器为VF变换器，其输出频率F与输入电压成线性关系，而在本系统中，必须采用输出周期T与输入电压成比例关系的线性VT压控振荡器电路，这种线性关系对于保证锁相环路的快速收敛以及稳定工作都非常重要，若换用不是线性VT关系的压控振荡器，则会影响快速收敛性能，并且很可能在同步调整的过程中因误差修正量过大而引发自激振荡；
把U7当作电压比较器，供电正极引脚为VCC脚，供电负极引脚标号为GND脚，特别设计VCC脚联接VCC，GND脚联接GND，使电压比较的结果只能出现VCC或GND两种输出值；利用它输出的比较结果作为固定电压加在线性积分电路上，设计由电阻R9、R16以及二极管D3组成的单向积分终点控制电路，使测试端VP的电压与积分终点电压成正比的关系，产生了积分时间正比于输入电压的效果，实现线性VT压控振荡；特别设计元件参数，令R14＝R17，R13＝R16，简化得到输出信号周期T与电压VP的正比线性关系：
本实施方式中，由电控开关S4、电控开关S5、电容C4、电容C2以及电阻R8组成了开关延迟电压保持电路，在鉴相及误差积分电路工作期间，电控开关S4断开，在断开期间，电容C2以及电容C4均可维持压控振荡器的原始控制电压不变；当鉴相与误差积分电路工作结束之后，电控开关S4接通，使电容C2或电容C4上的电压变更为新的鉴相误差积分电压值；保证后续电路只得到鉴相及误差积分的结果，而不会受到积分过程的影响。
采用D触发器U1，D触发器U2，D触发器U3，D触发器U4，与门U5，与门U6，开关S1，开关S2以及或非门U9组成一个三输入双鉴相器，对信号输出端OUT产生的方波与信号A输入端INA，以及信号B输入端INB分别进行鉴相，在信号边沿鉴相期间，利用叠加双积分器计算鉴相比例误差，并且在积分误差电压上再叠加一个平移电压，实现在比例锁相基础上额外再产生一个固定超前或滞后的线性相位平移。
所述三输入双鉴相器对外部输入信号A、外部输入信号B以及压控振荡器输出out三个信号进行鉴相，用开关S1和开关S2可设置成为三种比例锁相同步工作模式；或非门U9输出信号为0时，表示正在执行鉴相误差叠加积分，在此期间，电控开关S4断开，使电容C2及电容C4上的电压在积分过程中保持不变；当或非门U9输出信号为1时，表示积分过程结束，积分结果电压经过平移，调节压控振荡器的周期用以修正输出同步信号的时间误差；
本实施方式中，两个频率都为f的信号A和信号B分别输入到输入端INA和输入端INB，并且信号A的上升沿先于信号B的上升沿到达，在电路完成锁定之后可以输出OUT信号，频率自动等于f，并且信号A与输出信号out之间存在时间差TA，out与信号B之间存在时间差TB，TA与TB存在一种固定的比例关系，这种比例关系等于叠加双积分电路的积分比例，与信号A和信号B两个信号频率或相位差的绝对大小无关；
本实施方式中所述的三种比例锁相同步工作模式分别为居中比例同步模式、超前比例同步模式以及滞后比例同步模式；三种工作模式由三个同时联动的三选一开关切换选择；当开关S1、开关S2以及S3都接通3脚时，电路工作在居中比例同步模式下，此时振荡电路输出端OUT的输出信号out的上升沿位于信号A和信号B之间；当开关S1、开关S2以及S3都接通2脚时，电路工作在超前比例同步模式下，振荡电路输出信号out的上升沿位于信号A之前；当开关S1、开关S2以及S3都接通1脚时，电路工作在滞后比例同步模式下，振荡电路输出信号out的上升沿位于信号B之后；
本实施方式中，所述叠加双积分电路由二极管D1，二极管D2，非门U8，电阻R1，电阻R3，电阻R4，电阻R7，电阻R10，电阻R12，运放U13以及开关S3组成，对时间差TA以及时间差TB进行两个方向的积分，积分时间的比例数值等于R1与R3电阻值之比；
结合图2至图4说明本实施方式，在居中比例同步模式下，时间差TA和时间差TB没有重叠部分，电路先对TA进行正向积分，然后再对TB进行反向积分；
在超前比例同步模式下，时间差TA和时间差TB的前半部分发生重叠，电路在对TA进行反向积分的同时，也对TB进行正向叠加积分，当TA结束之后再单独对TB进行正向积分；
在滞后比例同步模式下，时间差TA的后半部分和时间差TB发生重叠，电路先对TA进行反向积分，当TB到达时继续保持对TA进行反向积分，同时开始对TB进行正向叠加积分；不论在哪种工作模式下，若经过反正双向积分之后，积分电路输出电压仍可回复到积分之前的初始值，则都表明TA和TB的比例已经达到锁定要求，没有误差需要调整；
所述叠加双积分电路的积分时间比例数值等于R1:R3；当电路进入稳定锁定状态之后，若信号输出端OUT输出的信号与信号A输入端INA信号边沿的时间差为TA，信号输出端OUT输出的信号与信号B输入端INB信号边沿的时间差为TB，则TA与TB之间存在固定的比例关系；这种比例关系即与信号的频率无关，又与信号A和信号B之前的相位差无关；
在居中比例同步模式下，TA与TB之间的比例关系为：
若把本发明所述电路以居中比例同步模式用于精密时间预测同步系统，因发送与反射信号经历的线路等长，二者延时相同，因此时间比例为1:1，可采用等比例设计，也就是令R1＝R3即可；
在滞后比例同步模式下，TA与TB之间的比例关系为：
若把本发明所述电路以滞后比例同步模式用于精密时间预测同步系统，因发送与反射信号经历的线路等长，二者延时相同，因此预测一个输出信号滞后于TB并且滞后量与TA-TB的比例为1:1，可采用等比例设计，也就是需要令R1＝R3即可；
在超前比例同步模式下，TA与TB之间的比例关系为：
若把本发明所述电路以超前比例同步模式用于精密时间预测同步系统，因发送与反射信号经历的线路等长，二者延时相同，因此预测一个输出信号超前于TA并且超前量与TB-TA的比例为1:1，可采用等比例设计，也就是需要令R1＝R3即可；
在居中比例同步模式下，正向积分与反向积分时间相同，积分电流也必须相同才能在双向积分之后返回初始电压，因此需要R7+R10＝R4+R12；在超前比例同步模式下，TB＝2TA，电路先对TA和TB进行叠加积分，积分电流等于电阻R3中电流I3减去电阻R1中电流I1；在TB单独积分时，积分电流等于I1；因为R1＝R3，所以要求运放正输入端电压等于VCC的2/3；
在滞后比例同步模式下，TA＝2TB，电路先对TA进行反向积分，积分电流等于电阻R3的电流I3，在TB到达后，对TA和TB进行叠加积分，积分电流等于电阻R1中电流I1减去电阻R3中电流I3；因为R1＝R3，所以要求运放正输入端电压等于VCC的1/3；
在三种不同模式下，由开关S3切换分压电阻R7，R10，R4，R12，这几个电阻值之比为：
R7:R10:R4:R12＝2:1:1:2
所述叠加双积分电路具有正反两个积分方向，积分常数由电阻R1、R3以及电容C1共同决定；若积分常数较大，则会导致锁定变慢；如果积分常数过小，那么可能会出现两种故障；一种是运放U13工作点进入非线性区；另一种是因误差调整过大而引起自激振荡；
为了保证运放U13始终工作在线性区，并尽可能扩大它的动态范围，设计压控振荡器在VCC/2时输出频率接近输入信号频率；并保证时间常数τ＝R1C1足够大，使叠加积分以及单独积分期间U13输出电压不会接近VCC或GND；
为了尽可能实现快速锁定，需要设计时间常数小一些；当时间比例误差为Δ，将产生的积分电压：
若将此电压反馈施加于压控振荡器，引起周期变化量超过了2Δ，则会引发振荡；因此电路不会自激的临界自激元件极限参数可用以下公式计算：
RlCl≥2C3R15
本实施方式中，由电控开关S5，电容C2，电容C4，运放U11，电阻R2，电阻R5，电阻R6，电阻R8，T触发器U10组成的开关延迟加减求和电路，具备所述快速收敛方式；这种方式与传统锁相环反馈环路特性完全不同，可由以下公式描述；
TN+1＝TN-2dN+1+ΔN
对于第N+1次的比例锁相过程，压控振荡器周期TN+1，数值应等于上次的周期TN减去本次测量误差ΔN+1的2倍，之后再与上次测量误差ΔN相加；
因为压控振荡器具有的VT线性关系，也就是时间TN以及时间误差ΔN均正比于输入的电压VP，所以反馈环路的电压关系为：
VN+1＝VN-2SN+l+SN
式中，SN+1为本次叠加双积分得到的电压值，SN为上一次叠加双积分得到的电压值；
当电路参数选择非常接近临界自激而没有自激时，可接近所述快速收敛方式；在此情况下，所述比例锁相同步电子装置可以接近用两个周期完成同步锁定的工作极限，实现快速收敛；而传统锁相环的反馈环路在处于临界阻尼状态时收敛最快，此时它仍然需要经历很多次周期才能锁定同步，比所述快速收敛方式慢得多；
本实施方式中，由运放U11，电阻R2，电阻R5，电阻R8，电阻R6，电位器W1以及超前滞后移动端VK组成固定超前或滞后的线性相位平移电路；若电位器W1滑动端位于中点，则超前滞后移动端VK电压等于VCC的一半，此时不产生平移；当VK电压改变时，等效额外制造出一个积分误差，可以使输出端OUT信号产生一个固定时间的平移；本实施方式实际用于精密时间预测同步系统时，因电路元件存在误差，测量反射时间差相关电路也存在一些固定的时间误差，对此可以调节W1或者由外部电路设置超前滞后移动端VK的电压，用所述的平移方法可抵消掉这些误差。

Claims (9)

1.比例锁相同步电子装置，包括信号A输入端(INA)，信号B输入端(INB)，信号输出端(OUT)，超前滞后移动端(VK)，测试端(VP)，D触发器U1，D触发器U2，D触发器U3，D触发器U4，与门U5，与门U6，运放器U7，运放器U11，运放器U12，运放器U13，非门(U8)，或非门(U9)，T触发器(U10)，开关S1，开关S2，开关S3，电控开关S4，电控开关S5，二极管D1，二极管D2，二极管D3，电容C1，电容C2，电容C3，电容C4，电阻R1，电阻R2，电阻R3，电阻R4，电阻R5，电阻R6，电阻R7，电阻R8，电阻R9，电阻R10，电阻R12，电阻R13，电阻R14，电阻R15，电阻R16，电阻R17和电位器(W1)；其特征是：
所述信号A输入端(INA)与D触发器U4的C端连接，信号B输入端(INB)与D触发器U1的C端连接；
D触发器U1的Q端同时与开关S1的1脚、或非门(U9)的C输入端以及与门(U5)的A输入端连接；
D触发器U2的Q端同时与开关S1的2脚、开关S2的3脚、或非门(U9)的B输入端以及与门(U5)的B输入端连接；
D触发器U3的Q端同时与开关S2的2脚、或非门(U9)的A输入端以及与门(U6)的A输入端连接；
D触发器U4的Q端同时与开关S1的3脚、开关S2的1脚、或非门(U9)的D输入端以及与门(U6)的B输入端连接；
开关S1的4脚与二极管D1的正输入端连接，二极管D1的负端与电阻R1连接；
开关S2的4脚与非门(U8)的输出端连接，非门(U8)的输入端与二极管D2的负输入端连接，二极管D2的正端与电阻R3连接；
所述运放器U13的负输入端同时与电阻R1、电容C1以及电阻R3连接，运放器U13的正输入端与开关S3的4脚连接，运放器U13的输出端同时与电容C1以及电控开关S4的1脚连接；
开关S3的1脚同时与电阻R4以及电阻R12连接，开关S3的2脚同时与电阻R7以及电阻R10连接，开关S3的3脚同时与电阻R4以及电阻R10连接，所述电控开关S4的控制端与或非门(U9)的输出端连接，电控开关S4的2脚同时与电控开关S5的1脚以及电阻R2连接；
电控开关S5的2脚同时与电控开关S5的6脚以及电容C2连接，电控开关S5的3脚同时与电控开关S5的4脚以及电容C4连接，电控开关S5的5脚与电阻R8连接，电控开关S5的7脚与T触发器(U10)的Q端连接；
运放器U11的正输入端同时与电阻R2以及电阻R6连接，所述电阻R6同时与超前滞后移动端(VK)以及电位器(W1)的滑动端连接，运放器U11的负输入端同时与电阻R8以及电阻R5连接，运放器U11的输出端同时与电阻R5、测试端(VP)以及电阻R9连接，电阻R9同时与电阻R16以及二极管D3的正端连接；
运放器U7的正输入端同时与电阻R16以及电阻R15连接，运放器U7的负输入端同时与电阻R17、电阻R14以及运放器U12的正输入端连接，运放器U12的负输入端同时与电阻R13以及电容C3连接，运放器U12的输出端同时与电阻R15以及电容C3连接；
所述D触发器U1的D端、D触发器U2的D端、D触发器U3的D端、D触发器U4的D端、T触发器(U10)的T端、电阻R7、电阻R14、运放器U7的VCC脚以及电位器(W1)均与电源VCC连接；
所述电容C2、电容C4、电阻R17、电阻R12、运放器U7的GND脚以及电位器(W1)均与接地端GND连接；
信号输出端(OUT)同时与D触发器U2的C端、D触发器U3的C端、T触发器(U10)的C端、二极管D3的负输入端以及电阻R13连接。
2.根据权利要求1比例锁相同步电子装置，其特征在于：由运放器U7、运放器U12、电容C3、二极管D3、电阻R9、电阻R13、电阻R14、电阻R15、电阻R16以及电阻R17组成压控三角波振荡器；
所述D触发器U1，D触发器U2，D触发器U3，D触发器U4，与门U5，与门U6，开关S1，开关S2以及或非门(U9)组成三输入双鉴相器；
所述二极管D1，二极管D2，非门(U8)，电容C1，电阻R1，电阻R3，电阻R4，电阻R7，电阻R10，电阻R12，运放器U13以及开关S3组成叠加双积分电路；
所述电控开关S4、电控开关S5、电容C4、以及电容C2组成开关延迟电压保持电路；
所述运放器U11，电阻R2，电阻R5，电阻R8，电阻R6，电位器(W1)以及超前滞后移动端(VK)组成固定超前或滞后的线性相位平移电路。
3.根据权利要求1所述的比例锁相同步电子装置，其特征在于：三角波从运放器U12的输出端产生，在信号输出端(OUT)输出方波D，所述方波D频率与三角波频率相同，占空比由电阻R14与电阻R17的比值决定：
设定R14＝R17，实现占空比为50％的方波输出，同时使R15的阻值小于R16的阻值，使三角波的最高电压小于运放器U12的最大输出电压，所述三角波的最高波峰电压由以下公式决定：
当输出占空比为50％时，三角波的上升时间等于下降时间，并且三角波的最低电压由R15、R9+R16、以及测试端VP上的电压VP共同决定；设定R9的阻值小于R16的阻值，所述三角波的最低波谷电压为：
获得三角波的周期T与电压VP成正比的线性关系：
将U7作为电压比较器输出的固定电压加在由电阻R13、电容C3以及运放器U12组成的线性积分电路上，设定由电阻R9、R16以及二极管D3组成单向积分终点控制电路，使测试端VP的电压与所述积分终点控制电路输出的电压成正比，设定R13＝R16，获得简化后的输出信号周期T与电压VP的正比线性关系：
4.根据权利要求2所述的比例锁相同步电子装置，其特征在于：
所述信号A和信号B是两个频率均为f的信号，分别输入到信号A输入端(INA)和信号B输入端(INB)，并且信号A的上升沿先于信号B的上升沿到达，所述三输入双鉴相器对信号A、信号B以及压控三角波振荡器输出端(OUT)的信号进行鉴相，将开关S1和开关S2设置为三种比例锁相同步工作模式；或非门(U9)输出信号为0时，所述叠加双积分电路对所述三输入双鉴相器的鉴相误差进行叠加积分，并且电控开关S4断开，使电容C2及电容C4上的电压在积分期间中保持不变；
在或非门(U9)输出信号从0跳变为1的上升沿，所述叠加双积分电路停止积分，输出电压保持为积分结束时的电压，并将所述电压作为最新一次鉴相误差积分电压；
在或非门(U9)输出信号为1时，电控开关S4接通，若电控开关S5的1脚与2脚接通，则电容C2电压等于积分结束时的电压，否则，电控开关S5的1脚与3脚接通，则电容C4电压等于积分结束时的电压；
所述开关延迟电压保持电路从电控开关S5的1脚以及5脚得到两个电压值，从1脚得到电压作为最新一次积分结束时的电压，从5脚得到电压的作为前一次的积分结束时的电压，即5脚电压信息比1脚电压信息延迟一个压控三角波振荡器的振荡周期；
所述线性相位平移电路从电控开关S5的1脚以及5脚获得两个电压，即：将所述最新一次鉴相误差积分电压与延迟一次的鉴相误差积分电压进行叠加计算，并采用电位器(W1)或向超前滞后移动端(VK)外加一个电压来额外制造出一个积分误差作为平移电压，参与叠加计算；
所述叠加计算获得的电压输出到测试端VP,控制所述压控三角波振荡器的输出信号周期；在整个电路完成锁定之后，在信号输出端(OUT)输出的信号，频率将自动等于f；
在所述固定超前或滞后的线性相位平移电路中，若电位器(W1)滑动端位于中点，则超前滞后移动端(VK)电压等于VCC的一半，所述平移电压为零，不产生平移；当超前滞后移动端(VK)电压改变时，所述平移电压不为零，等效额外制造出一个积分误差，导致输出端OUT信号在保持TA和TB比例不变的同时还具有一个固定时间的平移。
5.根据权利要求4比例锁相同步电子装置，其特征在于：所述三种比例锁相同步工作模式分别为居中比例同步模式、超前比例同步模式以及滞后比例同步模式；三种工作模式由三个同时联动的三选一开关切换选择；当开关S1、开关S2以及开关S3都接通3脚时，电路工作在居中比例同步模式下，所述压控三角波振荡器输出端OUT的上升沿位于INA和INB之间；当开关S1、开关S2以及开关S3都接通2脚时，电路工作在超前比例同步模式下，压控三角波振荡器输出端OUT的上升沿位于INA之前；当开关S1、开关S2以及开关S3都接通1脚时，电路工作在滞后比例同步模式下，所述压控三角波振荡器输出端OUT的上升沿位于INB之后。
6.根据权利要求5比例锁相同步电子装置，其特征在于：所述叠加双积分电路具有正反两个积分方向，积分时间的比例数值等于R1与R3电阻值之比；对时间差TA以及时间差TB进行两个方向的积分；
在居中比例同步模式下，时间差TA和时间差TB没有重叠部分，电路先对TA进行正向积分，然后再对TB进行反向积分；
在超前比例同步模式下，时间差TA和时间差TB的前半部分发生重叠，电路在对TA进行反向积分的同时，也对TB进行正向叠加积分，当TA结束之后再单独对TB进行正向积分；
在滞后比例同步模式下，时间差TA的后半部分和时间差TB发生重叠，电路先对TA进行反向积分，当TB到达时继续保持对TA进行反向积分，同时开始对TB进行正向叠加积分；不论在哪种工作模式下，若经过反正双向积分之后，积分电路输出电压回复到积分之前的初始值，则表明TA和TB的比例达到锁定要求。
7.根据权利要求6比例锁相同步电子装置，其特征在于：当电路进入稳定锁定状态之后，若信号输出端(OUT)输出的信号与信号A输入端(INA)信号边沿的时间差为TA，信号输出端(OUT)输出的信号与信号B输入端(INB)信号边沿的时间差为TB，则TA与TB之间存在固定的比例关系；
在居中比例同步模式下，TA与TB之间的比例关系为：
在滞后比例同步模式下，TA与TB之间的比例关系为：
在超前比例同步模式下，TA与TB之间的比例关系为：
在居中比例同步模式下，正向积分与反向积分时间相同，积分电流必须相同才能在双向积分之后返回初始电压，需要R7+R10＝R4+R12；
在比例为1：1的超前比例同步模式下，TB＝2TA，电路先对TA和TB进行叠加积分，积分电流等于电阻R3中电流I3减去电阻R1中电流I1；在TB单独积分时，积分电流等于I1；由R1＝R3，要求运放器U13正输入端电压等于VCC的2/3；
在比例为1：1滞后比例同步模式下，TA＝2TB，电路先对TA进行反向积分，积分电流等于电阻R3的电流I3，在TB到达后，对TA和TB进行叠加积分，积分电流等于电阻R1中电流I1减去电阻R3中电流I3；由R1＝R3，要求运放器U13正输入端电压等于VCC的1/3；
在三种不同模式下，由开关S3切换分压电阻R7，R10，R4，R12的阻值之比为：
R7:R10:R4:R12＝2:1:1:2。
8.根据权利要求7比例锁相同步电子装置，其特征在于：所述叠加双积分电路的积分常数由电阻R1、R3以及电容C1共同决定；
设定压控三角波振荡器在VCC/2时输出频率接近输入信号频率；并保证时间常数τ＝R1C1足够大，使叠加积分以及单独积分期间U13输出电压不会接近VCC或GND；
当时间比例误差为Δ，将产生的积分电压：
若将此电压反馈施加于压控三角波振荡器，引起周期变化量超过了2Δ，则会引发振荡；因此电路不会自激的临界自激元件极限参数可用以下公式计算：
R1C1≥2C3R15。
9.根据权利要求8所述的比例锁相同步电子装置，其特征在于：由电控开关S5，电容C2，电容C4，运放器U11，电阻R2，电阻R5，电阻R6，电阻R8，T触发器(U10)组成开关延迟加减求和电路，由以下公式表示；
TN+1＝TN-2ΔN+1+ΔN
对于第N+1次的比例锁相过程，压控三角波振荡器周期TN+1，数值应等于上次的周期TN减去本次测量的时间比例误差ΔN+1的2倍，然后再与上次测量的时间比例误差ΔN相加；
所述周期TN以及时间比例误差ΔN均与输入的电压VP成正比，可得反馈环路的电压关系为：
VN+1＝VN-2SN+1+SN
式中，SN+1为本次所述叠加双积分电路输出的电压值，SN为上一次所述叠加双积分电路输出的电压值。
CN201910857249.7A 2019-09-11 2019-09-11 比例锁相同步电子装置 Active CN110475045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910857249.7A CN110475045B (zh) 2019-09-11 2019-09-11 比例锁相同步电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910857249.7A CN110475045B (zh) 2019-09-11 2019-09-11 比例锁相同步电子装置

Publications (2)

Publication Number Publication Date
CN110475045A true CN110475045A (zh) 2019-11-19
CN110475045B CN110475045B (zh) 2023-08-15

Family

ID=68515520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910857249.7A Active CN110475045B (zh) 2019-09-11 2019-09-11 比例锁相同步电子装置

Country Status (1)

Country Link
CN (1) CN110475045B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115378568A (zh) * 2022-08-19 2022-11-22 深圳市紫光同创电子有限公司 一种时钟同步电路以及时钟同步方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459558A (en) * 1981-10-26 1984-07-10 Rolm Corporation Phase locked loop having infinite gain at zero phase error
US4814725A (en) * 1986-11-12 1989-03-21 Honeywell Bull, Inc. Phase lock circuit for compensation for bit frequency variations
CN1494218A (zh) * 2002-12-26 2004-05-05 北京大学 一种鉴频鉴相器和采用该鉴频鉴相器的锁相环
US20050168291A1 (en) * 2004-01-23 2005-08-04 Zarlink Semiconductor Ab PLL phase/frequency detector with fully differential output charge pump
CN108092661A (zh) * 2018-01-15 2018-05-29 深圳骏通微集成电路设计有限公司 鉴相器和锁相环电路
CN210469474U (zh) * 2019-09-11 2020-05-05 吉林省广播电视研究所(吉林省广播电视局科技信息中心) 比例锁相同步电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459558A (en) * 1981-10-26 1984-07-10 Rolm Corporation Phase locked loop having infinite gain at zero phase error
US4814725A (en) * 1986-11-12 1989-03-21 Honeywell Bull, Inc. Phase lock circuit for compensation for bit frequency variations
CN1494218A (zh) * 2002-12-26 2004-05-05 北京大学 一种鉴频鉴相器和采用该鉴频鉴相器的锁相环
US20050168291A1 (en) * 2004-01-23 2005-08-04 Zarlink Semiconductor Ab PLL phase/frequency detector with fully differential output charge pump
CN108092661A (zh) * 2018-01-15 2018-05-29 深圳骏通微集成电路设计有限公司 鉴相器和锁相环电路
CN210469474U (zh) * 2019-09-11 2020-05-05 吉林省广播电视研究所(吉林省广播电视局科技信息中心) 比例锁相同步电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115378568A (zh) * 2022-08-19 2022-11-22 深圳市紫光同创电子有限公司 一种时钟同步电路以及时钟同步方法
CN115378568B (zh) * 2022-08-19 2023-08-08 深圳市紫光同创电子有限公司 一种时钟同步电路以及时钟同步方法

Also Published As

Publication number Publication date
CN110475045B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
JP3066690B2 (ja) 位相同期発振回路
CN101419483B (zh) 基于锁相环的时钟发生器及时钟发生方法
CN207720116U (zh) 一种快速锁定的全数字延迟锁相环
CN104199278B (zh) 基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法
CN104300969B (zh) 一种基于全数字锁相环的高精度同步时钟实现方法
CN107104354B (zh) 一种大调谐量高精度锁定激光频率的控制系统及控制方法
CN104460311A (zh) 时间校准方法及装置
CN107346964B (zh) 一种带自校准功能的高速脉冲信号脉宽精密控制电路及控制方法
CN103560785A (zh) 一种产生相位相干信号的方法与装置
CN108037332B (zh) 多通道参考时钟发生模块
CN110475045A (zh) 比例锁相同步电子装置
CN100438361C (zh) 对同步数字体系设备主备时钟相位进行控制的方法
CN210469474U (zh) 比例锁相同步电路
CN210274107U (zh) 精密时间预测同步电路
CN109787625B (zh) 一种基于双pll的系统超频引起的电压毛刺保护系统
CN110098885B (zh) 一种时钟同步电路、装置及其方法
US11784650B2 (en) Calibration method, calibration device and multi-phase clock circuit
US20120146694A1 (en) Device and method for compensating a signal propagation delay
KR100212139B1 (ko) 클럭공급장치
CN113885305B (zh) 一种完全自主可控快速时间频率同步装置和方法
CN101873188B (zh) 基于共模共视测量技术的电力通信同步网全同步演进方法
CN104753497A (zh) 一种oscpps修正方法与装置
CN1996760A (zh) 应用于时钟源同步机制中的利用相位域和时域混合控制时钟相位校准的装置及其校准方法
US8742795B2 (en) Frequency difference calculation circuit, a satellite signal receiving apparatus and frequency difference calculation method
CN115065360B (zh) 一种基于动态移相的秒脉冲高精度同步方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant